KR101787787B1 - 반도체 광검출 소자 - Google Patents
반도체 광검출 소자 Download PDFInfo
- Publication number
- KR101787787B1 KR101787787B1 KR1020127020749A KR20127020749A KR101787787B1 KR 101787787 B1 KR101787787 B1 KR 101787787B1 KR 1020127020749 A KR1020127020749 A KR 1020127020749A KR 20127020749 A KR20127020749 A KR 20127020749A KR 101787787 B1 KR101787787 B1 KR 101787787B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- semiconductor
- region
- light
- epitaxial
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 463
- 239000000758 substrate Substances 0.000 claims abstract description 144
- 230000001788 irregular Effects 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000012546 transfer Methods 0.000 claims description 19
- 239000000969 carrier Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 description 31
- 238000001514 detection method Methods 0.000 description 30
- 230000035945 sensitivity Effects 0.000 description 26
- 230000001681 protective effect Effects 0.000 description 14
- 238000000926 separation method Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000003595 spectral effect Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Optical Radar Systems And Details Thereof (AREA)
Abstract
반도체 광검출 소자(1A)는 반도체층(21)과, 반도체층(21) 상에 성장하고 또한 반도체층(21)보다 낮은 불순물 농도를 가지는 에피텍셜 반도체층(20)을 가지는 실리콘 기판(2)과, 에피텍셜 반도체층(20)의 표면 상에 마련된 도체를 구비하고 있다. 에피텍셜 반도체층(20)에는 광감응 영역이 형성되어 있다. 반도체층(21)에 있어서 적어도 광감응 영역에 대향하는 표면(2BK)에는 불규칙한 요철(22)이 형성되어 있다. 불규칙한 요철(22)은 광학적으로 노출하고 있다.
Description
본 발명은 반도체 광검출 소자에 관한 것이다.
반도체 광검출 소자로서 제1 불순물 농도를 가지는 반도체층과, 상기 반도체층 상에 성장(成長)하고 또한 상기 제1 불순물 농도보다 낮은 제2 불순물 농도를 가지는 에피텍셜 반도체층을 가지는 실리콘 기판을 구비한 것이 알려져 있다(예를 들어, 특허 문헌 1에 기재된 「종래의 기술」참조).
선행 기술 문헌
특허 문헌
특허 문헌 1 : 일본 특개평 04－242980호 공보
실리콘 기판을 이용한 반도체 광검출 소자에서는 일반적으로, 실리콘 기판의 두께를 크게 설정하는 것에 의해, 장파장측에서의 분광 감도 특성을 높이는 것은 가능하다. 그렇지만, 실리콘 기판의 두께를 충분히 크게 설정한 경우에도(예를 들어, 1.5mm 정도), 1100nm라고 하는 근적외(近赤外)의 파장 대역에 있어서, 충분한 분광 감도 특성을 얻는 것은 곤란했다. 실리콘 기판이 두꺼우면, 반도체 광검출 소자 자체가 대형화할 뿐만 아니라, 암전류가 증가한다고 하는 새로운 문제점이 발생할 우려도 있다. 실리콘 기판이 두껍기 때문에, 응답 속도가 늦어진다고 하는 문제점도 발생할 우려가 있다.
본 발명은 실리콘 기판을 이용한 반도체 광검출 소자로서 근적외를 포함하는 파장 대역에 실용상 충분한 감도 특성을 가지는 반도체 광검출 소자를 제공하는 것을 목적으로 한다.
본 발명은, 반도체 광검출 소자로서, 제1 불순물 농도를 가지는 반도체층과, 반도체층 상에 성장하고 또한 제1 불순물 농도보다 낮은 제2 불순물 농도를 가지는 에피텍셜 반도체층을 가지는 실리콘 기판과; 에피텍셜 반도체층의 표면 상에 마련된 도체를 구비하고, 에피텍셜 반도체층에는 광감응 영역이 형성되어 있고, 반도체층에 있어서 적어도 광감응 영역에 대향하는 표면에는 불규칙한 요철이 형성되고, 불규칙한 요철은 광학적으로 노출하고 있다.
본 발명에 관한 반도체 광검출 소자에서는 반도체층에 있어서 적어도 광감응 영역에 대향하는 표면에 불규칙한 요철이 형성되어 있다. 반도체 광검출 소자에 입사한 광은 불규칙한 요철이 형성된 표면에서 반사, 산란 또는 확산되고, 실리콘 기판 내를 장거리 진행한다. 이에 의해, 반도체 광검출 소자에 입사한 광은 그 대부분이 반도체 광검출 소자(실리콘 기판)를 투과하는 일 없이, 실리콘 기판에서 흡수되고, 전하를 발생시킨다. 따라서 상기 반도체 광검출 소자에서는 반도체 광검출 소자에 입사한 광의 주행 거리가 길어지고, 광이 흡수되는 거리도 길어진다. 그 결과, 근적외의 파장 대역에서 감도 특성이 향상된다.
실리콘 기판은 에피텍셜 반도체층보다 높은 불순물 농도를 가지는 반도체층을 가지기 때문에, 반도체층의 표면측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합된다. 그 결과, 암전류를 저감시킬 수 있다. 상기 반도체층은 당해 반도체층의 표면 부근에서 광에 의해 발생한 캐리어가 당해 표면에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 전하는 광감응 영역에 효율적으로 이동하고, 반도체 광검출 소자의 광검출 감도를 향상시킬 수 있다.
도체로서, 에피텍셜 반도체층의 표면 상에 마련된 포토게이트 전극과, 에피텍셜 반도체층의 표면 상에 있어서 포토게이트 전극에 인접해서 마련된 제1 및 제2 게이트 전극을 구비함과 아울러, 에피텍셜 반도체층에 형성된, 포토게이트 전극 바로 아래의 영역으로부터 제1 및 제2 게이트 전극 바로 아래에 유입되는 전하를 각각 독출하기 위한 제1 및 제2 반도체 영역을 추가로 구비하고, 불규칙한 요철은 반도체층에 있어서 적어도 포토게이트 전극 바로 아래의 영역에 대향하는 표면에 형성되어 있어도 좋다. 이 경우, 전하 배분 방법의 거리 화상 센서로서 기능하는 반도체 광검출 소자에 있어서, 근적외의 파장 대역에서 감도 특성을 향상시킬 수 있다.
에피텍셜 반도체층에는 광감응 영역으로서, 입사광 강도에 따른 양(量)의 전하를 발생하는 포토다이오드가 형성되어 있고, 불규칙한 요철은 반도체층에 있어서 적어도 포토다이오드에 대향하는 표면에 형성되어 있어도 좋다. 이 경우, 포토다이오드를 구성하는 반도체 광검출 소자에 있어서, 근적외의 파장 대역에서 감도 특성을 향상시킬 수 있다.
게이트 단자에 입력하고 있는 전하의 양에 따른 전압값을 출력하는 증폭용 트랜지스터와, 포토다이오드에서 발생한 전하를 증폭용 트랜지스터의 게이트 단자에 전송하는 전송용 트랜지스터와, 증폭용 트랜지스터의 게이트 단자의 전하를 방전하는 방전용 트랜지스터와, 증폭용 트랜지스터로부터 출력되는 전압값을 선택적으로 출력하는 선택용 트랜지스터를 추가로 구비하고 있어도 좋다. 이 경우, 액티브 픽셀 방식의 반도체 광검출 소자를 실현할 수 있다.
에피텍셜 반도체층은 반도체층과의 계면(界面)에서 pn 접합을 구성하는 것과 아울러, 피검출광의 입사에 의해 생긴 캐리어를 아발란치(avalanche) 증배(增倍)시키는 복수의 증배 영역을 가지고, 도체로서 2개의 단부(端部)를 가지고, 증배 영역마다 마련되고, 일방의 단부를 통하여 에피텍셜 반도체층과 전기적으로 접속됨과 동시에 타방의 단부를 통하여 신호 도선에 접속되는 복수의 저항을 포함하고 있고, 불규칙한 요철은 반도체층에 있어서 적어도 각 증배 영역에 대향하는 표면에 형성되어 있어도 좋다. 이 경우, pn 접합은 반도체층과 당해 반도체층 상에 형성된 에피텍셜 반도체층에 의해 구성되어 있다. 증배 영역은 pn 접합이 실현되어 있는 에피텍셜 반도체층에 형성되고, 각 증배 영역은 이 에피텍셜 반도체층에 있다. 따라서 반도체 광검출 소자는 가이가 모드에서 동작시켰을 때에 엣지 브레이크다운이 발생하는 pn 접합의 단부(엣지)를 가지지 않아서, 가이드 링을 마련할 필요가 없다. 이 때문에, 상기 반도체 광검출 소자는 그 개구율을 높이는 것이 가능하게 된다. 포토다이오드 어레이를 구성하는 반도체 광검출 소자에 있어서, 근적외의 파장 대역에서 감도 특성을 향상시킬 수 있다.
에피텍셜 반도체층은 광의 입사에 의해 생긴 캐리어를 아발란치 증배시키는 복수의 증배 영역을 가지고, 에피텍셜 반도체층 안에, 에피텍셜 반도체층과의 계면에서 pn 접합을 구성하는 반도체 영역이 증배 영역에 대응하여 형성되고, 도체로서, 2개의 단부를 가지고, 에피텍셜 반도체층 안의 반도체 영역마다 마련되고, 일방의 단부를 통하여 에피텍셜 반도체층 안의 반도체 영역과 전기적으로 접속됨과 동시에 타방의 단부를 통하여 신호 도선에 접속되는 복수의 저항을 포함하고 있고, 불규칙한 요철은 반도체층에 있어서 적어도 각 반도체 영역에 대향하는 표면에 형성되어 있어도 좋다. 이 경우, pn 접합은 에피텍셜 반도체층과 당해 반도체층 안에 형성된 반도체 영역에 의해 구성되어 있다. 증배 영역은 pn 접합이 실현되어 있는 에피텍셜 반도체층에 형성되고, 각 증배 영역은 이 에피텍셜 반도체층에 있다. 따라서 반도체 광검출 소자는 가이가 모드에서 동작시켰을 때에 엣지 브레이크다운이 발생하는 pn 접합의 단부(엣지)를 가지지 않아서, 가이드 링을 마련할 필요가 없다. 이 때문에, 상기 반도체 광검출 소자는 그 개구율을 높이는 것이 가능하게 된다. 포토다이오드 어레이를 구성하는 반도체 광검출 소자에 있어서, 근적외의 파장 대역에서 감도 특성을 향상시킬 수 있다.
본 발명에 의하면, 실리콘 기판을 이용한 반도체 광검출 소자로서, 근적외를 포함하는 파장 대역에 실용상 충분한 감도 특성을 가지는 반도체 광검출 소자를 제공할 수 있다.
도 1은 제1 실시 형태에 관한 반도체 광검출 소자의 단면 구성을 나타내는 도면이다.
도 2는 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 3은 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 4는 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 5는 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 6은 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 7은 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 8은 반도체 기판에 형성된 불규칙한 요철을 관찰한 SEM 화상(畵像)이다.
도 9는 제1 실시 형태에 있어서, 불규칙한 요철의 유무에 의한 분광 감도 특성차를 설명하기 위한 도면이다.
도 10은 제2 실시 형태에 관한 반도체 광검출 소자의 회로도이다.
도 11은 제2 실시 형태에 관한 반도체 광검출 소자의 단면 구성을 나타내는 도면이다.
도 12는 제3 실시 형태에 관한 반도체 광검출 소자를 개략적으로 나타내는 평면도이다.
도 13은 도 12에 있어서 XIII－XIII선을 따른 단면 구성을 나타내는 도면이다.
도 14는 각 광검출 채널과 신호 도선 및 저항의 접속 관계를 개략적으로 설명하기 위한 도면이다.
도 15는 도 13에 나타낸 실시 형태의 층 구조의 변형예에 관한 반도체 광검출 소자의 단면 구성을 개략적으로 나타내는 도면이다.
도 2는 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 3은 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 4는 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 5는 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 6은 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 7은 제1 실시 형태에 있어서, 반도체 기판의 제조 과정을 설명하는 도면이다.
도 8은 반도체 기판에 형성된 불규칙한 요철을 관찰한 SEM 화상(畵像)이다.
도 9는 제1 실시 형태에 있어서, 불규칙한 요철의 유무에 의한 분광 감도 특성차를 설명하기 위한 도면이다.
도 10은 제2 실시 형태에 관한 반도체 광검출 소자의 회로도이다.
도 11은 제2 실시 형태에 관한 반도체 광검출 소자의 단면 구성을 나타내는 도면이다.
도 12는 제3 실시 형태에 관한 반도체 광검출 소자를 개략적으로 나타내는 평면도이다.
도 13은 도 12에 있어서 XIII－XIII선을 따른 단면 구성을 나타내는 도면이다.
도 14는 각 광검출 채널과 신호 도선 및 저항의 접속 관계를 개략적으로 설명하기 위한 도면이다.
도 15는 도 13에 나타낸 실시 형태의 층 구조의 변형예에 관한 반도체 광검출 소자의 단면 구성을 개략적으로 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대해서 상세 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 가지는 요소에는 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
(제1 실시 형태)
도 1 및 도 2를 참조하여, 제1 실시 형태에 관한 반도체 광검출 소자(1A)의 구성에 대해서 설명한다. 도 1은 제1 실시 형태에 관한 반도체 광검출 소자의 단면 구성을 나타내는 도면이다. 제1 실시 형태에 관한 반도체 광검출 소자(1A)는 전하 배분 방법의 거리 화상 센서로서 기능한다.
반도체 광검출 소자(거리 화상 센서; 1A)는 반도체 기판(2), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2; 전송 전극), 제1 및 제2 반도체 영역(FD1, FD2; 축적 영역)을 구비하고 있다. 반도체 기판(2)은 광 입사면(2BK), 광 입사면(2BK)과 대향하는, 즉 광 입사면(2BK)과는 반대측인 표면(2FT)을 가지고 있다. 반도체 기판(2)의 표면(2FT)측에는 절연층(2E)이 형성되어 있다. 본 예의 반도체 기판(2)은 실리콘(Si)으로 이루어지고, 절연층(2E)은 SiO2로 이루어진다.
반도체 기판(2)은 표면(2FT)측에, 저불순물 농도의 p형(제2 도전형)의 에피텍셜 반도체층(20)을 가지고, 광 입사면(2BK)측에, 반도체층(21)을 가지고 있다. 반도체층(21)은 에피텍셜 반도체층(20)보다 높은 불순물 농도를 가지고, 본 예에서 p형의 반도체 영역이다. 광 입사면(2BK)은 반도체층(21)의 표면이고, 표면(2FT)은에피텍셜 반도체층(20)의 표면이다. 반도체 기판(2)은 후술하는 바와 같이, 에피 기판이나 SOI 에피 기판을 이용하여 구성할 수 있다.
포토게이트 전극(PG)은 표면(2FT) 상에 절연층(2E)을 통하여 마련되어 있다. 제1 및 제2 게이트 전극(TX1, TX2)은 표면(2FT) 상에 있어서 절연층(2E)을 통하여 포토게이트 전극(PG)에 인접해서 마련되어 있다. 제1 및 제2 반도체 영역(FD1, FD2)은 각 게이트 전극(TX1, TX2) 바로 아래의 영역에 유입되는 전하를 축적한다.
포토게이트 전극(PG)은 평면에서 보아 직사각 형상을 나타내고 있다. 포토게이트 전극(PG)은 서로 대향하는 제1 및 제2 변을 가지는 평면 형상을 나타내고 있다. 반도체 기판(2)에 있어서 포토게이트 전극(PG)에 대응하는 영역(포토게이트 전극(PG) 바로 아래의 영역)은 입사광에 따라 전하가 발생하는 광감응 영역으로서 기능한다. 포토게이트 전극(PG)은 폴리 실리콘으로 이루어지지만, 다른 재료를 이용해도 좋다.
제1 반도체 영역(FD1)은 포토게이트 전극(PG)의 제1 변측에 있어서 당해 제1 변을 따라서 배치되어 있다. 제2 반도체 영역(FD2)은 포토게이트 전극(PG)의 제2 변측에 있어서 당해 제2 변을 따라서 배치되어 있다. 제1 반도체 영역(FD1)과 제2 반도체 영역(FD2)은 제1 및 제2 변의 대향 방향(이하, 단순히 「대향 방향」이라고 칭하기도 함)에서, 포토게이트 전극(PG)을 사이에 두고 대향하고 있다. 제1 및 제2 반도체 영역(FD1, FD2)은 평면에서 보아 직사각 형상을 나타내고 있다. 제1 및 제2 반도체 영역(FD1, FD2)은 고불순물 농도의 n형(제1 도전형) 반도체로 이루어진 영역이고, 플로팅ㆍ디퓨전 영역이다.
제1 게이트 전극(TX1)은 포토게이트 전극(PG)과 제1 반도체 영역(FD1)의 사이에 마련되어 있다. 제2 게이트 전극(TX2)은 포토게이트 전극(PG)과 제2 반도체 영역(FD2)의 사이에 마련되어 있다. 제1 및 제2 게이트 전극(TX1, TX2)은 평면에서 보아 직사각 형상을 나타내고 있다. 제1 및 제2 게이트 전극(TX1, TX2)은 폴리 실리콘으로 이루어지고, 이들은 다른 재료를 이용해도 좋다.
각 반도체 영역의 두께／불순물 농도／비저항은 이하의 대로이다.
에피텍셜 반도체층(20)：두께 5 ~ 10㎛／불순물 농도 1×1012 ~ 1015 cm－3／비저항 10 ~ 1000Ωㆍcm
반도체층(21)：두께 2 ~ 10㎛／비저항 10 ~ 20 mΩㆍcm
제1 및 제2 반도체 영역(FD1, FD2)：두께 0.1 ~ 0.4㎛／불순물 농도 1×1018 ~ 1020 cm－3
절연층(2E)에는 제1 및 제2 반도체 영역(FD1, FD2)의 표면을 노출시키기 위한 컨택트홀이 마련되어 있다. 절연층(2E) 상에는 포토게이트 전극(PG) 및 제1 및 제2 게이트 전극(TX1, TX2)을 덮도록, 절연층(2F)이 형성되어 있다. 절연층(2F)에는 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 및 제1 및 제2 반도체 영역(FD1, FD2)의 표면을 노출시키기 위한 컨택트홀이 마련되어 있다. 각 컨택트홀 내에는 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 및 제1 및 제2 반도체 영역(FD1, FD2)에 접속된 컨택트 전극(11)이 각각 배치되어 있다. 절연층(2F) 상에는 각 컨택트 전극(11)에 접속된 패드 전극(13)이 각각 배치되어 있다. 반도체 광검출 소자(1A)에서는 도체로서, 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13) 등을 구비하고 있다.
제1 및 제2 게이트 전극(TX1, TX2)에, 하이 레벨의 신호(예를 들어, 정전위)를 주면, 제1 및 제2 게이트 전극(TX1, TX2)에 의해 구성되는 게이트가 개방한다. 부의 전하(전자)는 제1 및 제2 게이트 전극(TX1, TX2)의 방향에 끌어들여지고, 제1 및 제2 반도체 영역(FD1, FD2)에 의해 형성되는 포텐셜 우물 내에 축적된다. n형의 반도체는 정(正)으로 이온화한 도너를 포함하고 있고, 정의 포텐셜을 가지고, 전자를 끌어당긴다. 제1 및 제2 게이트 전극(TX1, TX2)에, 로 레벨(예를 들어, 그라운드 전위)을 주면, 제1 및 제2 게이트 전극(TX1, TX2)에 의해 구성되는 게이트가 닫힌다. 반도체 기판(2)에서 발생한 전하는 제1 및 제2 반도체 영역(FD1, FD2) 내에는 끌어들여지지 않는다.
반도체 광검출 소자(1A)에서는 투광용 광의 입사에 응답하여 반도체 심부에서 발생한 전하를, 광 입사면(2BK)과는 반대측인 전하 발생 위치 근방에 마련된 포텐셜 우물로 끌어들이고 있다. 이에 의해, 반도체 광검출 소자(1A)에서는 고속으로 정확한 측거를 가능하게 하고 있다.
그런데 반도체 기판(2)은 이하와 같이 하여 형성할 수 있다.
우선, 도 2에 나타난 바와 같이, 모재(母材)가 되는 반도체 기판(SB1)을 준비한다. 반도체 기판(SB1)은 에피텍셜 반도체층(20) 및 반도체층(21)을 가지는 실리콘 기판이고, 반도체층(21) 상에 에피텍셜 반도체층(20)을 성장(에피택셜 성장)시킨 기판(이른바, 에피 기판)이다. 반도체 기판(SB1)에 있어서 반도체층(21)의 두께는 반도체 광검출 소자(1A)에 있어서 반도체층(21)의 두께보다 두껍게 설정되어 있다. 반도체 기판(SB1)에 있어서 반도체층(21)의 두께는 예를 들어, 400 ~ 700㎛로 설정된다.
다음에, 도 3에 나타난 바와 같이, 준비한 반도체 기판(SB1)에, 상술한 제1 및 제2 반도체 영역(FD1, FD2), 절연층(2E, 2F), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13)을 형성한다. 제1 및 제2 반도체 영역(FD1, FD2), 절연층(2E, 2F), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13)의 형성 방법은 기지(旣知)이기 때문에, 여기서의 설명을 생략한다.
다음에, 도 4에 나타난 바와 같이, 제1 및 제2 반도체 영역(FD1, FD2), 절연층(2E, 2F), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13)이 형성된 반도체 기판(SB1)을 박화(薄化)한다. 여기서는 반도체층(21)을 박화하는 것에 의해, 반도체 기판(SB1)을 박화한다. 반도체층(21)의 박화는 에칭 처리 또는 연마 등에 의해 행할 수 있다.
또, 반도체 기판(2)은 이하와 같이 해도 형성할 수 있다.
우선, 도 5에 나타난 바와 같이, 모재가 되는 반도체 기판(SB2)을 준비한다. 반도체 기판(SB2)은 이른바 SOI(Silicon on Insulator) 기판을 이용하여 이 SOI 기판에 에피텍셜 반도체층(20)을 성장(에피택셜 성장)시킨 기판(이른바, SOI 에피 기판)이다. SOI 기판은 이하의 과정에 의해 얻어진다. Si 결정으로 이루어진 지지 기판(SS)의 표면을 산화시키는 것에 의해, 지지 기판(SS)의 표면 상에 산란 실리콘(SiO2)으로 이루어진 절연층(IS)을 형성한다. 그리고 반도체층(21)이 되는 반도체 기판(21')을 첩합(貼合)시킨 후에, 반도체 기판(21')이 원하는 두께로 되도록 박화한다. 지지 기판(SS)의 두께는 예를 들어, 400 ~ 700㎛로 설정된다. 절연층(IS)은 예를 들어, 0.3 ~ 0.7㎛로 설정된다. 반도체 기판(21')의 두께는 예를 들어, 반도체층(21)의 두께와 동일하며, 2 ~ 10㎛로 설정된다.
다음에, 도 6에 나타난 바와 같이, 준비한 반도체 기판(SB2)에, 상술한 제1 및 제2 반도체 영역(FD1, FD2), 절연층(2E, 2F), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13)을 형성한다. 제1 및 제2 반도체 영역(FD1, FD2), 절연층(2E, 2F), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13)의 형성 방법은 기지이기 때문에, 여기서의 설명을 생략한다.
다음에, 도 7에 나타난 바와 같이, 제1 및 제2 반도체 영역(FD1, FD2), 절연층(2E, 2F), 포토게이트 전극(PG), 제1 및 제2 게이트 전극(TX1, TX2), 컨택트 전극(11), 및 패드 전극(13)이 형성된 반도체 기판(SB2)을 박화한다. 여기서는 지지 기판(SS) 및 절연층(IS)을 제거하는 것에 의해, 반도체 기판(SB2)을 박화한다. 이에 의해, 반도체 기판(21'; 반도체층(21))이 노출한다. 지지 기판(SS) 및 절연층(IS)의 제거는 에칭 처리 또는 연마 등에 의해 행할 수 있다. 지지 기판(SS)에 절연층(IS)을 통하여 반도체 기판(21')을 첩합시킨 SOI 기판에 에피텍셜 반도체층(20)을 성장시킨 기판을 이용하는 경우, 박화를 위한 프로세스 컨트롤이 용이해진다.
반도체 기판(2)의 광 입사면(2BK; 반도체층(21)의 표면)에는 불규칙한 요철(22)이 형성되어 있다. 광 입사면(2BK)은 광학적으로 노출하고 있다. 광 입사면(2BK)이 광학적으로 노출하고 있다는 것은 광 입사면(2BK)이 공기 등의 분위기 가스와 접하고 있을 뿐만 아니라, 광 입사면(2BK) 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 불규칙한 요철(22)은 각 포토게이트 전극(PG) 바로 아래의 영역에 대향하고 있는 영역에만 형성되어 있어도 좋다.
불규칙한 요철(22)은 반도체층(21)을 박화한 후에, 반도체 기판(2)의 광 입사면(2BK)측, 즉 반도체층(21)의 표면측에 펄스 레이저 광을 조사하는 것에 의해, 형성된다. 예를 들어, 반도체 기판(2)를 가스 도입부 및 가스 배출부를 가지는 챔버 내에 배치하고, 챔버의 외측에 배치된 펄스 레이저 발생 장치로부터 펄스 레이저 광을 반도체 기판(2)에 조사한다. 챔버 내에는 불활성 가스(예를 들어, 질소 가스나 아르곤 가스 등)를 가스 도입부로부터 도입하여 가스 배출부로부터 배출하는 것에 의해, 불활성 가스류가 형성된다. 이에 의해, 펄스 레이저 광을 조사했을 때에 발생하는 티끌 등이 불활성 가스류에 의해 챔버 밖으로 배출되어, 반도체 기판(2)으로 가공쓰레기나 티끌 등의 부착을 막을 수 있다.
본 실시 형태에서는 펄스 레이저 발생 장치로서 피코초 ~ 펨토초 초펄스 레이저 발생 장치를 이용하여, 광 입사면(2BK)의 전면(全面)에 걸쳐서 피코초 ~ 펨토초 초펄스 레이저 광을 조사하고 있다. 광 입사면(2BK)은 피코초 ~ 펨토초 초펄스 레이저 광에 손상되고, 도 8에 나타난 바와 같이, 불규칙한 요철(22)이 광 입사면(2BK)의 전면에 형성된다. 불규칙한 요철(22)은 광 입사면(2BK; 표면(2FT))에 직교하는 방향에 대해서 교차하는 면을 가지고 있다. 요철(22)의 고저차는 예를 들어 0.5 ~ 10㎛ 정도이고, 요철(22)에 있어서 볼록부의 간격은 0.5 ~ 10㎛ 정도이다. 피코초 ~ 펨토초 초펄스 레이저 광의 펄스 시간폭은 예를 들어 50fs ~ 2ps 정도이고, 강도는 예를 들어 4 ~ 16GW 정도이고, 펄스 에너지는 예를 들어 200 ~ 800μJ／pulse 정도이다. 보다 일반적으로, 피크 강도는 3×1011 ~ 2.5×1013(W／㎠), 플루엔스(fluence)는 0.1 ~ 1.3(J／㎠) 정도이다. 도 8은 광 입사면(2BK)에 형성된 불규칙한 요철(22)을 관찰한 SEM 화상이다.
반도체 광검출 소자(1A)에서는 광 입사면(2BK)에 불규칙한 요철(22)이 형성되어 있다. 이 때문에, 반도체 기판(2)의 광 입사면(2BK)측으로부터 반도체 기판(2)에 입사한 광은 요철(22)에서 산란, 확산, 또는 반사되고, 반도체 기판(2) 내를 장거리 진행한다.
통상, Si의 굴절률 n＝3.5에 대해서, 공기의 굴절률 n＝1.0이다. 광 입사면에 수직인 방향으로부터 광이 입사한 경우, 실리콘 기판 내에서 흡수되지 않은 광은 광 입사면의 이면에서 반사하는 광 성분과 실리콘 기판을 투과하는 광 성분으로 나누어진다. 실리콘 기판을 투과한 광은 감도에는 기여하지 않는다. 광 입사면의 이면에서 반사한 광 성분은 실리콘 기판 내에서 흡수되면, 광 전류가 된다. 실리콘 기판 내에서 흡수되지 않은 광 성분은 광 입사면에 있어서, 광 입사면의 이면에 도달한 광 성분과 동일하게, 반사 또는 투과한다.
반도체 광검출 소자(1A)에서는 광 입사면(광 입사면(2BK))에 수직인 방향으로부터 광이 입사한 경우, 광 입사면(2BK)에 형성된 불규칙한 요철(22)에서, 산란 또는 확산되어 여러가지 방향으로 진행한다. 그리고 표면(2FT)에 도달하면, 표면(2FT)으로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달한 광 성분은 표면(2FT)에서 전반사된다. 반도체 기판(2) 내로 진행하는 광 성분은 요철(22)로의 확산 등에 의해 여러가지 방향으로 진행하기 때문에, 표면(2FT)에서 전반사할 가능성은 극히 높다.
표면(2FT)에서 전반사된 광 성분은 반도체 기판(2) 내를 다시 진행된다. 그리고 불규칙한 요철(22)에 도달하면, 요철(22)로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달한 광 성분은 요철(22)에서 전반사된다. 요철(22)은 불규칙하게 형성되어 있기 때문에, 출사 방향에 대해서 여러가지 각도를 가지고 있고, 전반사한 광 성분은 반도체 기판(2) 내를 여러가지 방향으로 진행한다.
표면(2FT)이나 광 입사면(2BK; 불규칙한 요철(22))에서 전반사한 광 성분은 다른 면에서의 전반사를 반복하는 것에 의해, 그 주행 거리가 더욱 길어진다. 이와 같이, 반도체 광검출 소자(1A)에 입사한 광은 반도체 기판(2)의 내부를 장거리 진행할 때에, 반도체 기판(2)에서 흡수되고, 전하를 생성한다. 따라서 반도체 광검출 소자(1A)에 입사한 광은 그 대부분이 반도체 광검출 소자(1A)를 투과하는 일 없이, 주행 거리가 길어지고, 반도체 기판(2)에서 흡수된다. 따라서 반도체 광검출 소자(1A)에서는 근적외의 파장 대역에서 감도 특성이 향상된다.
광 입사면(2BK)에 규칙적인 요철을 형성한 경우, 표면(2FT)에 도달하는 광 성분은 요철에서 확산되고 있지만, 일양(一樣)인 방향으로 진행한다. 이 때문에, 표면(2FT)에 도달한 광 성분이 전반사할 가능성은 낮아진다. 따라서 표면(2FT), 더욱은 광 입사면(2BK)에서 투과하는 광 성분이 증가하고, 반도체 광검출 소자(1A)에 입사한 광의 주행 거리는 짧아져 버린다. 그 결과, 근적외의 파장 대역에서 감도 특성을 향상시키는 것은 곤란하게 된다.
반도체 광검출 소자(1A)에서는 반도체 기판(2)이 광 입사면(2BK)측에 반도체층(21)을 가지고 있다. 이에 의해, 광 입사면(2BK)측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감시킬 수 있다. 반도체층(21)은 어큐뮬레이션층으로서 기능하고, 광 입사면(2BK) 부근에서 광에 의해 발생한 전하가 당해 광 입사면(2BK)에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 전하는 포토게이트 전극(PG) 바로 아래의 영역에 효율적으로 이동하고, 반도체 광검출 소자(1A)의 광검출 감도를 더욱 향상시킬 수 있다.
반도체 광검출 소자(1A)에 있어서, 불규칙한 요철(22)이 형성된 구조와 불규칙한 요철(22)이 형성되어 있지 않은 구조의 분광 감도 특성차를 나타내면, 도 9와 같이 되는 것이 추측된다. 이와 같이, 반도체 광검출 소자(1A)의 근적외 영역의 광검출 감도를 향상시킬 수 있다. 도 9는 불규칙한 요철의 유무에 의한 분광 감도 특성차를 설명하기 위한 도면이다. 도 9에서는 불규칙한 요철(22)이 형성된 구조의 분광 감도 특성이 실선으로 나타나고, 불규칙한 요철(22)이 형성되어 있지 않은 구조의 분광 감도 특성이 파선으로 나타나 있다.
(제2 실시 형태)
도 10 및 도 11을 참조하여, 제2 실시 형태에 관한 반도체 광검출 소자(1B)의 구성에 대해서 설명한다. 도 10은 제2 실시 형태에 관한 반도체 광검출 소자의 회로도이다. 제2 실시 형태에 관한 반도체 광검출 소자(1B)는 액티브 픽셀 방식의 반도체 광검출 소자(고체 촬상 장치)로서 기능한다.
반도체 광검출 소자(1B)는 1차원 또는 2차원으로 배열된 복수의 수광부를 가지고 있다. 각 수광부는 도 10에 나타난 바와 같이, 입사광 강도에 따른 양의 전하를 발생하는 포토다이오드(PD), 게이트 단자에 입력하고 있는 전하의 양에 따른 전압값을 출력하는 증폭용 트랜지스터(T1), 포토다이오드(PD)에서 발생한 전하를 증폭용 트랜지스터(T1)의 게이트 단자에 전송하기 위한 전송용 트랜지스터(T2), 증폭용 트랜지스터(T1)의 게이트 단자의 전하를 방전하기 위한 방전용 트랜지스터(T3), 및 증폭용 트랜지스터(T1)로부터 출력되는 전압값을 외부의 배선(L)에 출력하기 위한 선택용 트랜지스터(T4)를 포함한다. 도 10에 있어서 일점 쇄선으로 둘러싸인 영역이 상기 수광부에 상당한다.
포토다이오드(PD)는 그 애노드 단자가 접지 전위로 되어 있다. 증폭용 트랜지스터(T1)는 그 드레인 단자가 바이어스 전위로 되어 있다. 전송용 트랜지스터(T2)는 그 드레인 단자가 증폭용 트랜지스터(T1)의 게이트 단자에 접속되고, 그 소스 단자가 포토다이오드(PD)의 캐소드 단자에 접속되어 있다. 방전용 트랜지스터(T3)는 그 소스 단자가 증폭용 트랜지스터(T1)의 게이트 단자에 접속되고, 그 드레인 단자가 바이어스 전위로 되어 있다. 선택용 트랜지스터(T4)는 그 소스 단자가 증폭용 트랜지스터(T1)의 소스 단자와 접속되고, 그 드레인 단자가 배선(L)과 접속되어 있다. 배선(L)에는 정전류원이 접속된다. 증폭용 트랜지스터(T1) 및 선택용 트랜지스터(T4)는 소스 팔로워(follower) 회로를 구성하고 있다.
전송용 트랜지스터(T2)는 그 게이트 단자에 전송 제어 신호(Strans)를 입력하고, 그 전송 제어 신호(Strans)가 하이 레벨일 때, 포토다이오드(PD)에서 발생한 전하를 증폭용 트랜지스터(T1)의 게이트 단자에 전송한다. 방전용 트랜지스터(T3)는 그 게이트 단자에 방전 제어 신호(Sreset)를 입력하고, 그 방전 제어 신호(Sreset)가 하이 레벨일 때, 증폭용 트랜지스터(T1)의 게이트 단자의 전하를 방전하고, 동시에 전송 제어 신호(Strans)가 하이 레벨일 때는 포토다이오드(PD)를 리셋한다. 선택용 트랜지스터(T4)는 그 게이트 단자에 행선택 제어 신호(Saddress)를 입력하고, 그 행선택 제어 신호(Saddress)가 하이 레벨일 때, 증폭용 트랜지스터(T1)로부터 출력되는 전압값을 외부의 배선(L)에 출력한다.
이와 같이 구성되는 각 수광부는 전송 제어 신호(Strans)가 로 레벨이며 방전 제어 신호(Sreset)가 하이 레벨로 되는 것에 의해, 증폭용 트랜지스터(T1)의 게이트 단자의 전하가 방전된다. 행선택 제어 신호(Saddress)가 하이 레벨이면, 그 초기화 상태에 있는 증폭용 트랜지스터(T1)로부터 출력되는 전압값(암신호 성분)이 선택용 트랜지스터(T4)를 거쳐 배선(L)에 출력된다. 방전 제어 신호(Sreset)가 로 레벨로서, 전송 제어 신호(Strans) 및 행선택 제어 신호(Saddress) 각각이 하이 레벨이면, 포토다이오드(PD)에서 발생한 전하는 증폭용 트랜지스터(T1)의 게이트 단자에 입력된다. 그리고 그 전하의 양에 따라 증폭용 트랜지스터(T1)로부터 출력되는 전압값(명신호 성분)이 선택용 트랜지스터(T4)를 거쳐 배선(L)에 출력된다.
전송 제어 신호(Strans), 방전 제어 신호(Sreset), 및 행선택 제어 신호(Saddress) 각각은 도시하지 않은 제어 회로로부터 출력되고 배선을 거쳐 수광부에 입력한다. 각 수광부의 선택용 트랜지스터(T4)로부터 배선(L)에 출력된 전압값(암신호 성분, 명신호 성분)은 도시하지 않은 신호 처리 회로에 입력하고, 이 신호 처리 회로에 있어서 차전압값(＝명신호 성분―암신호 성분)이 구해져서 출력된다.
도 11은 제2 실시 형태에 관한 반도체 광검출 소자의 단면 구성을 나타내는 도면이다. 도 11에는 도 10 중의 포토다이오드(PD) 및 전송용 트랜지스터(T2)에 대해서 나타나 있고, 다른 트랜지스터(T1, T3, T4)를 포함하는 회로 및 각종 배선 붙어서는 그 도시가 생략되어 있다.
반도체 기판(3)은 광 입사면(3FT)측에, 저불순물 농도의 p형의 에피텍셜 반도체층(30)을 가지고, 이면(3BK)측에 반도체층(31)을 가지고 있다. 반도체층(31)은 에피텍셜 반도체층(30)보다 높은 불순물 농도를 가지고, 본 예에서 p형의 반도체 영역이다. 광 입사면(3FT)은 에피텍셜 반도체층(30)의 표면이고, 이면(3BK)은 반도체층(31)의 표면이다. 반도체 기판(3)은 제1 실시 형태와 동일하게, 에피 기판이나 SOI 에피 기판을 이용하여 구성할 수 있다. 반도체 기판(3)의 광 입사면(3FT)측에는 각 수광부가 배열되어 있다. 본 예의 반도체 기판(3)은 실리콘(Si)으로 이루어진 실리콘 기판이다.
각 수광부는 에피텍셜 반도체층(30)의 소정 영역에 형성된 n－형의 제1 반도체 영역(33)과, 제1 반도체 영역(33) 및 그 주위의 위에 형성된 p＋형의 제2 반도체 영역(34)과, 제1 반도체 영역(33)에 대해서 간격을 두고 형성된 n＋형의 제3 반도체 영역(35)과, 반도체 기판(3) 상에서 제1 반도체 영역(33)과 제3 반도체 영역(35)의 사이에 절연막(36)을 통하여 마련된 게이트 전극(37)을 구비하고 있다. 제1 반도체 영역(33)은 불순물 농도가 비교적 낮은 n형의 영역이다. 제2 반도체 영역(34)은 불순물 농도가 비교적 높은 p형의 영역이다. 제3 반도체 영역(35)은 불순물 농도가 비교적 높은 n형의 영역이다.
본 실시 형태에서는 「불순물 농도가 비교적 높다」는 예를 들어 불순물 농도가 1×1016cm－3 정도 이상이고, 「＋」을 도전형에 붙여 나타낸다. 「불순물 농도가 비교적 낮다」는 불순물 농도가 1×1015cm－3 정도 이하이고, 「－」을 도전형에 붙여 나타낸다. n형 불순물로서는 안티몬(Sb)이나 비소(As) 등이 있고, p형 불순물로서는 붕소(B) 등이 있다.
각 반도체 영역의 두께／불순물 농도／비저항은 이하의 대로이다.
에피텍셜 반도체층(30)：두께 5 ~ 10㎛／불순물 농도 1×1012 ~ 1015 cm－3／비저항 10 ~ 1000Ωㆍcm
반도체층(31)：두께 2 ~ 10㎛／비저항 10 ~ 20 mΩㆍcm
제1 반도체 영역(33)：두께 0.5 ~ 3㎛／불순물 농도 1×1015 ~ 1017 cm－3
제2 반도체 영역(34)：두께 0.1 ~ 0.3㎛／불순물 농도 1×1017 ~ 1020 cm－3
제3 반도체 영역(35)：두께 0.1 ~ 0.5㎛／불순물 농도 1×1017 ~ 1020 cm－3
각 수광부에 있어서, 에피텍셜 반도체층(30), 제1 반도체 영역(33), 및 제2 반도체 영역(34)은 매입형의 상기 포토다이오드(PD)를 구성하고 있다. 에피텍셜 반도체층(30), 제1 반도체 영역(33), 제3 반도체 영역(35), 및 게이트 전극(37)은 전계 효과 형태의 전송용 트랜지스터(T2)를 구성하고 있다. 즉, 게이트 전극(37)은 전송용 트랜지스터(T2)의 게이트 단자에 상당하고, 제1 반도체 영역(33)은 전송용 트랜지스터(T2)의 소스 단자에 상당하고, 제3 반도체 영역(35)은 전송용 트랜지스터(T2)의 드레인 단자에 상당한다. 게이트 전극(37)은 절연막(36)을 통하여, 에피텍셜 반도체층(30)의 표면측에 배치되어 있다. 반도체 광검출 소자(1B)에서는 도체로서 게이트 전극(37), 트랜지스터(T1, T3, T4)를 구성하기 위한 전극, 및 각종 배선 등을 구비하고 있다.
제3 반도체 영역(35; 전송용 트랜지스터(T2)의 드레인 단자)에 접속되는 배선은 화소 회로(다른 트랜지스터(T1, T3, T4))와 접속된다. 게이트 전극(37; 전송용 트랜지스터(T2)의 게이트 단자)에 접속되는 배선은 도시하지 않은 제어 회로와 접속된다.
반도체 기판(3)의 이면(3BK; 반도체층(31)의 표면)에는 불규칙한 요철(22)이 형성되어 있다. 이면(3BK)은 광학적으로 노출하고 있다. 이면(3BK)이 광학적으로 노출하고 있다는 것은 이면(3BK)이 공기 등의 분위기 가스와 접하고 있을 뿐만 아니라, 이면(3BK) 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 불규칙한 요철(22)은 상술한 바와 같이, 반도체층(31)의 표면측에 펄스 레이저 광을 조사하는 것에 의해 형성된다. 불규칙한 요철(22)은 각 포토다이오드(PD)에 대향하고 있는 영역에만 형성되어 있어도 좋다.
반도체 광검출 소자(1B)에서는 이면(3BK)에 불규칙한 요철(22)이 형성되어 있다. 이 때문에, 반도체 기판(3)의 광 입사면(3FT)측으로부터 반도체 기판(3)에 입사한 광은 반도체 기판(3) 내로 진행하고, 요철(22)에서 반사, 산란 또는 확산되고, 반도체 기판(3) 내를 장거리 진행한다. 광 입사면(3FT)에 수직인 방향으로부터 광이 입사한 경우, 이면(3BK)에 형성된 불규칙한 요철(22)에 도달하면, 요철(22)로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달한 광 성분은 요철(22)에서 전반사된다. 요철(22)은 불규칙하게 형성되어 있기 때문에, 출사 방향에 대해서 여러가지 각도를 가지고 있고, 전반사한 광 성분은 여러가지 방향으로 확산한다. 따라서 전반사한 광 성분은 반도체 기판(3) 내부에서 흡수되는 광 성분도 있으면, 광 입사면(3FT)에 도달하는 광 성분도 있다.
광 입사면(3FT)에 도달하는 광 성분은 요철(22)로의 확산에 의해 여러가지 방향으로 진행하기 때문에, 광 입사면(3FT)에 도달한 광 성분이 광 입사면(3FT)에서 전반사할 가능성은 극히 높다. 광 입사면(3FT)에서 전반사한 광 성분은 다른 면에서의 전반사를 반복하고, 그 주행 거리가 더욱 길어진다. 반도체 광검출 소자(1B)에 입사한 광은 반도체 기판(3)의 내부를 장거리 진행할 때에, 반도체 기판(3)에서 흡수되어, 광 전류로서 검출된다.
이와 같이, 반도체 광검출 소자(1B)에 입사한 광은 그 대부분이 반도체 광검출 소자(1B)를 투과하는 일 없이, 주행 거리가 길어지고, 반도체 기판(3)에서 흡수된다. 따라서 반도체 광검출 소자(1B)에서는 근적외의 파장 대역에서 감도 특성이 향상된다.
반도체 광검출 소자(1B)에서는 반도체층(31)에 의해, 이면(3BK)측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감시킬 수 있다. 반도체층(31)은 어큐뮬레이션층으로서 기능하고, 이면(3BK) 부근에서 광에 의해 발생한 전하가 당해 이면(3BK)에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 전하는 포토다이오드(PD; 수광부)에 효율적으로 이동하고, 반도체 광검출 소자(1B)의 광검출 감도를 더욱 향상시킬 수 있다.
(제3 실시 형태)
도 12 및 도 13을 참조하여, 제3 실시 형태에 관한 반도체 광검출 소자(1C)의 구성에 대해서 설명한다. 도 12는 제3 실시 형태에 관한 반도체 광검출 소자를 개략적으로 나타내는 평면도이다. 도 13은 도 12에 나타낸 반도체 광검출 소자의 XIII－XIII선을 따른 단면 구성을 나타내는 도면이다. 제3 실시 형태에 관한 반도체 광검출 소자(1C)는 포토다이오드 어레이로서 기능한다.
반도체 광검출 소자(1C)는 기판(42) 상에 복수의 반도체층 및 절연층이 적층되어 이루어진다. 도 12에 나타내는 바와 같이 반도체 광검출 소자(1C)는 피검출광을 입사시키는 복수의 광검출 채널(CH)이 매트릭스 형상(본 실시 형태에서는 4×4)으로 형성되어 이루어지는 포톤카운팅(photon-counting)용 멀티 채널 아발란치 포토다이오드 어레이이다. 반도체 광검출 소자(1C)의 상면측에는 신호 도선(43), 저항(44), 및 전극 패드(45)가 마련되어 있다. 기판(42)은 예를 들어 한 변이 1mm 정도인 정방형상이다. 각 광검출 채널(CH)은 예를 들어, 정방형상이다.
신호 도선(43)은 각 광검출 채널(CH)로부터 출력된 신호를 옮기는 독출부(43a), 각 저항(44), 독출부(43a)를 접속하는 접속부(43b), 각 광검출 채널(CH)의 외주(外周)를 둘러싸도록 배선되는 채널 외주부(43c)로 이루어진다. 독출부(43a)는 당해 독출부(43a)를 사이에 두고 인접하는 2개의 열에 배치된 광검출 채널(CH) 각각과 접속되어 있고, 그 일단에 있어서 전극 패드(45)와 접속되어 있다. 본 실시 형태에서는 포토다이오드가 4×4의 매트릭스 형상으로 배치되어 있기 때문에, 반도체 광검출 소자(1C) 상에는 2개의 독출부(43a)가 배선되어 있다. 각 독출부(43a)는 전극 패드(45)에 대해서 접속된다. 신호 도선(43)은 예를 들어 알루미늄(Al)으로 이루어진다.
저항(44)은 일방의 단부(44a) 및 채널 외주부(43c)를 통하여 광검출 채널(CH)마다 마련되어 있고, 타방의 단부(44b) 및 접속부(43b)를 통하여 독출부(43a)에 접속된다. 동일한 독출부(43a)에 접속되는 복수(본 실시 형태에서는 8개)의 저항(44)은 당해 독출부(43a)에 대해서 접속된다. 저항(44)은 예를 들어 폴리 실리콘(Poly－Si)으로 이루어진다.
다음에, 도 13을 참조하여 반도체 광검출 소자(1C)의 단면 구성에 대해서 설명한다. 도 13에 나타내는 바와 같이, 반도체 광검출 소자(1C)는 기판(42), p－형 반도체층(53), p＋형 반도체 영역(54), 보호막(56), 분리부(60), 상기의 신호 도선(43) 및 저항(44)을 구비한다. 기판(42)은 도전형이 n형(제1 도전형)인 반도체층을 가진다. p－형 반도체층(53)은 기판(42) 상에 형성되어 있고, 도전형이 p형(제2 도전형)이다. p＋형 반도체 영역(54)은 p－형 반도체층(53) 상에 형성되어 있고, 도전형이 p형이다. 분리부(60)는 p－형 반도체층(53)에 형성되어 있고, 도전형이 n형(제1 도전형)이다. 상기의 신호 도선(43) 및 저항(44)은 보호막(56) 상에 형성되어 있다. 피검출광은 도 13의 상면측으로부터 또는 하면측으로부터 입사된다. 반도체 광검출 소자(1C)에서는 도체로서, 신호 도선(43) 및 저항(44) 등을 구비하고 있다.
기판(42)은 기판 부재(S), 기판 부재(S) 상에 형성된 절연층(51), 절연층(51) 상에 형성된 n＋형 반도체층(52)을 가진다. 기판 부재(S)는 Si(실리콘)으로 이루어진다. 절연층(51)은 예를 들어 SiO2(산화 실리콘)으로 이루어진다. n＋형 반도체층(52)은 Si로 이루어지고, 불순물 농도가 높은 도전형이 n형의 반도체층이다. n＋형 반도체층(52)의 두께는 예를 들어 1㎛ ~ 12㎛이다.
p－형 반도체층(53)은 불순물 농도가 낮고 또한 도전형이 p형인 에피텍셜 반도체층이다. p－형 반도체층(53)은 기판(42)과의 계면에서 pn 접합을 구성한다. p－형 반도체층(53)은 피검출광의 입사에 의해 생긴 캐리어를 아발란치 증배하는 증배 영역(AM)을 각 광검출 채널(CH)에 대응하여 복수 가진다. p－형 반도체층(53)의 두께는 예를 들어 3㎛ ~ 5㎛이다. p－형 반도체층(53)은 Si으로 이루어진다. 따라서 n＋형 반도체층(52)과 p－형 반도체층(53)은 반도체 기판(실리콘 기판)을 구성하고 있다.
p＋형 반도체 영역(54)은 각 광검출 채널(CH)의 증배 영역(AM)에 대응하여, p－형 반도체층(53) 상에 형성되어 있다. 즉, 반도체층의 적층 방향(이하, 단순히 적층 방향이라 함)에서 p＋형 반도체 영역(54)의 하방에 위치하는 p－형 반도체층(53)의 기판(42)과의 계면 근방의 영역이 증배 영역(AM)이다. p＋형 반도체 영역(54)은 Si으로 이루어진다.
분리부(60)는 복수의 광검출 채널(CH) 사이에 형성되고, 각 광검출 채널(CH)를 분리한다. 즉, 분리부(60)는 각 광검출 채널(CH)과 1대1로 대응하여 p－형 반도체층(53)에 증배 영역(AM)이 형성되도록 형성된다. 분리부(60)는 각 증배 영역(AM)의 주위를 완전하게 둘러싸도록 기판(42) 상에 있어서 2차원 격자 형상으로 형성된다. 분리부(60)는 적층 방향에서 p－형 반도체층(53)의 상면측으로부터 하면측까지 관통해서 형성되어 있다. 분리부(60)의 불순물은 예를 들어 P로 이루어지고, 불순물 농도가 높은 도전형이 n형의 반도체층이다. 분리부(60)를 확산에 의해 형성하면, 긴 열처리 시간이 필요하다. 이 때문에, n＋형 반도체층(52)의 불순물이 에피텍셜 반도체층으로 확산하고, pn 접합의 계면이 치솟는 것이 생각된다. 이 치솟음 방지를 위해, 분리부(60)에 해당하는 영역의 중앙 부근을 트렌치 에칭한 후, 불순물의 확산을 행하여 분리부(60)를 형성해도 좋다. 이 트렌치 홈에는 광검출 채널이 흡수하는 파장 대역의 광을 흡수, 또는 반사하는 물질로 묻는 것에 의한 차광부를 형성해도 좋다. 이 경우, 경사 증배에 의한 발광이 인접하는 광검출 채널에 영향을 미쳐 발생하는 크로스토크(crosstalk)를 방지할 수도 있다.
p－형 반도체층(53), p＋형 반도체 영역(54), 및 분리부(60)는 반도체 광검출 소자(1C)의 상면측에 있어서 평면을 형성하고, 그 위에는 보호막(56)이 형성되어 있다. 보호막(56)은 예를 들어 SiO2으로 이루어진 절연층에 의해 형성된다.
보호막(56) 상에는 신호 도선(43) 및 저항(44)이 형성되어 있다. 신호 도선(43)의 독출부(43a) 및 저항(44)은 분리부(60)의 상방에 형성되어 있다.
신호 도선(43)이 애노드로서 기능한다. 캐소드로서, 도시는 생략하지만 기판(42)의 하면측(절연층(51)을 가지지 않은 쪽)의 전면에 투명 전극층(예를 들어 ITO(Indium Tin Oxide)으로 이루어진 층)을 구비하고 있어도 좋다. 또는 캐소드로서 전극부를 표면측에 나타난 바와 같이 형성해도 좋다.
여기서, 도 14를 참조하여, 각 광검출 채널(CH)과 신호 도선(43) 및 저항(44)의 접속 관계를 설명한다. 도 14는 각 광검출 채널과 신호 도선 및 저항의 접속 관계를 개략적으로 설명하기 위한 도면이다.
도 14에 나타난 바와 같이, 각 광검출 채널(CH)의 p＋형 반도체 영역(54)과 신호 도선(43; 채널 외주부(43c))은 직접 접속되어 있다. 이에 의해, 신호 도선(43; 채널 외주부(43c))과 p－형 반도체층(53)은 전기적으로 접속된다. p－형 반도체층(53)과 저항(44)의 일단부(44a)는 신호 도선(43; 채널 외주부(43c))을 통하여 접속되어 있다. 저항(44)은 다른 일단부(44b)가 각각 접속부(43b)를 통하여 독출부(43a)에 대해서 접속된다.
기판(42)은 복수의 광검출 채널(CH)이 형성된 영역이 기판 부재(S)측으로부터 박화되어 있고, 기판 부재(S)에 있어서 복수의 광검출 채널(CH)이 형성된 영역에 대응하는 부분이 제거되어 있다. 박화된 영역의 주위에는 기판 부재(S)가 프레임부로서 존재하고 있다. 또한, 상기 프레임부도 제거되어 기판(42)은 전영역이 박화된, 즉 기판 부재(S) 전체가 제거된 구성을 가지고 있어도 좋다. 기판 부재(S)의 제거는 에칭(예를 들어, 드라이 에칭 등)이나, 연마 등에 의해 행할 수 있다. 드라이 에칭에 의해 기판 부재(S)를 제거하는 경우, 절연층(51)은 에칭 스톱층으로서도 기능한다. 기판 부재(S)가 제거되는 것에 의해 노출하는 절연층(51)은 후술하는 바와 같이 하여 제거된다.
n＋형 반도체층(52)의 표면에는 복수의 광검출 채널(CH)이 형성된 영역 전체에 걸쳐서, 불규칙한 요철(22)이 형성되어 있다. n＋형 반도체층(52)의 표면에 있어서 불규칙한 요철(22)이 형성된 영역은 광학적으로 노출하고 있다. n＋형 반도체층(52)의 표면이 광학적으로 노출하고 있다는 것은 n＋형 반도체층(52)의 표면이 공기 등의 분위기 가스와 접하고 있을 뿐만 아니라, n＋형 반도체층(52)의 표면 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 불규칙한 요철(22)은 각 광검출 채널(CH)에 대향하고 있는 영역에만 형성되어 있어도 좋다. 불규칙한 요철(22)은 기판 부재(S)가 제거되는 것에 의해 노출하고 있는 절연층(51)에, 상술한 실시 형태와 동일하게, 펄스 레이저 광을 조사하는 것에 의해 형성된다.
반도체 광검출 소자(1C)를 포톤카운팅에 이용하는 경우, 가이가 모드로 불리는 동작 조건 하에서 동작시킨다. 가이가 모드 동작시에는 각 광검출 채널(CH)에 브레이크다운 전압보다 높은 역전압(예를 들어 50V 이상)이 인가된다. 이 상태에서 상면측으로부터 각 광검출 채널(CH)에 피검출광이 입사하면, 피검출광이 각 광검출 채널(CH)에 있어서 흡수되어 캐리어가 발생한다. 발생한 캐리어는 각 광검출 채널(CH) 내의 전계를 따라서 가속하면서 이동하고, 각 증배 영역(AM)에서 증배된다. 그리고 증배된 캐리어는 저항(44)을 통하여 신호 도선(43)에 의해 외부로 취출되고, 그 출력 신호의 파고값(波高値)에 기초하여 검출된다. 포톤(photon)을 검출한 채널에서는 어느 쪽도 동량의 출력이 얻어지므로, 전체 채널로부터의 총출력을 검출하는 것에 의해 반도체 광검출 소자(1C) 중 몇 개의 광검출 채널(CH)로부터 출력이 있었는지가 카운트된다. 따라서 반도체 광검출 소자(1C)에서는 피검출광의 1회 조사에 의해, 포톤카운팅이 된다.
그런데 반도체 광검출 소자(1C)에서는 n＋형 반도체층(52)의 표면에 불규칙한 요철(22)이 형성되어 있기 때문에, 반도체 광검출 소자(1C)에 입사한 광은 불규칙한 요철(22)에서 반사, 산란 또는 확산된다. 따라서 반도체 광검출 소자(1C)에 입사한 광은 반도체 광검출 소자(1C) 내를 장거리 진행한다.
반도체 광검출 소자(1C)를 표면 입사형 포토다이오드 어레이로서 이용한 경우, 보호막(56)측으로부터 반도체 광검출 소자(1C)에 광이 입사한다. 반도체 광검출 소자(1C)에 입사한 광이 n＋형 반도체층(52)의 표면에 형성된 불규칙한 요철(22)에 도달하면, 불규칙한 요철(22)로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달한 광 성분은 불규칙한 요철(22)에서 전반사된다. 불규칙한 요철(22)은 불규칙하게 형성되어 있기 때문에, 출사 방향에 대해서 여러가지 각도를 가지고 있고, 전반사한 광 성분은 여러가지 방향으로 확산한다. 이 때문에, 전반사한 광 성분은 각 광검출 채널(CH)에서 흡수되는 광 성분도 있으면, 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면에 도달하는 광 성분도 있다.
보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면에 도달하는 광 성분은 불규칙한 요철(22)에서의 확산에 의해 여러가지 방향으로 진행한다. 이 때문에, 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면에 도달한 광 성분이 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면으로 전반사할 가능성은 극히 높다. 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면으로 전반사한 광 성분은 다른 면에서의 전반사를 반복하고, 그 주행 거리가 더욱 길어진다. 반도체 광검출 소자(1C)에 입사한 광은 반도체 광검출 소자(1C)의 내부를 장거리 진행할 때에, 각 광검출 채널(CH)에서 흡수되어, 광 전류로서 검출된다.
반도체 광검출 소자(1C)를 이면 입사형 포토다이오드 어레이로서 이용한 경우, n＋형 반도체층(52)의 표면측으로부터 반도체 광검출 소자(1C)에 광이 입사한다. 반도체 광검출 소자(1C)에 입사한 광은 불규칙한 요철(22)에 의해 산란되어, 반도체 광검출 소자(1C) 내를 여러가지 방향으로 진행한다. 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면에 도달하는 광 성분은 불규칙한 요철(22)로의 확산에 의해 여러가지 방향으로 진행한다. 이 때문에, 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면에 도달한 광 성분이 각면에서 전반사할 가능성은 극히 높다. 보호막(56)측의 표면이나 n＋형 반도체층(52)의 측면으로 전반사한 광 성분은 다른 면에서의 전반사나 불규칙한 요철(22)로의 반사, 산란 또는 확산을 반복하고, 그 주행 거리가 더욱 길어진다. 반도체 광검출 소자(1C)에 입사한 광은 불규칙한 요철(22)에서 반사, 산란 또는 확산되고, 반도체 광검출 소자(1C) 내를 장거리 진행되어, 각 광검출 채널(CH)에서 흡수되어, 광 전류로서 검출된다.
반도체 광검출 소자(1C)에 입사한 광은 그 대부분이 반도체 광검출 소자(1C)를 투과하는 일 없이, 주행 거리가 길어지고, 각 광검출 채널(CH)에서 흡수된다. 따라서 반도체 광검출 소자(1C)에서는 근적외의 파장 대역에서 분광 감도 특성이 향상된다.
제3 실시 형태에서는 n＋형 반도체층(52)의 표면에 불규칙한 요철(22)이 형성되어 있다. 이 때문에, 불규칙한 요철(22)이 형성된 상기 표면측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감시킬 수 있다. n＋형 반도체층(52)은 어큐뮬레이션층으로서 기능하고, n＋형 반도체층(52)의 상기 표면 부근에서 광에 의해 발생한 캐리어가 그 표면에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 증배 영역(AM)에 효율적으로 이동하고, 반도체 광검출 소자(1C)의 광검출 감도를 향상시킬 수 있다.
제3 실시 형태에서는 n＋형 반도체층(52)에 있어서 복수의 광검출 채널(CH) 사이에 대응하는 표면도, 불규칙한 요철(22)이 형성되어 있음과 아울러, 광학적으로 노출하고 있다. 이 때문에, 복수의 광검출 채널(CH) 사이에 입사한 광도, 불규칙한 요철(22)에서 반사, 산란 또는 확산되고, 어느 광검출 채널(CH)에서 흡수된다. 따라서 광검출 채널(CH)의 사이에 있어서 검출 감도가 저하하는 일은 없으며, 반도체 광검출 소자(1C)의 광검출 감도가 보다 한층 향상된다. 그런데 제3 실시 형태에서는 복수의 광검출 채널(CH)이 형성되어 있지만, 각 광검출 채널(CH)은 광의 입사 위치를 검출하는 것은 아니고, 출력으로서 각 광검출 채널(CH)의 출력의 합을 취한다. 이 때문에, 각 광검출 채널(CH) 사이의 크로스토크는 문제가 되지 않고, 입사한 광은 어느 광검출 채널(CH)에서 검출되면 좋다.
제3 실시 형태에서, 반도체 광검출 소자(1C)에서는 pn 접합이 기판(42)의 n＋형 반도체층(52)과 당해 기판(42)의 n＋형 반도체층(52) 상에 형성된 에피텍셜 반도체층인 p－형 반도체층(53)에 의해 구성되어 있다. 증배 영역(AM)은 pn 접합이 실현되어 있는 p－형 반도체층(53)에 형성되고, 각 증배 영역(AM)의 각 광검출 채널(CH)로의 대응은 광검출 채널(CH) 사이에 형성된 분리부(60)에 의해 실현되어 있다. pn 접합면은 n＋형 반도체층(52)과 p－형 반도체층(53)의 계면과 분리부(60)와, p－형 반도체층(53)의 계면으로 구성되어 있으므로, 고농도 불순물 영역이 철(凸)로 되어, 전계가 높아지는 영역이 존재하지 않게 되어 있다. 따라서 반도체 광검출 소자(1C)는 가이가 모드에서 동작시켰을 때에 엣지 브레이크다운이 발생하는 pn 접합의 단부(엣지)를 갖지 않는다. 이 때문에, 반도체 광검출 소자(1C)에서는 각 광검출 채널(CH)의 pn 접합에 대해서 가이드 링을 마련할 필요가 없다. 이에 의해, 반도체 광검출 소자(1C)는 그 개구율을 현격하게 높이는 것이 가능하게 된다.
개구율을 높이는 것에 의해, 반도체 광검출 소자(1C)에서는 검출 효율을 크게 하는 것도 가능하게 된다. 각 광검출 채널(CH) 사이는 분리부(60)에 의해 분리되어 있기 때문에, 크로스토크를 양호하게 억제하는 것이 가능하게 된다.
광검출 채널(CH) 사이에는 분리부(60)가 형성되어 있다. 이 때문에, 가이가 모드에서 동작시키고, 포톤이 입사된 광검출 채널과 입사하지 않는 채널의 사이에서 전압차가 커진 경우에도, 충분히 채널 사이를 분리할 수 있다.
반도체 광검출 소자(1C)에서는 신호 도선(43)의 독출부(43a)가 분리부(60)의 상방에 형성되어 있다. 이 때문에, 신호 도선(43)이 증배 영역(AM) 상방, 즉 광검출면 상을 횡단하는 것이 억제되어 개구율은 보다 한층 향상된다. 또한 암전류의 억제에도 효과적이라고 생각된다. 반도체 광검출 소자(1C)에서는 저항(44)도 분리부(60)의 상방에 형성되어 있기 때문에, 개구율은 보다 한층 향상된다.
본원 발명자는 애프터 펄스의 파장 의존성으로부터 이하의 문제가 발생한다는 것을 찾아냈다. n형의 반도체 기판을 이용하여 그 위에 p형의 에피텍셜 반도체층을 형성한 경우, n형의 반도체 기판에서 발생한 홀의 일부가 늦게 증배 영역에 들어가서, 애프터 펄스가 되어 버린다. 이러한 문제에 대해, 반도체 광검출 소자(1C)에서는 복수의 광검출 채널(CH)이 형성된 영역에 있어서, 기판 부재(S)가 제거되어 있으므로, 애프터 펄스를 억제하는 것이 가능하게 된다.
계속해서, 도 15를 참조하여, 제3 실시 형태에 관한 반도체 광검출 소자(1C)의 변형예의 구성에 대해서 설명한다. 도 15는 도 13에 나타낸 실시 형태의 층 구조의 변형예에 관한 포토다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 변형예에 있어서 기본적인 평면 구성과 접속 관계는 도 12에 나타낸 것과 동일하다.
상술한 바와 같이, 도 15에 나타난 구조에서는 도 13의 p형 반도체층(53) 대신에, n형 반도체층(R53)을 이용하고 있다. 이 경우, pn 접합은 저농도의 n형 반도체층(R53)과 p형 반도체 영역(54)의 계면에 형성되고, pn 접합으로부터 공핍층이 n형 반도체층(R53)을 향해서 확대되고, 공핍층에 대응하여 증배 영역(AM)이 pn 접합 계면으로부터 n형 반도체층(R53)을 향해 형성되어 있다. 다른 구조와 작용은 상술한 것과 동일하다.
변형예에 관한 반도체 광검출 소자(1C)는 피검출광을 입사시키는 복수의 광검출 채널(CH)이 n형 반도체층(52)을 가지는 n형의 기판(42)에 형성되어 이루어진다. 반도체 광검출 소자(1C)는 피검출광을 입사시키는 복수의 광검출 채널(CH)이 제1 도전형의 n＋형인 반도체층(52)(S)을 가지는 기판에 형성되어 이루어지는 포토다이오드 어레이이다. 반도체 광검출 소자(1C)는 기판(42), 에피텍셜 반도체층(R53), 반도체 영역(54), 복수의 저항(44)을 구비하고 있다.
에피텍셜 반도체층(R53)은 기판(42)의 제1 도전형의 반도체층(52) 상에 형성되어 있고, 제1 도전형의 n－형이다. 에피텍셜 반도체층(R53)은 피검출광의 입사에 의해 생긴 캐리어를 아발란치 증배시키는 복수의 증배 영역(AM)을, 당해 각 증배 영역(AM)과 각 광검출 채널이 서로 대응하도록 가진다. 반도체 영역(54)은 제1 도전형의 에피텍셜 반도체층(R53) 안에 형성되어 있고, 제2 도전형의 p＋형이다. 반도체 영역(54)은 에피텍셜 반도체층(R53)과의 계면에서 pn 접합을 구성한다. 각 저항(44)은 2개의 단부를 가지고, 광검출 채널(CH)마다 마련되어 있다. 각 저항(44)은 일방의 단부(44a)를 통하여 에피텍셜 반도체층(R53) 안의 제2 도전형의 반도체 영역(54)과 전기적으로 접속됨과 동시에, 타방의 단부(44b)를 통하여 신호 도선(43)에 접속되어 있다.
저항(44)은 도 12에 나타낸 바와 같이, 일방의 단부(44a) 및 채널 외주부(43c)를 통하여 광검출 채널(CH)마다 마련되어 있고, 타방의 단부(44b) 및 접속부(43b)를 통하여 독출부(43a)에 접속된다. 동일한 독출부(43a)에 접속되는 복수의 저항(44)은 당해 독출부(43a)에 대해서 접속된다.
변형예에 관한 반도체 광검출 소자(1C)에서는 pn 접합은 기판 상의 제1 도전형의 에피텍셜 반도체층(R53)과 당해 에피텍셜 반도체층(R53) 안에 형성된 제2 도전형의 반도체 영역(54)에 의해 구성되어 있다. 증배 영역(AM)은 pn 접합이 실현되어 있는 에피텍셜 반도체층(R53)에 형성되고, 각 광검출 채널에 대응하는 증배 영역(AM)은 이 에피텍셜 반도체층(R53)에 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명해 왔지만, 본 발명은 반드시 상술한 실시 형태로 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 여러가지 변경이 가능하다.
본 실시 형태에 관한 반도체 광검출 소자(1A ~ 1C)에 있어서 p형 및 n형의 각 도전형을 상술한 것과는 반대로 되도록 바꿔 넣어도 좋다.
포토게이트 전극(PG)의 형상은 직사각형으로 한정되는 일 없이, 일본 특개 2009－276243호 공보에 기재된 환상이어도 좋다.
불규칙한 요철(22)이 형성되어 있는 면에, 요철의 고저차보다 얇고 또한 광학적으로 투명한 막을, λ／(4n)의 두께로 형성해도 좋다. 이 광학적으로 투명한 막은 예를 들어, 가시광에 대한 반사 방지막으로서 기능한다. 「n」은 광학적으로 투명한 막의 굴절률이다.
[산업상의 이용 가능성]
본 발명은 거리 화상 센서, 고체 촬상 장치, 또는 아발란치 포토다이오드 어레이 등의 반도체 광검출 소자에 이용할 수 있다.
1A ~ 1Cㆍㆍㆍ반도체 광검출 소자,
2ㆍㆍㆍ반도체 기판,
2BKㆍㆍㆍ광 입사면,
2FTㆍㆍㆍ표면,
3ㆍㆍㆍ반도체 기판,
3BKㆍㆍㆍ이면,
3FTㆍㆍㆍ광 입사면,
20ㆍㆍㆍ에피텍셜 반도체층,
21ㆍㆍㆍ반도체층,
22ㆍㆍㆍ불규칙한 요철,
30ㆍㆍㆍ에피텍셜 반도체층,
31ㆍㆍㆍ반도체층,
33ㆍㆍㆍ제1 반도체 영역,
34ㆍㆍㆍ제2 반도체 영역,
35ㆍㆍㆍ제3 반도체 영역,
36ㆍㆍㆍ절연막,
37ㆍㆍㆍ게이트 전극,
42ㆍㆍㆍ기판,
52ㆍㆍㆍn＋형 반도체층,
53ㆍㆍㆍp－형 반도체층,
54ㆍㆍㆍp＋형 반도체 영역,
AMㆍㆍㆍ증배 영역,
FD1ㆍㆍㆍ제1 반도체 영역,
FD2ㆍㆍㆍ제2 반도체 영역,
PDㆍㆍㆍ포토다이오드,
PGㆍㆍㆍ포토게이트 전극,
R53ㆍㆍㆍ에피텍셜 반도체층,
T1ㆍㆍㆍ증폭용 트랜지스터,
T2ㆍㆍㆍ전송용 트랜지스터,
T3ㆍㆍㆍ방전용 트랜지스터,
T4ㆍㆍㆍ선택용 트랜지스터,
TX1ㆍㆍㆍ제1 게이트 전극,
TX2ㆍㆍㆍ제2 게이트 전극.
2ㆍㆍㆍ반도체 기판,
2BKㆍㆍㆍ광 입사면,
2FTㆍㆍㆍ표면,
3ㆍㆍㆍ반도체 기판,
3BKㆍㆍㆍ이면,
3FTㆍㆍㆍ광 입사면,
20ㆍㆍㆍ에피텍셜 반도체층,
21ㆍㆍㆍ반도체층,
22ㆍㆍㆍ불규칙한 요철,
30ㆍㆍㆍ에피텍셜 반도체층,
31ㆍㆍㆍ반도체층,
33ㆍㆍㆍ제1 반도체 영역,
34ㆍㆍㆍ제2 반도체 영역,
35ㆍㆍㆍ제3 반도체 영역,
36ㆍㆍㆍ절연막,
37ㆍㆍㆍ게이트 전극,
42ㆍㆍㆍ기판,
52ㆍㆍㆍn＋형 반도체층,
53ㆍㆍㆍp－형 반도체층,
54ㆍㆍㆍp＋형 반도체 영역,
AMㆍㆍㆍ증배 영역,
FD1ㆍㆍㆍ제1 반도체 영역,
FD2ㆍㆍㆍ제2 반도체 영역,
PDㆍㆍㆍ포토다이오드,
PGㆍㆍㆍ포토게이트 전극,
R53ㆍㆍㆍ에피텍셜 반도체층,
T1ㆍㆍㆍ증폭용 트랜지스터,
T2ㆍㆍㆍ전송용 트랜지스터,
T3ㆍㆍㆍ방전용 트랜지스터,
T4ㆍㆍㆍ선택용 트랜지스터,
TX1ㆍㆍㆍ제1 게이트 전극,
TX2ㆍㆍㆍ제2 게이트 전극.
Claims (6)
- 반도체 광검출 소자로서,
제1 불순물 농도를 가지는 반도체층과, 상기 반도체층 상에 성장(成長)하고 또한 상기 제1 불순물 농도보다 낮은 제2 불순물 농도를 가지는 에피텍셜 반도체층을 가지는 실리콘 기판과,
상기 에피텍셜 반도체층의 표면 상에 마련된 도체를 구비하고,
상기 에피텍셜 반도체층에는 광감응 영역이 형성되어 있고,
상기 에피텍셜 반도체층보다 높은 불순물 농도를 가지는 상기 반도체층에 있어서 적어도 상기 광감응 영역에 대향하는 표면에는 불규칙한 요철이 형성되고,
상기 불규칙한 요철은 광학적으로 노출되고,
상기 실리콘 기판에 입사한 광이 상기 불규칙한 요철에서 반사, 산란, 또는 확산되어 상기 실리콘 기판 내를 진행하는 반도체 광검출 소자. - 청구항 1에 있어서,
상기 도체로서, 상기 에피텍셜 반도체층의 표면 상에 마련된 포토게이트 전극과, 상기 에피텍셜 반도체층의 상기 표면 상에 있어서 상기 포토게이트 전극에 인접해서 마련된 제1 및 제2 게이트 전극을 구비함과 아울러,
상기 에피텍셜 반도체층에 형성된, 상기 포토게이트 전극 바로 아래의 영역으로부터 상기 제1 및 제2 게이트 전극 바로 아래에 유입되는 전하를 각각 독출하기 위한 제1 및 제2 반도체 영역을 추가로 구비하고,
상기 불규칙한 요철은 상기 반도체층에 있어서 적어도 상기 포토게이트 전극 바로 아래의 영역에 대향하는 표면에 형성되어 있는 반도체 광검출 소자. - 청구항 1에 있어서,
상기 에피텍셜 반도체층에는 상기 광감응 영역으로서, 입사광 강도에 따른 양(量)의 전하를 발생하는 포토다이오드가 형성되어 있고,
상기 불규칙한 요철은 상기 반도체층에 있어서 적어도 상기 포토다이오드에 대향하는 표면에 형성되어 있는 반도체 광검출 소자. - 청구항 3에 있어서,
게이트 단자에 입력하고 있는 전하의 양에 따른 전압값을 출력하는 증폭용 트랜지스터와,
상기 포토다이오드에서 발생한 전하를 상기 증폭용 트랜지스터의 게이트 단자에 전송하는 전송용 트랜지스터와,
상기 증폭용 트랜지스터의 게이트 단자의 전하를 방전하는 방전용 트랜지스터와,
상기 증폭용 트랜지스터로부터 출력되는 전압값을 선택적으로 출력하는 선택용 트랜지스터를 추가로 구비하고 있는 반도체 광검출 소자. - 청구항 1에 있어서,
상기 에피텍셜 반도체층은 상기 반도체층과의 계면(界面)에서 pn 접합을 구성하는 것과 아울러, 피검출광의 입사에 의해 생긴 캐리어를 아발란치(avalanche) 증배(增倍)시키는 복수의 증배 영역을 가지고,
상기 도체로서, 2개의 단부(端部)를 가지고, 상기 증배 영역마다 마련되고, 일방의 상기 단부를 통하여 상기 에피텍셜 반도체층과 전기적으로 접속됨과 동시에 타방의 상기 단부를 통하여 신호 도선에 접속되는 복수의 저항을 포함하고 있고,
상기 불규칙한 요철은 상기 반도체층에 있어서 적어도 상기 각 증배 영역에 대향하는 표면에 형성되어 있는 반도체 광검출 소자. - 청구항 1에 있어서,
상기 에피텍셜 반도체층은 광의 입사에 의해 생긴 캐리어를 아발란치 증배시키는 복수의 증배 영역을 가지고,
상기 에피텍셜 반도체층 안에, 상기 에피텍셜 반도체층과의 계면에서 pn 접합을 구성하는 반도체 영역이 상기 증배 영역에 대응하여 형성되고,
상기 도체로서, 2개의 단부를 가지고, 상기 에피텍셜 반도체층 안의 상기 반도체 영역마다 마련되고, 일방의 상기 단부를 통하여 상기 에피텍셜 반도체층 안의 상기 반도체 영역과 전기적으로 접속됨과 동시에 타방의 상기 단부를 통하여 신호 도선에 접속되는 복수의 저항을 포함하고 있고,
상기 불규칙한 요철은 상기 반도체층에 있어서 적어도 상기 각 반도체 영역에 대향하는 표면에 형성되어 있는 반도체 광검출 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-093180 | 2010-04-14 | ||
| JP2010093180A JP5726434B2 (ja) | 2010-04-14 | 2010-04-14 | 半導体光検出素子 |
| PCT/JP2011/053835 WO2011129149A1 (ja) | 2010-04-14 | 2011-02-22 | 半導体光検出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130059311A KR20130059311A (ko) | 2013-06-05 |
| KR101787787B1 true KR101787787B1 (ko) | 2017-10-18 |
Family
ID=44798528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127020749A KR101787787B1 (ko) | 2010-04-14 | 2011-02-22 | 반도체 광검출 소자 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9293499B2 (ko) |
| EP (1) | EP2560215B1 (ko) |
| JP (1) | JP5726434B2 (ko) |
| KR (1) | KR101787787B1 (ko) |
| CN (1) | CN102844890B (ko) |
| WO (1) | WO2011129149A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016001633A (ja) * | 2014-06-11 | 2016-01-07 | ソニー株式会社 | 固体撮像素子、および電子装置 |
| JP2016062996A (ja) | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 光検出器 |
| GB201421512D0 (en) * | 2014-12-03 | 2015-01-14 | Melexis Technologies Nv | A semiconductor pixel unit for simultaneously sensing visible light and near-infrared light, and a semiconductor sensor comprising same |
| EP3425683A4 (en) | 2016-03-03 | 2019-09-25 | Hamamatsu Photonics K.K. | SEMICONDUCTOR LIGHT DETECTION ELEMENT |
| CN107204383B (zh) * | 2016-03-17 | 2020-02-21 | 联华电子股份有限公司 | 累崩型光检测器元件及其制作方法 |
| EP3506355B1 (en) * | 2016-08-29 | 2023-06-14 | Hamamatsu Photonics K.K. | Distance sensor and distance image sensor |
| JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
| JP7227802B2 (ja) * | 2019-03-15 | 2023-02-22 | 株式会社東芝 | 固体撮像装置 |
| WO2021116286A1 (en) | 2019-12-12 | 2021-06-17 | Brolis Sensor Technology, Uab | Solid-state device |
| JP6913840B1 (ja) * | 2019-12-26 | 2021-08-04 | 浜松ホトニクス株式会社 | 測距イメージセンサ及びその製造方法 |
| DE112020006385T5 (de) * | 2019-12-26 | 2022-10-13 | Hamamatsu Photonics K.K. | Range-imaging-sensor |
| CN111785748A (zh) * | 2020-08-10 | 2020-10-16 | 联合微电子中心有限责任公司 | 降低背照式图像传感器暗电流的方法及结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004547A1 (fr) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Ensemble photodiode |
| JP2009014460A (ja) * | 2007-07-03 | 2009-01-22 | Hamamatsu Photonics Kk | 裏面入射型測距センサ及び測距装置 |
| WO2009025365A1 (ja) | 2007-08-22 | 2009-02-26 | Hamamatsu Photonics K.K. | 測距装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4277793A (en) * | 1979-07-16 | 1981-07-07 | Rca Corporation | Photodiode having enhanced long wavelength response |
| JP2583032B2 (ja) * | 1984-01-28 | 1997-02-19 | ローム 株式会社 | 受光素子 |
| JP2513055B2 (ja) * | 1990-02-14 | 1996-07-03 | 日本電装株式会社 | 半導体装置の製造方法 |
| JP2700356B2 (ja) | 1991-01-07 | 1998-01-21 | シャープ株式会社 | 受光素子 |
| JPH05243600A (ja) * | 1992-02-28 | 1993-09-21 | Toshiba Corp | 半導体受光素子 |
| JP3526308B2 (ja) * | 1993-02-18 | 2004-05-10 | 株式会社日立製作所 | 受光素子 |
| US5589704A (en) * | 1995-01-27 | 1996-12-31 | Lucent Technologies Inc. | Article comprising a Si-based photodetector |
| JPH0918048A (ja) * | 1995-06-28 | 1997-01-17 | Olympus Optical Co Ltd | 光電変換素子及びその製造方法 |
| JP4227069B2 (ja) | 2004-05-07 | 2009-02-18 | ローム株式会社 | 光電変換デバイス、イメージセンサおよび光電変換デバイスの製造方法 |
| ATE480009T1 (de) * | 2004-09-24 | 2010-09-15 | Harvard College | Verfahren zur herstellung von detektoren auf siliziumbasis mit lasermikrostrukturierten oberflächenschichten mit elektronendonatoren |
| US7456452B2 (en) | 2005-12-15 | 2008-11-25 | Micron Technology, Inc. | Light sensor having undulating features for CMOS imager |
| US20070211493A1 (en) * | 2006-03-06 | 2007-09-13 | Wintek Corporation | Light guide plate with auxiliary light guide structures |
| DE102006047706B3 (de) * | 2006-10-09 | 2008-05-29 | Terex-Demag Gmbh & Co. Kg | Nutzfahrzeug mit hydraulischer Lenkanlage |
| JP4961982B2 (ja) * | 2006-12-07 | 2012-06-27 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| KR100850667B1 (ko) * | 2007-05-22 | 2008-08-07 | 서울옵토디바이스주식회사 | 발광 다이오드 및 그 제조방법 |
| WO2009005098A1 (ja) * | 2007-07-03 | 2009-01-08 | Hamamatsu Photonics K.K. | 裏面入射型測距センサ及び測距装置 |
| JP5572307B2 (ja) | 2007-12-28 | 2014-08-13 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| JP2009218457A (ja) * | 2008-03-12 | 2009-09-24 | Panasonic Corp | 光半導体装置 |
| JP5356726B2 (ja) | 2008-05-15 | 2013-12-04 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
| JP4974183B2 (ja) | 2008-09-12 | 2012-07-11 | シャープ株式会社 | 光電変換装置 |
| JP5185207B2 (ja) * | 2009-02-24 | 2013-04-17 | 浜松ホトニクス株式会社 | フォトダイオードアレイ |
-
2010
- 2010-04-14 JP JP2010093180A patent/JP5726434B2/ja active Active
-
2011
- 2011-02-22 WO PCT/JP2011/053835 patent/WO2011129149A1/ja active Application Filing
- 2011-02-22 US US13/634,249 patent/US9293499B2/en active Active
- 2011-02-22 EP EP11768670.9A patent/EP2560215B1/en active Active
- 2011-02-22 CN CN201180019185.5A patent/CN102844890B/zh active Active
- 2011-02-22 KR KR1020127020749A patent/KR101787787B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004547A1 (fr) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Ensemble photodiode |
| JP2009014460A (ja) * | 2007-07-03 | 2009-01-22 | Hamamatsu Photonics Kk | 裏面入射型測距センサ及び測距装置 |
| WO2009025365A1 (ja) | 2007-08-22 | 2009-02-26 | Hamamatsu Photonics K.K. | 測距装置 |
| JP2009047661A (ja) * | 2007-08-22 | 2009-03-05 | Hamamatsu Photonics Kk | 測距装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2560215B1 (en) | 2018-03-28 |
| US20130001651A1 (en) | 2013-01-03 |
| WO2011129149A1 (ja) | 2011-10-20 |
| KR20130059311A (ko) | 2013-06-05 |
| EP2560215A4 (en) | 2014-04-09 |
| CN102844890B (zh) | 2016-03-09 |
| EP2560215A1 (en) | 2013-02-20 |
| JP5726434B2 (ja) | 2015-06-03 |
| JP2011222893A (ja) | 2011-11-04 |
| CN102844890A (zh) | 2012-12-26 |
| US9293499B2 (en) | 2016-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101787787B1 (ko) | 반도체 광검출 소자 | |
| KR101779212B1 (ko) | 반도체 광검출 소자 | |
| KR101708069B1 (ko) | 포토 다이오드 및 포토 다이오드 어레이 | |
| JP5829224B2 (ja) | Ｍｏｓイメージセンサ | |
| JP2011159984A (ja) | 半導体光検出素子及び放射線検出装置 | |
| US8053853B2 (en) | Color filter-embedded MSM image sensor | |
| US20130001729A1 (en) | High Fill-Factor Laser-Treated Semiconductor Device on Bulk Material with Single Side Contact Scheme | |
| WO2021149650A1 (ja) | フォトセンサ及び距離測定システム | |
| US9947706B2 (en) | Semiconductor device having a light receiving element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |