JPH0918048A

JPH0918048A - 光電変換素子及びその製造方法

Info

Publication number: JPH0918048A
Application number: JP7183325A
Authority: JP
Inventors: Etsuro Shimizu; 悦朗清水
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1995-06-28
Filing date: 1995-06-28
Publication date: 1997-01-17

Abstract

(57)【要約】【目的】近赤外光程度に長い波長の入射光に対して
も、応答速度が速く高感度の光電変換素子及びその製造
方法を提供する。【構成】ｎ型シリコン基板101 の上にｎ^-型エピタキ
シャル層102 を形成し、その上にｐ型層103 を形成して
pin 型フォトダイオード構造を構成し、ｐ型層103 には
Ａl 膜のアノード電極104 を設け、基板101 にはＡu 膜
のカソード電極105 を設けると共に、ｐ型層103 上に、
入射光に対して低反射率で内部からの出射光に対しては
高反射率となる受光部膜106 を形成してフォトダイオー
ドを構成する。そして、エピタキシャル層102 の濃度は
安定して形成可能な範囲内で低濃度に設定し、厚みは印
加される逆バイアスで拡がる空乏層幅にほぼ一致するよ
うに設定し、また基板101 の厚さは、〔（照射光の吸収
係数の逆数）＞（基板の厚み）×２＋（エピタキシャル
層の厚み）〕を満足するように設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入射光量に応じた電
流を出力する光電変換素子に関し、特に近赤外光に対し
て高感度で周波数応答に優れているフォトダイオード構
造を有する光電変換素子及びその製造方法に関する。

【０００２】

【従来の技術】図８は、従来の赤外光用フォトダイオー
ドの構造を示す図である。図８において、801 はｎ型シ
リコン基板で、その上にはｎ^-型シリコンエピタキシャ
ル層802 とｐ型層803 が形成されて、所謂、pin 型フォ
トダイオード構造を構成している。ｎ型基板801 とｐ型
層803 の濃度は、電気的抵抗値が小さくなるように、お
おむね１×10¹⁸cm^-3以上に設計されている。またエピタ
キシャル層802 の厚みは、入射光の大部分がエピタキシ
ャル層中で吸収されるように、おおむね入射光の吸収係
数（α）の逆数（１／α）以上に設計されている。エピ
タキシャル層802の濃度は、ｐ型層803 から張り出す空
乏層804 ができるだけエピタキシャル層802 いっぱいに
拡がるように、極力低濃度に設計されるが、１×10¹³cm
^-3程度が安定して実現できる限界値である。805 と806
は、それぞれアノード端子とカソード端子であり、フォ
トダイオードの使用用途によっては、カソード端子側に
正となる電圧（逆バイアス）が印加されるようになって
いる。

【０００３】このように構成されたフォトダイオードに
光が照射された場合、主にエピタキシャル層802 内で正
孔と電子が発生し、その中の電子はｎ型基板801 側へと
流れ、一方、正孔はｐ型層803 側へと流れて、空乏層容
量を介してアノード端子805に正の電流が出力される
（以下、光照射により発生した正孔・電子ペアのうち、
フォトダイオード出力に関わる正孔の方を光キャリアと
呼ぶ）。

【０００４】

【発明が解決しようとする課題】このような構成のフォ
トダイオードに、近赤外光程度に長い波長の光を照射し
た場合、光が空乏層の幅を越えてエピタキシャル層802
の深部まで入射し、空乏層内部と外部で発生する光キャ
リアがアノード端子805 からの電流出力に寄与すること
となる。空乏層内で発生した光キャリアは、空乏層に加
わる電界によりドリフトし、速やかに空乏層容量に蓄積
されるのに対し、空乏層外部で発生した光キャリアは、
拡散によって緩やかに空乏層容量に蓄積される。このた
め、空乏層容量が小さくなるようにレイアウトし、ｎ型
基板801 とｐ型層803 の濃度を濃くして素子内抵抗を小
さくなるよう設計しても、拡散してくる光キャリアがフ
ォトダイオード全体の応答速度を律していた。

【０００５】本発明は、従来のフォトダイオードにおけ
る上記問題点を解決するためになされたもので、請求項
１記載の発明は、近赤外光程度に長い波長の入射光に対
しても応答速度が速く高感度で高周波応答の優れた光電
変換素子を提供することを目的とする。また請求項２〜
４記載の各発明は、近赤外光程度に長い入射光に対して
も応答速度が速い高周波対応の光電変換素子を容易に製
造することの可能な製造方法を提供することを目的とす
る。また請求項５記載の発明は、長い波長の入射光に対
して応答速度が速いと共に更に感度の高い光電変換素子
を提供することを目的とする。また請求項６又は７記載
の発明は、素子に対して垂直に入射する長い波長の入射
光に対して、応答速度が速いと共に更に感度の高い光電
変換素子を提供することを目的とする。

【０００６】

【課題を解決するための手段及び作用】上記問題点を解
決するため、請求項１記載の発明は、一導電型の半導体
基板と該半導体基板より低い濃度の同一導電型のエピタ
キシャル層と反対導電型の拡散層よりなるpin 型フォト
ダイオード構造を有する光電変換素子において、エピタ
キシャル層の厚みは印加される逆バイアスで拡がる空乏
層幅にほぼ一致するように設定すると共に、一導電型の
半導体基板の厚みを、次式〔（照射光の吸収係数の逆
数）＞（半導体基板の厚み）×２＋（エピタキシャル層
の厚み）〕を満足するように設定し、且つ、一導電型の
半導体基板の裏面をミラー化して該ミラー化裏面に高反
射率の材料からなる電極を形成するものである。

【０００７】このように構成された光電変換素子におい
ては、入射した長波長光が基板裏面の高反射率の電極に
より反射し、再びエピタキシャル層に戻る。このため、
拡散によって捕集される光キャリアが少ない割に、ドリ
フトによって捕集される光キャリアが多くなり、フォト
ダイオードの応答速度が速くなる。また基板の厚みを上
記式を満足するように設定することにより、高反射率の
電極で反射してエピタキシャル層に戻る光量が増大する
ので、感度の向上を図ることができる。

【０００８】請求項２記載の発明は、請求項１記載の光
電変換素子の製造方法において、両面ミラーポリッシュ
した一導電型の半導体基板の主面に該半導体基板と同一
導電型のエピタキシャル層を堆積する工程と、該エピタ
キシャル層に反対導電型の拡散層を形成する工程と、前
記半導体基板の主面とは反対側の面をエッチングする工
程と、エッチングされた前記半導体基板に密着して高反
射率の電極を形成する工程とを、この順番に含むことを
特徴とするものである。また請求項３記載の発明は、請
求項１記載の光電変換素子の製造方法において、少なく
とも主面が一導電型にドープされている領域からなる両
面ミラーポリッシュしたＳＯＩ基板の該主面上に、同一
導電型のエピタキシャル層を堆積する工程と、該エピタ
キシャル層に反対導電型の拡散層を形成する工程と、前
記ＳＯＩ基板の主面とは反対側の面を前記一導電型にド
ープされている領域が露出されるまでエッチングする工
程と、エッチングされた前記半導体基板に密着して高反
射率の電極を形成する工程とを、この順番に含むことを
特徴とするものである。また請求項４記載の発明は、請
求項１記載の光電変換素子の製造方法において、少なく
とも主面が一導電型にドープされている領域からなる両
面ミラーポリッシュしたＳＯＩ基板の該主面とは反対側
の面を、前記一導電型にドープされている領域が露出さ
れるまでエッチングする工程と、前記ＳＯＩ基板主面上
に同一導電型のエピタキシャル層を堆積する工程と、該
エピタキシャル層に反対導電型の拡散層を形成する工程
と、前記ＳＯＩ基板の主面とは反対側の面の露出された
一導電型にドープされている領域に密着して高反射率の
電極を形成する工程とを、この順番に含むことを特徴と
するものである。

【０００９】このような工程による光電変換素子の製造
方法によれば、半導体基板の厚みを精度よくコントロー
ルすることができ、請求項１記載の光電変換素子を容易
に製造することができる。

【００１０】請求項５記載の発明は、請求項１記載の光
電変換素子において、受光部を除く素子表面に反射膜を
設けるものである。このように構成した光電変換素子に
光を斜めに入射させると、入射光は基板表面で反射した
後に更に表面側でも反射するという挙動を繰り返すの
で、光漏れがなく感度を一層向上させることができる。

【００１１】請求項６記載の発明は、請求項１又は５記
載の光電変換素子において、受光部上に光を屈折させる
部材を設けるものであり、また請求項７記載の発明は、
請求項１又は５記載の光電変換素子において、前記エピ
タキシャル層の受光部領域に光を屈折させる部分を一体
的に形成するものである。

【００１２】このような構成の光電変換素子において
は、受光部で入射光が屈折するので、垂直に入射する光
に対しても、基板表面で反射した後に更に表面側でも反
射するという挙動を繰り返させることが可能となり、光
漏れがなく感度を一層向上させることができる。

【００１３】

【実施例】次に、実施例について説明する。図１は、本
発明に係る光電変換素子の第１実施例であるフォトダイ
オードの断面構造を示す図である。図１において、101
はｎ型シリコン基板で、その上にはｎ^-型シリコンエピ
タキシャル層102 とｐ型層103 が形成されて、所謂、pi
n 型フォトダイオード構造を構成している。104 はｐ型
層103 の一部に形成されたＡl 膜からなるアノード電極
であり、105 はｎ型シリコン基板101 の下面に形成され
たＡu 膜からなるカソード電極である。そして、この２
つの電極104 ，105 間には、２Ｖの逆バイアスが印加さ
れるようになっている。106 はｐ型層103 上に形成され
た反射率が制御された受光部膜であり、入射光に対して
は低反射率である一方、フォトダイオード側からの出射
光に対しては高反射率となるように設計されている。ｐ
型層103 の濃度は、この層内で発生した光キャリアが極
力フォトダイオード出力に影響を与えないように高濃度
に設計され、また、電気的抵抗が小さくなるように、そ
の厚みは薄く設計されている。具体的には濃度が１×10
¹⁹cm^-3程度、厚みは0.4 μｍ程度であり、この条件で
は、ｐ型層の存在はフォトダイオード出力に影響を与え
ない。

【００１４】エピタキシャル層102 の濃度は、安定して
形成可能な範囲内で低濃度に設計され、厚みは印加され
た逆バイアスで拡がる空乏層幅にほぼ一致するように設
計されている。具体的には濃度が２×10¹³cm^-3程度、厚
みは２Ｖの逆バイアスによって拡がる空乏層幅にほぼ等
しい13μｍ程度であり、この条件では、エピタキシャル
層内で発生した光キャリアを全てドリフトにより空乏層
容量に蓄積できる。またｎ型基板101 の濃度は、この層
内で発生した光キャリアが極力フォトダイオード出力に
影響しないように高濃度に、且つ、その厚みは薄く設計
されている。具体的には濃度が１×10¹⁸cm^-3，厚みは２
μｍであり、この設定値は、実現可能なほぼ最高の濃度
と、最小の厚みである。この条件においては、基板101
内において発生した光キャリアは拡散によって僅かにエ
ピタキシャル層102 に漏れ出てくるが、その量は少な
く、フォトダイオード出力への影響は小さい。ｎ型基板
101の裏面107 はミラー状に平滑化されており、その裏
面107 に、Ａu 膜からなるカソード電極105 が反射膜を
兼ねて形成されている。

【００１５】このように構成されたフォトダイオード
に、２Ｖの逆バイアスが印加された状態において、１μ
ｍの波長の光が照射された場合、この波長の光のシリコ
ンの吸収係数は220 cm^-1であるから、エピタキシャル層
102 で25％分〔１−ｅｘｐ（−αｘ），α：吸収係数，
ｘ：エピタキシャル層〕の光量は吸収されるものの、残
り75％はエピタキシャル層102 を一旦通り抜ける。その
後、光はｎ型基板101 に入り、Ａu カソード電極105 に
よって反射されて、再びエピタキシャル層102 に戻る。
このときのｎ型基板101 においての光吸収量は、ｎ型基
板101 の厚みの２倍分を光吸収幅として、８％程度であ
る。また、カソード電極105 によって反射した後のエピ
タキシャル層102 での光吸収量は17％程度であり、この
分はフォトダイオード出力に有効である。エピタキシャ
ル層102 に戻った光の一部は受光部膜106 を通過してフ
ォトダイオード外へ漏れ出すものの、残りの光は、この
受光部膜106 によって反射されて再びエピタキシャル層
102 に入り、同様な過程を繰り返す。

【００１６】この１μｍの波長の光の実効的な到達距離
は、シリコンの吸収係数の逆数である45μｍ程度であ
り、この距離に光が到達するまでは、十分にカソード電
極105と受光部膜106 間の反射が、感度アップに有効と
いうことになる。周波数応答については、フォトダイオ
ードの出力に関わる光キャリアがほとんどエピタキシャ
ル層102 において発生するので、高周波応答に優れてい
る。なお、一般的には、照射光の吸収係数の逆数＞（基板の厚み）×２＋エピタ
キシャル層の厚みの関係が満足される場合に、カソード電極105 で反射し
エピタキシャル層102 に戻る光量が大きくなるので、本
実施例の構造が効果的となる。

【００１７】以上のように第１実施例においては、多く
の光キャリアがエピタキシャル層内で生成し、ドリフト
によって運ばれるために、応答速度が速く、且つ入射光
が繰り返しエピタキシャル層に入り吸収されるので、エ
ピタキシャル層内での光キャリアの生成量が多く、その
分高感度となる。

【００１８】なお、本実施例の説明における空乏層幅の
計算は、片側階段接合に適用される次式（１）で求めて
いる。Ｗ＝〔２Ｋε₀（φ₀＋Ｖ_R）／ｑＮ_d〕^1/2 ・・・・・（１）Ｗ：空乏層幅、Ｋ：シリコンの比誘電率、ε₀：自由空
間の誘電率、φ₀：ビルトインポテンシャル、Ｖ_R：逆
バイアス、ｑ：電子の電荷、Ｎ_d：エピタキシャル層濃
度。

【００１９】次に、本発明に係る光電変換素子の製造方
法の第１実施例を、図２の（Ａ），（Ｂ）に基づいて説
明する。図２の（Ａ）において、201 は両面ミラーポリ
ッシュされたｎ型シリコン基板で、まずその上にｎ^-型
エピタキシャル層202 を堆積し、次いでｐ型層203 をイ
オン注入と熱拡散によって形成する。更にｐ型層203に
受光部膜204 をシリコンの熱酸化とシリコン窒化膜のＣ
ＶＤによって形成し、アノード電極205 をＡl のスパッ
タとフォトリソ／エッチング工程により形成する。次に
図２の（Ｂ）に示すように、ｎ型基板201 の裏面をウエ
ットエッチで所望の厚みにまで薄くした後に、その裏面
206 にカソード電極207 をＡu の蒸着によって形成する
ことによって、図１に示したものと同様な構成のフォト
ダイオードが得られる。

【００２０】このように、両面ミラーポリッシュされた
ｎ型基板201 を出発材料とし、フォトダイオードの主要
工程終了後にウエットエッチでｎ型基板201 を薄厚化す
る製造方法は、従来厚み調整用に行われているポリッシ
ングに比べ、表面状態が平滑に仕上がる。また、ウエッ
トエッチ後に酸化／拡散やフォトリソといった汚染の管
理された工程に戻す必要がないので、他のデバイスとの
製造装置の共用性が高く、容易に製造することができ
る。

【００２１】次に、光電変換素子の製造方法の第２実施
例を、図３の（Ａ），（Ｂ）に基づいて説明する。図３
の（Ａ）において、301 は両面ミラーポリッシュされた
ｎ型ＳＯＩ（シリコン・オン・インシュレータ）基板で
あり、ベースとなるシリコン302 上に約5000Åのシリコ
ン酸化膜303 を介して２μｍのｎ型シリコン304 を形成
して構成されている。そして、そのＳＯＩ基板301 上に
まずエピタキシャル層305 を堆積し、次いでｐ型層306
をイオン注入と熱拡散によって形成する。更にｐ型層30
6 に受光部膜307 をシリコンの熱酸化とシリコン窒化膜
のＣＶＤにより形成し、アノード電極308 をＡl のスパ
ッタとフォトリソ／エッチング工程で形成する。次に図
３の（Ｂ）に示すように、ｎ型ＳＯＩ基板301 の裏面よ
りウエットエッチでベースシリコン302 をリムーブし、
その後続けて、シリコン酸化膜303 をウエットエッチン
グする。それから、ｎ型シリコン304 の裏面309 にカソ
ード電極310 をＡu の蒸着により形成して、フォトダイ
オードを完成する。

【００２２】このようにＳＯＩ基板301 を出発材料と
し、フォトダイオードの主要工程終了後にウエットエッ
チによりベースシリコン302 とシリコン酸化膜303 をリ
ムーブする製造方法は、最終的に残るｎ型基板部分（ｎ
型シリコン304 ）の厚み均一性に優れている。なお、本
実施例において、ＳＯＩ基板301 上にエピタキシャル層
305 を堆積する前に、ｎ型シリコン304 に対し高濃度に
ｎ型不純物を拡散しておけば、製造プロセスの終了後に
残るｎ型シリコン部が高濃度となり、カソード電極材料
とのオーミック性のコンタクトをとりやすくなる。

【００２３】次に、光電変換素子の製造方法の第３実施
例を、図４の（Ａ），（Ｂ）に基づいて説明する。図４
の（Ａ）において、401 は両面ミラーポリッシュされた
ＳＯＩ基板であり、ベースとなるシリコン402 上に約50
00Åのシリコン酸化膜403 を介して２μｍのｎ型シリコ
ン404 を形成して構成されている。そして、そのＳＯＩ
基板401 のベースシリコン402 をフォトリソ／エッチン
グ工程により、まずパターン化してエッチングし、続け
てシリコン酸化膜403 をエッチングする。次に図４の
（Ｂ）に示すように、ＳＯＩ基板401 上にエピタキシャ
ル層405 を堆積し、次いでｐ型層406 をイオン注入と熱
拡散により形成する。更にｐ型層406 に受光部膜407 を
シリコンの熱酸化とシリコン窒化膜のＣＶＤにより形成
し、アノード電極408 をＡl のスパッタとフォトリソ／
エッチング工程で形成する。そして、最後に基板401 の
裏面409 にカソード電極410 をＡu の蒸着により形成し
て、フォトダイオードを完成する。

【００２４】このようにＳＯＩ基板401 を最初に加工
し、最終的に残るｎ型シリコン404 の裏面を露出させて
からフォトダイオードの製造工程に入ることにより、一
連の製造プロセスの途中で、ｎ型シリコン404 に裏面側
よりイオン注入あるいは他の手段で高濃度不純物をドー
ピングできる。このようにしてドーピングした不純物
は、ｎ型シリコン404 とカソード電極材料とのオーミッ
ク性のコンタクトをとりやすくする一方、上記第３実施
例の製造方法よりもエピタキシャル層へのしみだしが少
なく、したがって、エピタキシャル層厚の制御性が向上
する。

【００２５】次に、本発明に係る光電変換素子の第２実
施例のフォトダイオードを、図５の断面図に基づいて説
明する。図５において、501 はｎ型シリコン基板で、該
ｎ型シリコン基板501 上にｎ^-型エピタキシャル層502
とｐ型層503 を形成し、所謂、pin 型フォトダイオード
構造を構成している。504 はＡl 膜からなるアノード電
極、505 はＡu 膜からなる反射膜を兼ねたカソード電
極、506 はｐ型層503 上の一部に形成された反射率が制
御された受光部膜、507 はｐ型層503 上の大部分に亘っ
て形成された高反射率の表面反射膜である。

【００２６】このように構成されたフォトダイオードに
おいては、斜めに光が照射された場合、光経路508 に示
す如く、受光部膜506 からの入射光はカソード電極505
と表面反射膜507 とで反射が繰り返されて、フォトダイ
オード外部に光が漏れることがないので、エピタキシャ
ル層502 の光吸収率が高まり、高感度になるという特徴
を有する。

【００２７】図６は、光電変換素子の第３実施例のフォ
トダイオードの断面を示す図である。図６において、60
1 はｎ型シリコン基板で、同様にその上にｎ^-型エピタ
キシャル層602 とｐ型層603 を形成し、所謂、pin 型フ
ォトダイオード構造を構成している。604 はＡl 膜から
なるアノード電極、605 はＡu 膜からなる反射膜を兼ね
たカソード電極、606 はｐ型層603 の一端部上に形成さ
れたプリズム、607 はｐ型層603 上の大部分に亘って形
成された高反射率の表面反射膜である。

【００２８】このように構成されたフォトダイオードに
おいて、垂直方向に光が照射された場合、光経路608 に
示す如く、入射光はプリズム606 により斜め光に変換さ
れ、カソード電極605 と表面反射膜607 とで反射されな
がらエピタキシャル層602 を伝わっていく。このため、
フォトダイオード外部に光が漏れることがなくなり、垂
直入射光に対しても高感度になる。

【００２９】次に、光電変換素子の第４実施例のフォト
ダイオードを図７の断面図に基づいて説明する。図７に
おいて、701 はｎ型シリコン基板で、その上にｎ^-型エ
ピタキシャル層702 とｐ型層703 を形成し、所謂、pin
型フォトダイオード構造を構成している。本実施例で
は、受光部となるエピタキシャル層702 の上端部がプリ
ズム状に加工されている点に特徴を有している。704 は
Ａl 膜からなるアノード電極、705 はＡu 膜からなる反
射膜を兼ねたカソード電極、706 は入射光波長に対し透
過率が最大になるように設計された受光部膜、707 はｐ
型層703 上の大部分に亘って形成された高反射率の表面
反射膜である。

【００３０】このように構成されたフォトダイオードに
おいて、垂直に光が照射された場合、光経路708 に示す
如く、入射光はプリズム状に加工されたエピタキシャル
層に対応する受光部において斜め光に変換されて、カソ
ード電極705 と表面反射膜707 とで反射されながらエピ
タキシャル層702 を伝わっていく。このため、フォトダ
イオード外部に光が漏れることがなくなり、垂直入射光
に対しても高感度になる。

【００３１】

【発明の効果】以上実施例に基づいて説明したように、
請求項１記載の発明によれば、近赤外光程度に長い波長
の入射光に対しても応答速度が速く高感度の高周波対応
可能な光電変換素子を実現することができる。また請求
項２〜４記載の各発明によれば、近赤外光程度に長い波
長の入射光に対しても応答速度が速く高感度の光電変換
素子を容易に製造することができる。また請求項５記載
の発明によれば、長い波長の入射光に対して応答速度が
速いと共に更に感度の高い光電変換素子を得ることがで
きる。また請求項６及び７記載の各発明によれば、素子
に対して垂直に入射する長い波長の入射光に対して、応
答速度が速いと共に更に感度の高い光電変換素子を得る
ことができる。

【図面の簡単な説明】

【図１】本発明に係る光電変換素子の第１実施例を示す
断面図である。

【図２】本発明に係る光電変換素子の製造方法の第１実
施例を説明するための製造工程を示す図である。

【図３】本発明に係る光電変換素子の製造方法の第２実
施例を説明するための製造工程を示す図である。

【図４】本発明に係る光電変換素子の製造方法の第３実
施例を説明するための製造工程を示す図である。

【図５】本発明に係る光電変換素子の第２実施例を示す
断面図である。

【図６】本発明に係る光電変換素子の第３実施例を示す
断面図である。

【図７】本発明に係る光電変換素子の第４実施例を示す
断面図である。

【図８】従来のフォトダイオードの構成例を示す断面図
である。

【符号の説明】

101,201,501,601,701,801 ｎ型シリコン基板 301,401 ＳＯＩ基板 102,202,305,405,502,602,702,802 エピタキシャル層 103,203,306,406,503,603,703,803 ｐ型層 104,205,308,408,504,604,704 アノード電極 105,207,310,410,505,605,705 カソード電極 106,204,307,407,506,706 受光部膜 507,607,707 表面反射膜 606 プリズム 804 空乏層

Claims

【特許請求の範囲】

【請求項１】一導電型の半導体基板と該半導体基板よ
り低い濃度の同一導電型のエピタキシャル層と反対導電
型の拡散層よりなるpin 型フォトダイオード構造を有す
る光電変換素子において、エピタキシャル層の厚みは印
加される逆バイアスで拡がる空乏層幅にほぼ一致するよ
うに設定すると共に、一導電型の半導体基板の厚みを、
次式〔（照射光の吸収係数の逆数）＞（半導体基板の厚
み）×２＋（エピタキシャル層の厚み）〕を満足するよ
うに設定し、且つ、一導電型の半導体基板の裏面をミラ
ー化して該ミラー化裏面に高反射率の材料からなる電極
を形成したことを特徴とする光電変換素子。
【請求項２】請求項１記載の光電変換素子の製造方法
において、両面ミラーポリッシュした一導電型の半導体
基板の主面に該半導体基板と同一導電型のエピタキシャ
ル層を堆積する工程と、該エピタキシャル層に反対導電
型の拡散層を形成する工程と、前記半導体基板の主面と
は反対側の面をエッチングする工程と、エッチングされ
た前記半導体基板に密着して高反射率の電極を形成する
工程とを、この順番に含むことを特徴とする光電変換素
子の製造方法。
【請求項３】請求項１記載の光電変換素子の製造方法
において、少なくとも主面が一導電型にドープされてい
る領域からなる両面ミラーポリッシュしたＳＯＩ基板の
該主面上に、同一導電型のエピタキシャル層を堆積する
工程と、該エピタキシャル層に反対導電型の拡散層を形
成する工程と、前記ＳＯＩ基板の主面とは反対側の面を
前記一導電型にドープされている領域が露出されるまで
エッチングする工程と、エッチングされた前記半導体基
板に密着して高反射率の電極を形成する工程とを、この
順番に含むことを特徴とする光電変換素子の製造方法。
【請求項４】請求項１記載の光電変換素子の製造方法
において、少なくとも主面が一導電型にドープされてい
る領域からなる両面ミラーポリッシュしたＳＯＩ基板の
該主面とは反対側の面を、前記一導電型にドープされて
いる領域が露出されるまでエッチングする工程と、前記
ＳＯＩ基板主面上に同一導電型のエピタキシャル層を堆
積する工程と、該エピタキシャル層に反対導電型の拡散
層を形成する工程と、前記ＳＯＩ基板の主面とは反対側
の面の露出された一導電型にドープされている領域に密
着して高反射率の電極を形成する工程とを、この順番に
含むことを特徴とする光電変換素子の製造方法。
【請求項５】受光部を除く素子表面領域に反射膜を設
けたことを特徴とする請求項１記載の光電変換素子。
【請求項６】受光部上に光を屈折させる部材を設けた
ことを特徴とする請求項１又は５記載の光電変換素子。
【請求項７】前記エピタキシャル層の受光領域に光を
屈折させる部分を一体的に形成したことを特徴とする請
求項１又は５記載の光電変換素子。