JP2005532696A - 光検出器回路 - Google Patents

Abstract

光検出器回路が、環状の領域（１８）にわたって環状の保護環（８）とオーム接触を形成する接触層（１４）を有するアバランシェ光ダイオード構造を組み込む。製造工程において、出発基板は、ｐ−シリコン・オン・インシュレータ・ウェハのハンドルウェハ、又はＳｉＯ₂絶縁層（４）を有するｐ−Ｓｉ基板のいずれかとすることができる。窓（６）が、従来のフォトリソグラフィ及びエッチングによって絶縁層（４）内に生成される。ｎ＋保護環（８）が、ドナー不純物を基板内に拡散させることによって形成され、薄いＳｉＯ₂絶縁層（２２）が、熱的に成長されるか又は蒸着され、該窓（６）内の基板の露出面を覆う。次に、Ｐ型ドーパントが、薄い酸化物層を介して埋め込まれ、基板の表面付近のドーピング・レベルを増大させる。その後、窓（２４）が、絶縁層（２２）内に作られ、次に、層（１２）が、絶縁層（２２）内の該窓（２４）によって露出された基板の領域上に選択的にエピタキシャル成長される。選択的なエピタキシャル蒸着の際に、薄い酸化層（２２）を用いることにより、シリコンの層（１２）とＳｉＯ₂の層（２２）の間の界接面の面積が減少され、よって熱膨張係数のミスマッチの有害な影響が減少し、窓の縁部におけるエピタキシャル欠陥の生成がより少なくなる。エピタキシャル層（１２）が成長された後、絶縁層（２２）の残りの部分がウェット酸化エッチングによって取り除かれ、下にある保護環（８）の環状部分（２６）が露出される。その後、ｎ＋シリコン・エピ・ポリ層（１４）がデバイスの表面上に蒸着されて保護環（８）とオーム接触を形成し、同時に、光ダイオードの上部接点を形成する。こうした製造工程は、製造の複雑さを著しく増大させるものではない。従来の製造工程と比べて付加的なマスクを必要とするが、層（１４）が保護環（８）とオーム接触状態にあるという事実は、該保護環に別個の接触を設ける必要をなくし、その結果、用いられるマスク又は工程段階の全体数は両工程においてほぼ同じになることを意味する。

Description

本発明は、光ダイオード検出器を組み込んだ光検出器回路、及び、これら回路並びにこれら回路を組み込んだアレイを製造する方法に関する。

日中でも夜間状況でも動作する半導体画像化システム又はカメラに適する光検出器回路は、長い間の切実な要求である。こうした回路は、直射日光から薄暮に近いところに至るまでの照射放射線強度で画像化できるべきである、すなわち、その照射感度は、必ずしも単一動作モードである必要はないが、８デカードにわたるか又は可能な限りこの範囲の近くにまで達することが好ましい。その照射感度の同時ダイナミックレンジ、すなわち動作モードのいずれか１つにおける照射感度は、薄暮に近いところの画像化などのいくつかの用途については、２又は３デカードの感度で十分であるが、好ましくは、少なくとも４デカード、できる限り６デカードにすべきである。

別の重要な考察は、光検出器回路が、ピクセル回路のアレイを提供するための複製に適するかどうかである。このことは、回路が物理的に小さく、集積回路として実装可能であり、かつ同様の特性を生成するのに正確に再現可能か又は調整可能かそのいずれかの特性を有することを、回路に求めることになる。演算増幅器などのディスクリート部品は、個々のピクセル回路に組み込まれるには大きすぎる。

既存技術は、これらの目的を満足に達成できない。電荷結合素子（ＣＣＤ）のアレイからなる光検出器が知られており、この検出器は、検出器信号が通常より長く組み合わされる場合には、薄暮照射レベルに対する適度な感度を与えるものであるが、ＣＣＤカメラ画像は、照射の高放射強度のもとでは曇った状態になり、飽和状態（画像コントラストの損失）になる。さらに、こうした光検出器は、同時ダイナミックレンジが不十分（２又は３デカード）であり、結果として、日光と影の両方を同時に、すなわち同じ画像フレーム内で、画像特徴を解像することができなくなる。Ｐｒｏｃ ＳＰＩＥ ｐｐ．１９‐２９、Ｖｏｌ．２１７２の「Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ ａｎｄ Ｓｏｌｉｄ Ｓｔａｔｅ Ｏｐｔｉｃａｌ Ｓｅｎｓｏｒｓ ＩＶ」において、Ｍｅｎｄｉｓ他は、１９９４年１月に、相補形金属酸化／シリコン・オン・シリコン基板（ＣＭＯＳ‐ｏｎ‐Ｓｉ）上のシリコンｐ‐ｎダイオードのアレイ形式検出器を備えたカメラを開示している。こうした検出器は、ＣＣＤと同様の性能で、特に同時ダイナミックレンジについての同様な制限をもつものであるが、それらは、同等の解像度のＣＣＤアレイに比べて電力低消費で動作させることを可能にする。

Ｐｒｏｃ Ａｄｖａｎｃｅｄ Ｆｏｃａｌ Ｐｌａｎｅ Ａｒｒａｙｓ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｃａｍｅｒａｓ １９９６の「Ｒａｎｄｏｍ Ａｄｄｒｅｓｓａｂｌｅ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｉｍａｇｅ Ｓｅｎｓｏｒｓ」において、Ｄｉｒｅｉｃｋｘ他は、ダイナミックレンジ問題に取り組んだ光ダイオード検出器を備える対数ＣＭＯＳ画像化システムを開示している。これらは、薄暮から直射日光に至る画像化を可能にする６デカードまでの極めて高度の同時ダイナミックレンジを有する。残念なことに、それらは、熱雑音と、ピクセル回路要素（ＭＯＳＦＥＴ）の不整合から生じる不要なアーチファクトという特性を有し、薄暮よりはるかに暗いところでの画像化を達成するには厳しすぎる。この種のシステムのいくつかはまた、照射レベルに依存する帯域幅を有しており、そのため、照射の低放射強度での反応が遅い原因にもなっている。

アバランシェ光ダイオード（ＡＰＤ）検出器アレイは、画像化システムにおいて用いるために、Ｂｉｂｅｒ及びＰ．Ｓｅｉｔｚによって研究され、Ｃａｌｉｆｏｒｎｉａ １９９９年、ｐｐ．４０‐４９のｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＳ＆Ｔ／ＳＰＩＥ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｅｎｓｏｒｓ、Ｃａｍｅｒａｓ ａｎｄ Ｓｙｓｔｅｍｓ ｆｏｒ Ｓｃｉｅｎｔｉｆｉｃ／Ｉｎｄｕｓｔｒｉａｌ Ａｐｐｌｉｃａｔｉｏｎｓに、報告されている。この文献には、Ｓｉ‐ＣＭＯＳ技術（注入又は拡散）を用いて生成され、かつサブガイガー・モードの動作にバイアスされたＡＰＤが開示されている。残念なことに、ＡＰＤを、許容できる解像度と画質とを提供するのに十分なほど小さくかつ均一にしたＡＰＤ検出器アレイを生成することは、困難であるということが見出された。

米国公開特許出願第２００２／００２４０５８Ａ１号には、光ダイオード検出器及び関連する読出ＣＭＯＳ回路を含む光検出器回路が開示されており、そこでは、光ダイオード検出器のアクティブ領域が少なくとも１つのエピタキシャル層によって形成され、かつ電界の均一性を高め、早すぎる絶縁破壊を阻止するために保護環を提供し、光ダイオード検出器の範囲を定める。エピタキシャル層を設けることは、低価格のＣＭＯＳ技術と相まって光ダイオード特性における多くの改善を提供する一方で、保護環が局所化された高電界範囲を減少させ、絶縁破壊特性を改善する。ＣＭＯＳ部品は、基板であり、その基板によって支持され絶縁されたＣＭＯＳ回路とすることができ、光ダイオード検出器は、電流増倍モードで動作可能となるようにし、かつ基板上にエピタキシャル層となるように蒸着された少なくとも１つの領域を含むことができる。光ダイオード検出器は、ＰＩＮ構造とするか、又は、基板に組み込まれた一方の導電型の第１領域と、エピタキシャル層によって構成される反対の導電型の第２領域とを含むアバランシェ光ダイオードとすることができる。

図１Ａは、ＣＭＯＳ工程によって製造された逆バイアスがかかったアバランシェ光ダイオードについての電流対電圧のグラフである。曲線５００は、絶縁破壊が生じる電圧Ｖ_BRで終端する鋭利な屈曲部分５０２を有する。サブガイガー・モードで作動することが必要とされるアバランシェ光ダイオードは、電流増倍を生じさせるように、Ｖ_Brより低いが、十分Ｖ_Brに近い電圧Ｖ_Opで作動し、すなわち、Ｖ_Opは、屈曲部分５０２上にあるがＶ_Brより低いものである。このことは、サブガイガー電流増倍を用いて各ピクセル回路のアレイを作ることが必要とされる場合に、構成及び製造公差内のドーピングの差に起因して、Ｖ_Brが種々のアバランシェ光ダイオードについて異なるという点で問題をもたらす。結果として、共通の逆バイアス電圧のもとで、アレイ内のアバランシェ光ダイオードは全て、それぞれのＶ_Brについて異なる電圧を有している、すなわち（Ｖ_Br−Ｖ_Op）がアレイと共に変化し、増倍がＶ_Opの近くからＶ_Brまで増加するので、光ダイオードによってもたらされる電流増倍は、アレイと共に変化する。屈曲部分５０２が鋭利であることは、必要とされる電流増倍を達成するために、Ｖ_OpをＶ_Brに非常に近くしなければならないことを意味しており、Ｖ_Brのばらつきが、アレイのピクセルにおいて一定の度合いの電流増倍を確実に達成することを非常に困難にしているので、これは問題である。

しかしながら、米国公開特許出願第２００２／００２４０５８Ａ１号に記載されたようなエピタキシャル工程によって生成されたアバランシェ・ダイオードは、こうした営利な屈曲部分を示さないことが見出された。代わりに、それらのアバランシェ・ダイオードは、図１Ａに鎖線５０４によって概略的に示されるような屈曲部分を示す傾向があり、電圧に対する電流の変化の割合ｄＩ／ｄＶは、屈曲部分５０２におけるものよりずっと段階的である。その結果、これらのアバランシェ光ダイオードを組み込んだアレイにわたる電圧差（Ｖ_Br−Ｖ_Op）のばらつきは、ＣＭＯＳ工程によって製造されたアバランシェ光ダイオードを組み込んだ上述のアレイの場合に比べて、アレイにわたる電流増倍の恒常性への影響がずっと少ない。

図１は、ＳｉＯ₂絶縁層４を支持する、わずかにドープされた（ｐ−）シリコン基板２上に製造された米国公開特許出願第２００２／００２４０５８Ａ１号に記載されたようなエピタキシャル工程によって製造されたアバランシェ光ダイオードの構造を示す。ＣＭＯＳ工程を用いて、絶縁層４の上部にシリコン読出回路（図示せず）を生成することができる。アバランシェ光ダイオードを形成するために、絶縁層４内に円形の窓６が設けられ、ドナー不純物を基板２内に拡散（又は注入及び拡散）することによって、環状のｎ＋保護環８が形成される。保護環８の形成後に第２のアモルファスＳｉＯ₂絶縁層１０が蒸着され、ＣＭＯＳ回路及び該保護環８を覆う。

第２の絶縁層１０内の第２の窓をエッチングすることによって露出された、窓６内の基板２の中央部分上に成長された、実質的に非ドープの又はわずかにドープされた（均一に又は段階的に、ｐ型又はｎ型）エピタキシャルＳｉ又はＳｉＧｅ層１２が、該窓６内に設けられる。金属接点１６が層１４の上部に設けられた状態で、多量にｎ−ドープされた（ｎ＋）エピ・ポリ層１４が、活性層１２の上部に接触層として設けられる。高電界領域（よって電流増倍）がエピタキシャル層１２内で生じる。その結果、デバイスは、ｐ−ｉ−ｎ光ダイオードの形態として働く。エピタキシャル工程は、層の厚さを正確に制御し、層の組成を変えることを可能にし、よって光ダイオードの絶縁破壊電圧を適切に調整することを可能にする。

こうしたアバランシェ光ダイオード構造を用いて遭遇する１つの問題は、活性層１２及び接触層１４のエピタキシャル成長中に、第２の窓の縁部に（すなわち、エピタキシャル層１２と接触する層１０の縁部に）、側壁の欠陥が形成される点である。これらの欠陥は、光ダイオードのＰＮ接合の欠乏領域内にあり、大きな漏れ電流がもたらされる。こうした側壁の欠陥は、ＳｉＯ₂の熱膨張係数のミスマッチに由来すると考えられる。Ｓｈｅｒｍａｎ他による「Ｅｌｉｍｉｎａｔｉｏｎ ｏｆ ｔｈｅ Ｓｉｄｅｗａｌｌ Ｄｅｆｅｃｔ ｉｎ Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ（ＳＥＧ） ｏｆ Ｓｉ ｆｏｒ ａ Ｄｉｅｌｅｃｔｒｉｃ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、第１７巻第６号、ｐ２６７−２６９（１９９６年）は、酸窒化面がＳｉにより近い熱膨張係数を有する時、酸化窓内の選択的なＳｉエピタキシ中に、窒化酸化物の表面が、側壁の欠陥の形成を最小に抑えることを示す。しかしながら、窒化段階は、高温の工程であり、これを容易に低い熱量の工程の流れに組み込むことはできない。更に別の問題は、装置の作動中、保護環８が接触層１４と同じバイアスになることを保証できないことである。保護環８が接触層１４と同じバイアス電圧で保持されることが望まれる場合、該保護環８に直接別個の接触をなすことが必要である。

こうした光検知器回路における改善を提供することが、本発明の目的である。
本発明によると、電気的に絶縁された層内に形成された窓内に光ダイオードを製造する方法が提供され、この方法は、第１の電気的絶縁層を半導体基板上に設け、第１の窓を該第１の絶縁層内に形成して該第１の窓内の基板の領域を露出させ、保護環を該第１の窓内の基板の露出された領域内に形成し、第２の電気的絶縁層を設けて該第１の窓内の基板の露出された領域を覆い、該第２の絶縁層内に第２の窓を形成して該第１の窓内の該基板の選択された領域を露出させ、該第２の窓によって露出された該基板の選択された領域上にエピタキシャル層を成長させて光ダイオードの活性領域を設ける段階を含み、該エピタキシャル層の縁部が、該第１の窓の内周から間隔を置いて配置されるようになる。

こうした方法は、一般的には約２５ｎｍのずっと薄い酸化層を用いて成長されるエピタキシャル層の範囲を定めるという点で、従来の方法を用いて遭遇する多数の問題を克服するものにより、これにより、エピタキシャル蒸着中の側壁の欠陥の生成に関与する界接面の面積が減少される。このように、熱膨張係数のミスマッチの有害な影響が減少され、窓の縁部における欠陥が減少され、よって光ダイオードの漏れ電流が少なくなる。

本発明はまた、光ダイオードを含む光検出器回路も提供し、この回路は、半導体基板と、該基板上の第１の電気的絶縁層と、該第１の電気的絶縁層内の第１の窓と、該第１の窓内にある該基板内の保護環と、該第１の電気的絶縁層上の第２の電気的絶縁層と、該第１の窓内にある該第２の電気的絶縁層内の第２の窓と、該光ダイオードの活性領域を形成する該基板上のエピタキシャル層とからなり、該エピタキシャル層が該第２の窓内に配置され、該エピタキシャル層の縁部が該第１の窓の内周から間隔を置いて配置されるようになる。
本発明をより完全に理解するようにするために、本発明の実施形態が、添付図面を参照し、例として、ここで記載される。

図２は、本発明による光検出器回路の好ましい実施形態に用いられるアバランシェ光ダイオードの構造を示し、図１に示される従来のアバランシェ光ダイオードの構造と比べた時の構造の差を示している。図２の改善された構造において、接触層１４が、環状の領域１８にわたって、環状の保護環８とオーム接触を形成ことが分かるであろう。下記の図３乃至図６に関連して与えられる改善されたアバランシェ光ダイオードの製造方法の以下の説明からより明確に理解されるように、改善された構造はまた、エピタキシャル成長工程の際に、他の方法でＰＮ接合の空乏領域内に高い漏れ電流をもたらす側壁の欠陥があまり形成されない。

従来技術のアバランシェ光ダイオード製造工程におけるように、出発基板は、ｐ‐シリコン・オン・インシュレータ・ウェハのハンドルウェハ、又はＳｉＯ₂絶縁層４を有するＳｉ基板内の電気的に隔離されたｐ型井戸のいずれかとすることができる。窓６が、従来のフォトリソグラフィ及びエッチングによって絶縁層４内に生成される。ｎ＋保護環８が、ドナー不純物を基板内に拡散させることによって形成され、その後、アモルファス付加ＳｉＯ₂絶縁層１０が、デバイスの表面上に蒸着される。図３に示されるように、さらに別の小さな窓２０が、従来のフォトリソグラフィ及びエッチングによって、絶縁層１０内に作られ、一般的には約２５ｎｍの厚さの薄いＳｉＯ₂絶縁層２２が、熱的に成長されるか又は蒸着され、該窓２０内の基板の露出面を覆う。破線７で示されるように、次に、Ｐ型ドーパント（例えば、ボロン）が、薄い酸化物層を介して任意に埋め込まれ、保護環８内付近のドーピング・レベルを増大させる。エピタキシャル層の厚さに加えて、このドーピングは、デバイスの絶縁破壊特性の調整を行う。その後、図４に示されるように、窓２４が、従来のフォトリソグラフィ及びエッチングによって絶縁層２２内に作られる。

図４に示されるように、次に、実質的に非ドープか又はわずかにドープされた（均一に又は段階的に）エピタキシャルＳｉ又はＳｉＧｅ層１２が、絶縁層２２内の窓２４によって露出された基板の領域上に、選択的にエピタキシャル成長される。選択的なエピタキシャル蒸着の際に、薄い酸化層２２を用いることにより、シリコンの層１２とＳｉＯ₂の層２２の間の界接面の面積が減少され、よって熱膨張係数のミスマッチの有害な影響が減少され、窓の縁部におけるエピタキシャル欠陥の生成がより少なくなる。

図５に示されるように、エピタキシャル層１２が成長された後、絶縁層２２の残りの部分が、ウェット酸化エッチング（例えば、ＨＦ浸漬）によって取り除かれ、下にある保護環８の環状部分２６が露出される。エピタキシャル層１２は、選択的なエピタキシャル成長及びこのエッチング段階によって、窓６（及び更に別の窓２０）の内周から間隔を置いて配置される。その後、図６に示されるように、ｎ＋シリコン・エピ・ポリ層１４がデバイスの表面上に蒸着されて保護環８とオーム接触を形成し、同時に、光ダイオードの上部接点を形成する。エピタキシャル層１２の上に横たわるエピ・ポリ層１４は、実質的にエピタキシャルであり、絶縁層１０の上に横たわる保護環８は、実質的に多結晶である。

こうした製造工程は、製造の複雑さを著しく増大させるものでない。従来の製造工程と比べると、薄い酸化層２２内の窓２４を定めるために付加的なマスクを必要とするが、層１４が保護環８とオーム接触状態にあるという事実は、もはや該保護環８に別個の接触を設ける必要がなく、その結果、用いられるマスク又は工程段階の全体数が両工程においてほぼ同じになることを意味する。

図７乃至図１０は、本発明による光検出器回路の別の実施形態に用いられるアバランシェ光ダイオードの製造の一連の段階を示しており、この製造方法は、更に別のＳｉＯ₂絶縁層１０を蒸着させ、こうした層内に窓２０を形成する段階が省略される点を除いて、実質的に、図３乃至図６に示される方法に前述されたとおりである。図３乃至図６の方法におけるように、接触層１４は、環状の領域１８にわたって、環状の保護環８とオーム接触を形成する。同様に、わずかにドープされたｐ型埋め込み７が、保護環８内に任意に設けられる。

これまでのように、出発基板は、出発基板は、ｐ‐シリコン・オン・インシュレータ・ウェハのハンドルウェハ、又はＳｉＯ₂絶縁層４を有するバルクＳｉ基板内の電気的に隔離されたｐ型井戸のいずれかとすることができ、窓６が、従来のフォトリソグラフィ及びエッチングによって絶縁層４内に生成される。図７に示されるように、ｎ＋保護環８が、ドナー不純物を基板内に拡散させることによって形成され、一般的には約２５ｎｍの厚さの薄いＳｉＯ₂絶縁層２２が熱的に成長されるか又は蒸着され、窓６内の基板の露出面を覆う。その後、図４に示されるように、窓２４が、従来のフォトリソグラフィ及びエッチングによって絶縁層２２内に作られ、次に、図８に示されるように、実質的に非ドープか又はわずかにドープされた（均一に又は段階的に）エピタキシャルＳｉ又はＳｉＧｅ層１２が、絶縁層２２内の窓２４によって露出された基板の領域上に、選択的にエピタキシャル成長される。

図９に示されるように、前述された実施形態におけるように正確に、絶縁層２２の残りの部分が、ウェット酸化エッチング（例えば、ＨＦ浸漬）によって取り除かれ、下にある保護環８の環状部分２６を露出させる。次に、図１０に示されるように、ｎ＋シリコン・エピ・ポリ層１４が、デバイスの表面上に蒸着され、保護環８とオーム接触を形成し、同時に、光ダイオードとの上部接触を形成する。こうした方法は、ＣＭＯＳ回路の一体化を必要としないシステムにおけるアバランシェ光ダイオードの製造に用いることができる。

上述の光検出回路の種々の修正が、本発明の範囲内で可能である。例えば、このことが不適切な用途に読出回路を設ける必要はない。代わりに、光ダイオードの正端子及び負端子に、直接ワイヤボンディングをなすことができる。さらに、同様の光ダイオードのアレイを各々のアレイ自体の窓内に、関連する読出回路と共に、又は該読出回路なしで設けることができる。

さらに別の図示されていない実施形態において、アバランシェ光ダイオード及び関連する読出回路が、Ｓｉウェハ上に形成され、エピタキシのための基板は、Ｓｉウェハ内のドーピング井戸であり、このドーピング井戸は、光ダイオードを読出回路から絶縁する。この場合、光ダイオードは、１つのドーピング井戸内に形成され、関連する読出回路は１つ又はそれ以上のドーピング井戸内に形成され、該光ダイオードと該読出回路との間を著しく電気的に隔離させる。この場合、図示される実施形態におけるように、読出回路は絶縁層の上部に形成されず、代わりに、別個のドーピング井戸内に形成される。

周知のアバランシェ光ダイオードの構造の説明的な断面図である。 アバランシェ光ダイオードの電流対電圧のグラフである。 本発明の好ましい実施形態に用いられるアバランシェ光ダイオードの構造の説明的な断面図である。 図２のアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 図２のアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 図２のアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 図２のアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 本発明の別の実施形態に用いられるアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 本発明の別の実施形態に用いられるアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 本発明の別の実施形態に用いられるアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。 本発明の別の実施形態に用いられるアバランシェ光ダイオードの製造における一連の段階の説明的な断面図である。

Claims (24)

1. 光ダイオードを組み込んだ光検出器回路の製造方法であって、前記方法が、第１の電気的絶縁層を半導体基板上に設け、第１の窓を前記第１の絶縁層内に形成して前記第１の窓内の前記基板の領域を露出させ、保護環を該第１の窓内の該基板の前記露出された領域内に形成し、第２の電気的絶縁層を設けて該第１の窓内の該基板の該露出された領域を覆い、第２の窓を前記第２の絶縁層内に形成して該第１の窓内の該基板の選択された領域を露出させ、前記光ダイオード検出器の活性領域を提供するエピタキシャル層を、前記第２の窓によって露出された該基板の選択された領域上に、前記エピタキシャル層の縁部が、該第１の窓の内周から間隔を置いて位置するように成長させる段階を含む、ことを特徴とする方法。
2. 前記窓の範囲は、保護環が前記エピタキシャル層の前記縁部に重なり合わせられるようなものであることを特徴とする請求項１に記載の方法。
3. 前記第２の絶縁層の一部を前記第１の窓の内周内に残すように前記第２の窓が該第２の絶縁層内に形成され、該第２の窓は、前記エピタキシャル層の成長中に、該エピタキシャル層の前記縁部が該第１の窓の内周から間隔を置いて配置されることを確実にすることを特徴とする請求項１又は請求項２に記載の方法。
4. 前記第２の絶縁層の前記残りの環状部分が、ウェット酸化エッチングによって取り除かれることを特徴とする請求項３に記載の方法。
5. 前記第１の窓を覆う更に別の電気的絶縁層が前記１の絶縁層上に設けられ、該第１の窓内の前記基板の前記露出された領域を覆う前記第２の絶縁層を形成する前に、該第１の窓内の該基板の選択された領域を露出するように、更に別の窓が前記更に別の絶縁層内に形成されることを特徴とする前記請求項のいずれか１項に記載の方法。
6. 前記第２の絶縁層が前記更に別の絶縁層より大幅に薄いことを特徴とする請求項５に記載の方法。
7. 前記第２の絶縁層が１０ｎｍから５０ｎｍまで、好ましくは約２５ｎｍの厚さを有することを特徴とする請求項５に記載の方法。
8. 最初に述べたエピタキシャル層の上部に、前記最初に述べたエピタキシャル層より高いドーピング・レベルを有する更に別のエピタキシャル層を成長させる段階を含むことを特徴とする前記請求項のいずれか１項に記載の方法。
9. 基板内の前記保護環とオーム接触状態になるように、前記更に別のエピタキシャル層が前記基板に接触することを特徴とする請求項８に記載の方法。
10. 前記光ダイオード検出器がアバランシェ光ダイオードであることを特徴とする前記請求項のいずれか１項に記載の方法。
11. 読出回路が前記第１の絶縁層上に形成されたことを特徴とする前記請求項のいずれか１項に記載の方法。
12. 光ダイオードを含む光検出器回路であって、前記回路が、半導体基板と、前記基板上の第１の電気的絶縁層と、前記第１の電気的絶縁層内の第１の窓と、前記第１の窓内にある該基板内の保護環と、前記第１の電気的絶縁層上の第２の電気的絶縁層と、該第１の窓内にある前記第２の電気的絶縁層内の第２の窓と、前記光ダイオードの活性領域を形成する該基板上のエピタキシャル層とからなり、前記エピタキシャル層が前記第２の窓内に配置され、該エピタキシャル層の縁部が、該第１の窓の内周から間隔を置いて位置するようになったことを特徴とする光検出器回路。
13. 前記光ダイオードがアバランシェ光ダイオードであることを特徴とする請求項１２に記載の光検出器回路。
14. 前記保護環が、前記エピタキシャル層の縁部に重なり合わせられたことを特徴とする請求項１２又は請求項１３に記載の光検出器回路。
15. 前記最初に述べたエピタキシャル層より高いドーピング・レベルを有する更に別のエピタキシャル層が、該最初に述べたエピタキシャル層の上部に設けられたことを特徴とする請求項１２、請求項１３、又は請求項１４に記載の光検出器回路。
16. 前記更に別のエピタキシャル層が、前記第２の絶縁層と重なり合う接触層を構成することを特徴とする請求項１５に記載の光検出器回路。
17. 前記更に別のエピタキシャル層が、前記基板内の前記保護環とオーム接触状態にあることを特徴とする請求項１５又は請求項１６に記載の光検出器回路。
18. 金属接点が、前記更に別のエピタキシャル層上に設けられたことを特徴とする請求項１５、請求項１６、又は請求項１７に記載の光検出器回路。
19. 前記絶縁層が二酸化シリコンから製造されたことを特徴とする請求項１２乃至請求項１８のいずれか１項に記載の光検出器回路。
20. 前記エピタキシャル層又は各々のエピタキシャル層がシリコンから製造されたことを特徴とする請求項１２乃至請求項１９のいずれか１項に記載の光検出器回路。
21. 読出回路が、前記第１の絶縁層上に形成されたことを特徴とする請求項１２乃至請求項２０のいずれか１項に記載の光検出器回路。
22. 請求項１２乃至請求項２１のいずれか１項に記載の光検出器回路のアレイ。
23. 添付図面を参照して実質的に上記された光検出器回路。
24. 添付図面を参照して実質的に上記された光ダイオードの製造方法。

Images