CN111276413A - 半导体结构及其制备方法及其相关检测方法 - Google Patents

半导体结构及其制备方法及其相关检测方法 Download PDF

Info

Publication number
CN111276413A
CN111276413A CN202010001913.0A CN202010001913A CN111276413A CN 111276413 A CN111276413 A CN 111276413A CN 202010001913 A CN202010001913 A CN 202010001913A CN 111276413 A CN111276413 A CN 111276413A
Authority
CN
China
Prior art keywords
thin film
film structure
punch
semiconductor
magnetic resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010001913.0A
Other languages
English (en)
Inventor
刘云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010001913.0A priority Critical patent/CN111276413A/zh
Publication of CN111276413A publication Critical patent/CN111276413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Abstract

本发明实施例提供了一种半导体结构及其制备方法及其相关检测方法,其中所述检测方法包括:在衬底上形成叠层结构;在叠层结构中形成通孔或沟槽;在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;将所述薄膜结构进行穿通处理,得到所述半导体结构;将所述半导体结构进行核磁共振成像;利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况。如此,能够对半导体结构中的薄膜结构进行穿通情况的检验,并提供可靠的检验结果。

Description

半导体结构及其制备方法及其相关检测方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体结构及其制备方法及其相关检测方法。
背景技术
在存储器的制造过程中,需要在衬底上叠层结构的通孔底部形成外延层,然后在通孔的侧壁形成薄膜结构,如ONOP薄膜结构,再将该薄膜结构的底部穿通,以使后续在薄膜结构内部形成的沟道层与外延层直接接触,从而使源极、漏极(Source-Drain)之间导通。实际应用中,一般采用干法刻蚀实现对薄膜结构底部的穿通,然而随着超深宽比(HAR,HighAspect Ratios)的增加,薄膜结构的底部穿通的难度加大即对干法刻蚀能力要求更高。当确保薄膜结构底部穿通时,才能保证导通通道的正常形成,因此,检验薄膜结构底部的穿通情况十分必要。
然而,相关技术中,在对薄膜结构的穿通情况进行检验时,存在检测结果不可靠的问题。
发明内容
为解决相关技术问题,本发明实施例提出一种半导体结构及其制备方法及其相关检测方法,该检测方法能够对半导体结构中的薄膜结构进行穿通情况的检验,并提供可靠的检验结果。
本发明实施例提供了一种半导体结构中薄膜结构穿通的检测方法,包括:
在衬底上形成叠层结构;
在叠层结构中形成通孔或沟槽;
在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;
将所述薄膜结构进行穿通处理,得到所述半导体结构;
将所述半导体结构进行核磁共振成像;
利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况。
上述方案中,所述核磁共振活性的半导体元素为29Si。
上述方案中,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
上述方案中,所述薄膜结构为ONOP薄膜结构。
上述方案中,所述利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况,包括:
利用核磁共振成像的结果中薄膜结构的一层或多层薄膜层中的29Si的灰度色差,确定所述半导体结构中薄膜结构的穿通情况。
上述方案中,所述利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况,包括:
所述利用核磁共振成像的结果,结合图像识别算法,确定所述半导体结构中薄膜结构的穿通情况。
本发明实施例还提供了一种半导体结构的制备方法,包括:
在衬底上形成叠层结构;
在所述叠层结构中形成通孔或沟槽;
在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素
对所述薄膜结构进行穿通处理,以去薄膜结构的底部部分。
上述方案中,所述核磁共振活性的半导体元素为29Si。
上述方案中,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
上述方案中,所述薄膜结构为ONOP薄膜结构。
上述方案中,所述在所述通孔或沟槽中形成薄膜结构,包括:
在所述通孔或沟槽中通过化学气相沉积(CVD,Chemical Vapor Deposition) 法或原子层沉积(ALD,Atomic Layer Deposition)法依次形成薄膜结构中的一层或多层薄膜层。
上述方案中,所述在所述通孔或沟槽中形成薄膜结构,包括:
使用含硅的气体在所述通孔或沟槽中形成薄膜结构;其中,所述含硅的气体中均含有含量高于天然丰度的29Si,以使所沉积的所述一层或多层薄膜层中每一层中29Si的含量高于天然丰度。
上述方案中,所述方法还包括:
通过核磁共振成像检测所述半导体结构中薄膜结构穿通情况的步骤。本发明实施例又提供了一种半导体结构,包括:
衬底;
形成在所述衬底上的叠层结构;
形成在所述叠层结构中的通孔或沟槽;
形成在所述通孔或沟槽中的薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;其中,所述薄膜结构的底部部分已通过穿通处理去除。
上述方案中,所述核磁共振活性的半导体元素为29Si。
上述方案中,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
上述方案中,所述薄膜结构为ONOP薄膜结构。
上述方案中,所述薄膜结构包括多层薄膜层;所述多层薄膜层中含有的核磁共振活性的半导体元素的含量相同或不同。
本发明实施例提供的半导体结构及其制备方法及其相关检测方法,在衬底上形成叠层结构;在叠层结构中形成通孔或沟槽;在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;将所述薄膜结构进行穿通处理,得到所述半导体结构;将所述半导体结构进行核磁共振成像;利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况。本发明实施例通过使用不同于天然丰度的核磁共振活性半导体元素形成半导体结构中的薄膜结构,而由于该活性半导体元素在薄膜结构的一层或多层薄膜层中的化学结构与位置不同,在进行核磁共振成像时,共振频率不同,而不同频率显示出的成像图像的灰度不同,因此,利用该活性半导体元素成像的灰度差图像可以直接地反应半导体结构中薄膜结构的穿通情况,从而能够对半导体结构中的薄膜结构进行穿通情况的检验,并提供可靠的检验结果。
附图说明
图1a至图1c为一种存储器中ONOP薄膜结构制作过程的示意图;
图2为本发明实施例提供的半导体结构中薄膜结构穿通的检测方法的实现流程示意图;
图3为本发明实施例利用核磁共振成像装置实现将半导体结构进行核磁共振成像的示意图;
图4为本发明实施例半导体结构中的多个ONOP薄膜结构所形成的灰度色差圆环图的示意图;
图5a为本发明实施例未进行穿通处理的ONOP薄膜结构与该结构利用核磁共振形成灰度色差圆环图之间的对应关系;
图5b为本发明实施例对第四薄膜层穿通处理的ONOP薄膜结构与该结构利用核磁共振形成灰度色差圆环图之间的对应关系;
图5c为本发明实施例对第三薄膜层及第四薄膜层穿通处理的ONOP薄膜结构与该结构利用核磁共振形成灰度色差圆环图之间的对应关系;
图5d为本发明实施例对第二薄膜层、第三薄膜层及第四薄膜层穿通处理的 ONOP薄膜结构与该结构利用核磁共振形成灰度色差圆环图之间的对应关系;
图5e为本发明实施例对第一薄膜层、第二薄膜层、第三薄膜层及第四薄膜层穿通处理的ONOP薄膜结构与该结构利用核磁共振形成灰度色差圆环图之间的对应关系;
图6为本发明实施例提供的半导体结构的制备方法的实现流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对发明的具体技术方案做进一步详细描述。
为了更清楚的说明本发明实施例,首先以存储器中的ONOP薄膜结构为例,介绍该ONOP薄膜结构的制作方法,以及对该ONOP薄膜结构的穿通情况进行检验的具体方式。
1a至图1c示出了一种存储器中ONOP薄膜结构制作过程的示意图,包括以下步骤:
步骤一:如图1a所示,在衬底110表面形成叠层结构120,在叠层结构120 中形成多个通孔130(图1a中仅示出一个);其中,通孔130贯穿叠层结构120 且在衬底110表面形成凹槽;在通孔底部形成外延层140;
步骤二:如图1b所示,在通孔侧壁形成ONOP薄膜结构150;
步骤三:如图1c所示,将ONOP薄膜结构150的底部穿通,以显露部分外延层140。
其中,在步骤一,可以通过CVD或ALD的方式形成叠层结构120(叠层层数与存储器的层数相关);可以通过干法刻蚀的方式形成通孔130;可以通过外延生长(SEG,SelectiveEpitaxy Growth)的方式形成外延层140。该外延层的组成材料可包括:单晶硅。
在步骤二中,可以CVD或ALD的方式在通孔侧壁形成ONOP薄膜结构 150。ONOP薄膜结构150包括四层薄膜,具体包括沿通孔径向方向依次层叠设置的第一薄膜层、第二薄膜层、第三薄膜层及第四薄膜层(如图1b所示)。其中:
所述第一薄膜层,也被称为阻挡介电层,覆盖于通孔的侧壁表面,用于降低存储单元中的电荷运动至存储单元的栅极中的几率。所述第一薄膜层的组成成分可包括:氧化物、氮氧化物、介电常数(k)大于预设阈值的电介质等,例如氧化硅。此处,预设阈值可包括:2.8、或者3.9。
所述第二薄膜层,也被称为电荷存储层,覆盖于所述第一薄膜层表面,用于捕获电荷。所述第二薄膜层的组成成分可包括:氮化物、氮氧化物、或硅等,例如氮化硅。
所述第三薄膜层,也被称为隧穿介电层,覆盖于所述第二薄膜层表面,用于在外加电压的作用下使电荷在沟道区与电荷捕获层之间发生隧穿。所述第三薄膜层的组成成分可包括:氧化物、或氮氧化物等。例如氧化硅。
所述第四薄膜层,也被称为半导体层,覆盖于所述第三薄膜层表面,用于保护第一薄膜层、第二薄膜层及第三薄膜层。所述第四薄膜层的组成成分可包括:多晶硅和非晶硅。例如多晶硅。
在步骤三中,可以通过干法刻蚀实现对ONOP薄膜结构150的底部的穿通,以使ONOP薄膜结构底部的外延层裸露出来,从而使源极、漏极之间形成导通通道。刻蚀方法具体可以是溅射刻蚀、化学刻蚀或高密度等离子体刻蚀等中的一种。
实际应用中,随着叠层结构的层数逐渐增加,通孔130的高度逐渐增大,即HAR逐渐增加,增加了将ONOP薄膜结构底部穿通的难度。
相关技术中,一般通过如下方案来检测ONOP薄膜结构底部穿通的情况:
方案一:切片+扫描电子显微镜(SEM,Scanning Electron Microscope)检测
将穿通处理后的晶圆进行切片处理,以使ONOP薄膜结构暴露出来,对暴露出来的ONOP薄膜结构利用SEM观察。实际应用中,该方案为破坏性实验,一般仅会对穿通处理后的晶圆上极少量的ONOP薄膜结构进行切片和SEM观察,得到这些暴露的ONOP薄膜结构的穿通情况,并通过这些结果推测整个穿通处理后的晶圆上所有ONOP薄膜结构的穿通情况。如此,实测的样品数少,可靠性不足,同时还存在损伤晶圆的风险。
方案二:多晶硅填充+黑盒(DVC,Dark Visible Check)检测
直接对穿通处理后的晶圆进行存储器后续的加工过程,即进行多晶硅填充,从而在穿通后的ONOP薄膜结构中形成与外延层相连的沟道层,通过验证沟道层与外延层的导通情况来反推ONOP薄膜结构的穿通情况,即当沟道层与外延层的导通正常,即反推ONOP薄膜结构的穿通情况良好。如此,在沟道区的导通不正常,由于不能直接验证穿通情况,因此难以定位出出现问题的工序,即该检测方案给其它工艺增加了不稳定因数。
可见,相关技术中上述方案一及上述方案二均是利用间接检测的方式来推定当前ONOP薄膜结构底部穿通情况,因此均存在检测结果不够直接、检测结果不可靠的问题。
基于此,在本发明实施例的各种实施例中能够实现对半导体结构中的薄膜结构底部穿通情况的直接检测,即,通过使用不同于天然丰度的核磁共振活性半导体元素形成半导体结构中的薄膜结构,而由于该活性半导体元素在薄膜结构的一层或多层薄膜层中的化学结构与位置不同,在进行核磁共振成像时,共振频率不同,而不同频率显示出的成像图像的灰度不同,因此,利用该活性半导体元素成像的灰度差图像可以直接地反应半导体结构中薄膜结构的穿通情况,从而能够对半导体结构中的薄膜结构进行穿通情况的检验,并提供可靠的检验结果。
本发明实施例提供一种半导体结构中薄膜结构穿通的检测方法,图2为本发明实施例半导体结构中薄膜结构穿通的检测方法的实现流程示意图。如图2 所示,所述方法包括以下步骤:
步骤201:在衬底上形成叠层结构;
步骤202:在叠层结构中形成通孔或沟槽;
步骤203:在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;
步骤204:将所述薄膜结构进行穿通处理,得到所述半导体结构;
步骤205:将所述半导体结构进行核磁共振成像;
步骤206:利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况。
其中,在步骤201中,所述衬底,可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)或者在本领域已知的其他半导体材料。
所述叠层结构可以包括若干交替排列的第一材料层以及第二材料层,其中:所述第一材料层可以为介质层,其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它高介电常数(高k)介质层;所述第二材料层可以为伪栅极层,例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成;在后续工序中,所述伪栅极层可以被去除,并在被去除后的位置处填充栅极金属材料,形成栅极层,所述栅极层的材料例如包括金属钨(W)。
在步骤202中:实际应用时,可以通过干法刻蚀的方式在堆叠结构中形成通孔或沟槽。
在一些实施例中,在步骤203之前,还会在所述通孔或沟槽的底部形成外延层。
在步骤203中:所述薄膜结构包括一层或多层薄膜层,如当薄膜结构为 ONOP薄膜结构时,包括四层薄膜结构。
在一些实施例中,所述薄膜结构包括三层薄膜结构,分别为阻挡介电层、电荷存储层以及隧穿介电层。
实际应用时,可以采用CVD或ALD的方式在通孔侧壁形成薄膜结构。
在一些实施例中,所述薄膜结构为ONOP薄膜结构。
在后面的步骤中,本申请仅以ONOP薄膜结构为例进行说明,但实际应用中,并不限于ONOP薄膜结构。
优选地,所述核磁共振活性的半导体元素为29Si(质量数为29的硅元素),在后面的步骤中,本申请仅以29Si为例进行说明,但实际应用中,并不限于29Si。
这里,所述天然丰度是指某元素对应的各种稳定同位素在天然界中的原子百分数。如,硅元素存在三种稳定的同位素,分别为28Si、29Si、30Si;其中,28Si 的天然丰度分别为:92.23%;29Si的天然丰度为4.67%;30Si的天然丰度为3.10%。一般在未进行特殊说明的情况下,一般含硅物体中包含的28Si、29Si、30Si的量均为各元素所对应的天然丰度。
在步骤204中,对所述薄膜结构进行穿通处理可以理解为将薄膜结构的底部部分去除,使薄膜结构的底部穿通。穿通后的薄膜结构在存储器中也被称为存储器层。
实际应用时,可以通过干法刻蚀实现对薄膜结构底部部分去除。刻蚀方法具体可以是溅射刻蚀、化学刻蚀或高密度等离子体刻蚀等中的一种。
在步骤205中,以ONOP薄膜结构为例,实际应用中,考虑到ONOP薄膜结构的各层薄膜中尽管是由不同的成分构成,但各层薄膜中均含有硅元素。硅元素的三种稳定的同位素28Si、29Si、30Si中,29Si是核磁共振活性核。也就是说,硅的三种稳定的同位素中,仅有29Si具备在核磁共振成像中被观察到。而由于本申请中的薄膜结构的一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素,因此本申请中的薄膜结构能够与其它的结构(这里其它的结构是指穿通后显露的结构以及叠层结构)在核磁共振成像中区分开。
实际应用中,为了实现有效观察(核磁共振成像图像中的灰度值能够被清晰辨认),29Si在各层薄膜中的含量还应该保持在检测限以上的一个合理范围内,即所述穿通处理后的晶圆中的ONOP薄膜结构中各层薄膜中均含有高于天然丰度的29Si。优选地,各层薄膜中含有的29Si高于天然丰度,所述29Si的天然丰度为4.67%。
需要说明的是,薄膜结构中各层薄膜中29Si的含量取值越高,核磁共振成像图像中的灰度值越能够被清晰的辨认。然而,考虑到实际应用中,29Si的含量越高,用于形成ONOP薄膜结构中各层薄膜的硅气体的成本也越高,因此,一般会根据实际情况权衡选择相应29Si的含量,使得既能实现清晰观测又不至于成本过高。
实际应用中,可以利用核磁共振成像装置实现将穿通处理后的晶圆进行核磁共振成像。具体实施时,如图3所示,所述核磁共振成像装置包括:磁铁、射频振动器、射频接收装置;其中:所述磁铁用来产生磁场,并且磁铁上备有扫描线圈,用来保证磁铁产生的磁场均匀,并能在一个较窄的范围内连续精确变化;所述射频振动器用来产生固定频率的电磁辐射波;射频接收装置用来检测共振信号;所述共振信号用于绘制成核磁共振成像图谱。
在步骤206中,以ONOP薄膜结构为例,实际应用时,ONOP薄膜结构中第一薄膜层主要包括氧化硅,且位于通孔的侧壁表面;第二薄膜层主要包括氮化硅,且位于第一薄膜层表面;第三薄膜层主要包括氧化硅,且位于第二薄膜层表面;第四薄膜层主要包括多晶硅,且位于第三薄膜层表面。也就是说,ONOP 薄膜结构中各层薄膜所处的位置不同。并且,由于各层薄膜中主要化学成分的不同,29Si核在不同层的薄膜中的密度不同、化学结构也不同,具体地:29Si 核在第四薄膜层中密度最高,其次是第二薄膜层,再是第一薄膜层和第三薄膜层。
需要说明的是,第四薄膜层中主要全部为硅,因此29Si核密度最高,且在硅中Si原子和周围四个Si以共价键结合,形成共价四面体;而第二薄膜层中主要为氮化硅即Si3N429Si核密度必然低于第四薄膜层中的29Si核密度,且在 Si3N4分子中Si原子和周围四个N以共价键结合,形成[Si-N]四面体结构单元;第一薄膜层和第三薄膜层中主要为氧化硅即SiO229Si核密度低于第二薄膜层中的29Si核密度,且在SiO2分子中Si原子和周围两个O以共价键结合,形成 [Si-O]四面体结构单元。
在进行核磁共振成像时,不同29Si核密度的共振频率不同,而不同频率显示出的成像图像的灰度值不同,同时不同的化学环境也会对成像造成一定的影响,因此,可以利用29Si成像的灰度色差图像可以直接地反应ONOP薄膜结构穿通处理后的结构,从而实现ONOP薄膜结构的穿通情况的检测。
基于此,在一些实施例中,所述利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况,包括:
利用核磁共振成像的结果中薄膜结构的一层或多层薄膜层中的29Si的灰度色差,确定所述半导体结构中薄膜结构的穿通情况。
仍以ONOP薄膜结构为例,实际应用时,半导体结构中包含多个薄膜结构,半导体结构中薄膜结构的核磁共振成像结果的示意图如图4所示,即在半导体结构形成的成像图中可以观察到多个由ONOP薄膜结构所形成的灰度色差圆环图,并且灰度色差圆环图能够在半导体结构形成的成像图中凸显出现。这里,圆环灰度色差图的放大图如图5a至5e中所示。可以通过每个灰度色差圆环图判断对应的ONOP薄膜结构底部穿通的情况。
需要说明的是,图4中仅示意一个半导体结构形成的成像图中存在多个 ONOP薄膜结构所形成的灰度色差圆环图,不代表实际的半导体结构的尺寸与实际的ONOP薄膜结构的尺寸之间的比例关系。实际应用中,实际的半导体结构的尺寸与实际的ONOP薄膜结构的尺寸之间的比例比图4中表现出的比例要大很多。
实际应用时,29Si核在薄膜中的密度及化学环境的不同,核磁共振成像形成的灰度值不同,并且随着29Si核在薄膜中的密度的升高,对应的灰度值也升高。ONOP薄膜结构中,29Si核在第四薄膜层中最高,其次是第二薄膜层,再是第一薄膜层和第三薄膜层,因此,ONOP薄膜结构中,第四薄膜层对应的灰度值最大,其次是第二薄膜层,再是第一薄膜层和第三薄膜层。
如图5a至5e示出了ONOP薄膜结构穿通情况与核磁共振成像所形成的灰度色差圆环图之间的对应关系;其中,灰度色差圆环图中每一层环可以对应一层薄膜,灰度色差圆环图的中心层可以反映穿通的情况。
图5a示出了未进行穿通处理、完整的ONOP薄膜结构,此时底部主要由第四薄膜层形成对应的核磁共振图像。灰度色差圆环图的中心层与第四薄膜层的灰度值接近。
图5b示出了进行穿通处理且仅实现对第四薄膜层穿通的ONOP薄膜结构,此时底部主要由第三薄膜层形成对应的核磁共振图像。灰度色差圆环图的中心层与第三薄膜层的灰度值接近。
图5c示出了进行穿通处理且仅实现对第三薄膜层及第四薄膜层穿通的 ONOP薄膜结构,此时底部主要由第二薄膜层形成对应的核磁共振图像。灰度色差圆环图的中心层与第二薄膜层的灰度值接近。
图5d示出了进行穿通处理且仅实现对第二薄膜层、第三薄膜层及第四薄膜层穿通的ONOP薄膜结构,此时底部主要由第一薄膜层形成对应的核磁共振图像。灰度色差圆环图的中心层与第一薄膜层的灰度值接近。
图5e示出了进行穿通处理且仅实现对第一薄膜层、第二薄膜层、第三薄膜层及第四薄膜层穿通的ONOP薄膜结构,此时底部主要由穿通后显露的结构,如外延层形成对应的核磁共振图像。灰度色差圆环图的中心层与穿通后显露的结构的灰度值接近。这里,穿通后显露的结构中29Si的含量为天然丰度,比ONOP 薄膜结构中低,可以理解为灰度值较小。
这里,图5e中示出的核磁共振图像即为ONOP薄膜结构中穿通处理完成度好的情况,即ONOP薄膜结构穿通;而图5a~5e中示出的核磁共振图像均为ONOP薄膜结构中穿通处理完成度不好的情况,即ONOP薄膜结构未穿通。
实际应用时,核磁共振成像不完全是对物质表面的成像,物质在整个空间中存在的部分均会对成像造成影响。也就是说,在图5a中底部主要由第四薄膜层形成对应的核磁共振图像,同时第四薄膜层下面覆盖的第一薄膜层、第二薄膜层、第三薄膜层、外延层甚至衬底均会对其成像结果造成一定的影响,即中心层的灰度值实际比第四层薄膜的灰度值小。但该影响较小,并且是整体存在的,所以可以忽略不计。
实际应用时,还可以将ONOP薄膜结构不同穿通情况下对应的灰度色差圆环图形成标准对照图。当获取到实际检测到的ONOP薄膜结构对应的灰度色差圆环图时,将检测图与标准对照图进行对比,并根据对比结果确定出穿通情况的结果。
基于此,在一实施例中,所述利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况,包括:
所述利用核磁共振成像的结果,结合图像识别算法,确定所述半导体结构中薄膜结构的穿通情况。
实际应用中,为了使ONOP薄膜结构不同穿通情况下对应的灰度色差圆环图更易区分,还可以使用不同29Si含量的含硅的气体生成29Si含量梯度变化的各层薄膜。
实际应用中,如果检测结果为半导体结构中薄膜结构未穿通,则可以对半导体结构进行再次穿通处理,并对再次穿通处理后的半导体结构进行核磁共振成像,并根据成像结果检验再次穿通处理后的半导体结构中薄膜结构的穿通情况。如此,重复上述步骤,直到半导体结构中薄膜结构穿通。
本发明实施例提供了一种ONOP薄膜结构穿通的检测方法,通过在衬底上形成叠层结构;在叠层结构中形成通孔或沟槽;所述基底结构至少包括衬底以及位于衬底上的叠层结构;在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;将所述薄膜结构进行穿通处理,得到所述半导体结构;将所述半导体结构进行核磁共振成像;利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况。本发明实施例在晶圆上形成 ONOP薄膜结构的过程中时,通过使用不同于天然丰度的核磁共振活性核半导体元素形成半导体结构中的薄膜结构,而由于该活性半导体元素在薄膜结构的一层或多层薄膜层中的化学结构与位置不同,在进行核磁共振成像时,共振频率不同,而不同频率显示出的成像图像的灰度不同,因此,利用该活性半导体元素成像的灰度差图像可以直接地反应半导体结构中薄膜结构穿通处理后的结构即穿通的情况,从而能够对半导体结构中的薄膜结构进行穿通情况的检验,并提供可靠的检验结果。
另一方面,由于穿通情况可以直接快速的判断出来,因此利用该判断结果能够有效的评价穿通处理的质量,从而加快穿通处理具体实施工艺的研发周期。此外,穿通情况可以直接快速的判断出来还能够有效地减少破坏性试验造成的资源浪费。
基于上述半导体结构中薄膜结构穿通的检测方法,本发明实施例还提供了一种半导体结构的制备方法,如图6所示,所述半导体结构的制备方法包括以下步骤:
步骤601:在衬底上形成叠层结构;
步骤602:在所述叠层结构中形成通孔或沟槽;
步骤603:在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素
步骤604:对所述薄膜结构进行穿通处理,以去薄膜结构的底部部分。
步骤601~步骤604的具体实现方式与步骤201~步骤204的具体实现方式相同,这里不再赘述。
优选地,所述核磁共振活性的半导体元素为29Si。
优选地,所述一层或多层薄膜层中含有的29Si高于天然丰度,所述29Si的天然丰度为4.67%。
在一些实施例中,所述薄膜结构为ONOP薄膜结构。
在一些实施例中,所述在所述通孔或沟槽中形成薄膜结构,包括:
在所述通孔或沟槽中通过CVD法或ALD法依次形成薄膜结构中的一层或多层薄膜层。
优选的,使用CVD法在衬底上通过沉积依次形成薄膜结构中的多层薄膜层。
在一些实施例中,所述在所述通孔或沟槽中形成薄膜结构,包括:
使用含硅的气体在所述通孔或沟槽中形成薄膜结构;其中,所述含硅的气体中均含有含量高于天然丰度的29Si,以使所沉积的所述一层或多层薄膜层中每一层中29Si的含量高于天然丰度。
实际应用时,当所述薄膜结构为ONOP薄膜结构,且第一薄膜层的组成成分为氧化硅,第二薄膜层的组成成分为氮化硅,第三薄膜层的组成成分为氧化硅,第四薄膜层的组成成分为多晶硅时,使用含硅的气体在衬底上通过沉积依次形成ONOP薄膜结构中的各层的方式具体可以是:向使用二氯二氢硅气体与氨气,在700℃~800℃的反应条件下,二氯二氢硅与氨气反应生成氮化硅,形成第一薄膜层。然后在450℃的反应条件下,向该反应腔室中通入硅烷和氧气,硅烷与氧气发生反应生成二氧化硅,形成第二薄膜层。再使用二氯二氢硅气体与氨气,在700℃~800℃的反应条件下,二氯二氢硅与氨气反应生成氮化硅,形成第三薄膜层。最后,在575~650℃的反应条件下,通入硅烷,硅烷分解生成硅和氢气,形成第四薄膜层。以在保护层表面形成依次叠层结构设置的第一薄膜层、第二薄膜层、第三薄膜层及第四薄膜层。
在一些实施例中,所述方法还包括:
通过核磁共振成像检测所述半导体结构中薄膜结构穿通情况的步骤。
实际应用时,通过核磁共振成像检测所述半导体结构中薄膜结构穿通情况的步骤具体参见本发明实施例提供的半导体结构中薄膜结构穿通的检测方法的具体实现过程。
实际应用中,为了使半导体结构中薄膜结构不同穿通情况下对应的灰度色差圆环图更易区分,在使用含硅的气体形成薄膜结构中的各层薄膜时,还可以使用不同29Si含量的含硅的气体生成29Si含量梯度变化的各层薄膜。即通入不同29Si含量的二氯二氢硅气体、硅烷,形成不同29Si含量的薄膜层。
基于上述半导体结构的制备方法,本发明实施例还提供了一种半导体结构,所述半导体结构包括:
衬底;
形成在所述衬底上的叠层结构;
形成在所述叠层结构中的通孔或沟槽;
形成在所述通孔或沟槽中的薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;其中,所述薄膜结构的底部部分已通过穿通处理去除。
优选地,所述核磁共振活性的半导体元素为29Si。
优选地,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
在一些实施例中,所述薄膜结构为ONOP薄膜结构。
在一些实施例中,所述薄膜结构包括多层薄膜层;所述多层薄膜层中含有的核磁共振活性的半导体元素的含量相同或不同。
需要说明的是:“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
另外,本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。

Claims (18)

1.一种半导体结构中薄膜结构穿通的检测方法,其特征在于,所述方法包括:
在衬底上形成叠层结构;
在叠层结构中形成通孔或沟槽;
在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;
将所述薄膜结构进行穿通处理,得到所述半导体结构;
将所述半导体结构进行核磁共振成像;
利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况。
2.根据权利要求2所述的方法,其特征在于,所述核磁共振活性的半导体元素为29Si。
3.根据权利要求2所述的方法,其特征在于,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
4.根据权利要求1所述的方法,其特征在于,所述薄膜结构为ONOP薄膜结构。
5.根据权利要求2所述的方法,其特征在于,所述利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况,包括:
利用核磁共振成像的结果中薄膜结构的一层或多层薄膜层中的29Si的灰度色差,确定所述半导体结构中薄膜结构的穿通情况。
6.根据权利要求1所述的方法,其特征在于,所述利用核磁共振成像的结果,确定所述半导体结构中薄膜结构的穿通情况,包括:
所述利用核磁共振成像的结果,结合图像识别算法,确定所述半导体结构中薄膜结构的穿通情况。
7.一种半导体结构的制备方法,其特征在于,所述方法包括:
在衬底上形成叠层结构;
在所述叠层结构中形成通孔或沟槽;
在所述通孔或沟槽中形成薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素
对所述薄膜结构进行穿通处理,以去薄膜结构的底部部分。
8.根据权利要求7所述的方法,其特征在于,所述核磁共振活性的半导体元素为29Si。
9.根据权利要求8所述的方法,其特征在于,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
10.根据权利要求7所述的方法,其特征在于,所述薄膜结构为ONOP薄膜结构。
11.根据权利要求7所述的方法,其特征在于,所述在所述通孔或沟槽中形成薄膜结构,包括:
在所述通孔或沟槽中通过化学气相沉积法或原子层沉积法依次形成薄膜结构中的一层或多层薄膜层。
12.根据权利要求8所述的方法,其特征在于,所述在所述通孔或沟槽中形成薄膜结构,包括:
使用含硅的气体在所述通孔或沟槽中形成薄膜结构;其中,所述含硅的气体中均含有含量高于天然丰度的29Si,以使所沉积的所述一层或多层薄膜层中每一层中29Si的含量高于天然丰度。
13.根据权利要求7所述方法,其特征在于,所述方法还包括:
通过核磁共振成像检测所述半导体结构中薄膜结构穿通情况的步骤。
14.一种半导体结构,其特征在于,所述半导体结构包括:
衬底;
形成在所述衬底上的叠层结构;
形成在所述叠层结构中的通孔或沟槽;
形成在所述通孔或沟槽中的薄膜结构;所述薄膜结构包括一层或多层薄膜层;其中,所述一层或多层薄膜层中均含有不同于天然丰度的核磁共振活性的半导体元素;其中,所述薄膜结构的底部部分已通过穿通处理去除。
15.根据权利要求14所述的半导体结构,其特征在于,所述核磁共振活性的半导体元素为29Si。
16.根据权利要求15所述的半导体结构,其特征在于,所述一层或多层薄膜层中含有的29Si的含量高于天然丰度,所述29Si的天然丰度为4.67%。
17.根据权利要求14所述的半导体结构,其特征在于,所述薄膜结构为ONOP薄膜结构。
18.根据权利要求14至17中任一项所述的半导体结构,其特征在于,所述薄膜结构包括多层薄膜层;所述多层薄膜层中含有的核磁共振活性的半导体元素的含量相同或不同。
CN202010001913.0A 2020-01-02 2020-01-02 半导体结构及其制备方法及其相关检测方法 Pending CN111276413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010001913.0A CN111276413A (zh) 2020-01-02 2020-01-02 半导体结构及其制备方法及其相关检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010001913.0A CN111276413A (zh) 2020-01-02 2020-01-02 半导体结构及其制备方法及其相关检测方法

Publications (1)

Publication Number Publication Date
CN111276413A true CN111276413A (zh) 2020-06-12

Family

ID=70998786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010001913.0A Pending CN111276413A (zh) 2020-01-02 2020-01-02 半导体结构及其制备方法及其相关检测方法

Country Status (1)

Country Link
CN (1) CN111276413A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093116A1 (en) * 2008-10-14 2010-04-15 General Electric Company Dimension profiling of sic devices
CN105140315A (zh) * 2009-02-24 2015-12-09 浜松光子学株式会社 半导体光检测元件
CN107464817A (zh) * 2017-08-23 2017-12-12 长江存储科技有限责任公司 一种3d nand闪存的制作方法
CN107658222A (zh) * 2017-08-23 2018-02-02 长江存储科技有限责任公司 一种3d nand闪存沟道孔的平坦化工艺
CN107731839A (zh) * 2017-08-23 2018-02-23 长江存储科技有限责任公司 一种3d nand闪存结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093116A1 (en) * 2008-10-14 2010-04-15 General Electric Company Dimension profiling of sic devices
CN105140315A (zh) * 2009-02-24 2015-12-09 浜松光子学株式会社 半导体光检测元件
CN107464817A (zh) * 2017-08-23 2017-12-12 长江存储科技有限责任公司 一种3d nand闪存的制作方法
CN107658222A (zh) * 2017-08-23 2018-02-02 长江存储科技有限责任公司 一种3d nand闪存沟道孔的平坦化工艺
CN107731839A (zh) * 2017-08-23 2018-02-23 长江存储科技有限责任公司 一种3d nand闪存结构及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈照峰主编: "《无损检测》", 31 August 2015 *

Similar Documents

Publication Publication Date Title
Arehart et al. Electrical characterization of n-type Al0. 30Ga0. 70N Schottky diodes
US20150014752A1 (en) Thin body fet nanopore sensor for sensing and screening biomolecules
US9625409B1 (en) Ultra-sensitive biosensor based on lateral bipolar junction transistor having self-aligned epitaxially grown base
CN110596157A (zh) 半导体结构中氮含量的测量方法及装置
Brillson An essential guide to electronic material surfaces and interfaces
CN113097090B (zh) 一种三维存储器沟道孔薄膜厚度的测量方法
CN111276413A (zh) 半导体结构及其制备方法及其相关检测方法
CN111896291B (zh) 一种样品制备方法及装置
US10900952B2 (en) Dual surface charge sensing biosensor
JP5004072B2 (ja) イオン照射効果評価方法、プロセスシミュレータ及びデバイスシミュレータ
Gatel et al. Extended charge layers in metal-oxide-semiconductor nanocapacitors revealed by Operando electron holography
Dai et al. Development of a rapid and automated TEM sample preparation method in semiconductor failure analysis and the study of the relevant TEM artifact
CN114822676A (zh) 测量装置的校准方法、用于校准的标准样品及其制备方法
KR100712721B1 (ko) 반도체 에피층의 인-시츄 결함 평가 방법
CN105448660B (zh) 检测样品的制备方法及检测样品
Roth et al. Electronic properties and dopant pairing behavior of manganese in boron-doped silicon
Gribelyuk et al. Sample preparation by focused ion beam without argon ion milling for quantitative electron holography of pn junctions
Fedorenko Ion-beam-induced defects in CMOS technology: methods of study
JP7043899B2 (ja) 半導体ウェーハのゲッタリング能力評価方法
Umeda et al. Measurement of process-induced defects in Si sub-micron devices by combination of EDMR and TEM
Park et al. Roles of residual stress in dynamic refresh failure of a buried-recessed-channel-array transistor (B-CAT) in DRAM
Levin et al. Structure, chemistry, and electrical performance of silicon oxide-nitride-oxide stacks on silicon
CN112146953B (zh) 测试样品及其制备方法
US7709836B2 (en) Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge
König et al. Origin and Quantitative Description of the NESSIAS Effect at Si Nanostructures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612

RJ01 Rejection of invention patent application after publication