CN105448660B - 检测样品的制备方法及检测样品 - Google Patents

检测样品的制备方法及检测样品 Download PDF

Info

Publication number
CN105448660B
CN105448660B CN201410522596.1A CN201410522596A CN105448660B CN 105448660 B CN105448660 B CN 105448660B CN 201410522596 A CN201410522596 A CN 201410522596A CN 105448660 B CN105448660 B CN 105448660B
Authority
CN
China
Prior art keywords
layer
bulge
marker
semiconductor substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410522596.1A
Other languages
English (en)
Other versions
CN105448660A (zh
Inventor
周飞
张帅
居建华
孙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410522596.1A priority Critical patent/CN105448660B/zh
Publication of CN105448660A publication Critical patent/CN105448660A/zh
Application granted granted Critical
Publication of CN105448660B publication Critical patent/CN105448660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Abstract

一种检测样品的制备方法及检测样品,其中,检测样品的制备方法,包括:提供半导体衬底,所述半导体衬底具有至少两个分立的凸起结构;在所述相邻的凸起结构之间的半导体衬底上形成绝缘层,所述绝缘层低于所述凸起结构,所述凸起结构高于所述绝缘层的部分为鳍部;对所述半导体衬底、所述鳍部和所述绝缘层进行离子注入;去除所述绝缘层;在所述半导体衬底、凸起结构的顶部和侧壁形成指示层;在所述指示层上形成填充层,所述填充层的高度大于或等于所述凸起结构顶部的指示层的高度,所述填充层的顶部平整。采用本发明的方法可以将鳍式场效应晶体管中不平整的凸起结构应用于二次离子质谱的检测。

Description

检测样品的制备方法及检测样品
技术领域
本发明涉及半导体领域,尤其涉及检测样品的制备方法及检测样品。
背景技术
二次离子质谱(SIMS,Secondary Ion Mass Spectroscopy)检测法具有非常高的检测灵敏度。其检测原理如下:用一次离子束轰击检测样品表面,将检测样品表面的原子溅射出来成为带电的离子,然后用磁分析器或四极滤质器所组成的质谱仪分析离子的荷/质比,便可获得检测样品表面的微量元素的各种信息。通过上述原理可知,二次离子质谱检测法还可以检测该样品表面以下沿深度方向的各层的微量元素的各种信息。
在半导体领域中,二次离子质谱检测法被广泛的应用于获得平面晶体管中沿深度方向的微量元素的各种信息。例如,可以获得平面晶体管中LDD离子注入成份及对应各成份的浓度分布等信息,可以获得沟道截止离子注入(Channel Stop Implant)成份及对应各成份浓度分布等信息,可以获得阈值电压离子注入(Vt Implant)成份及对应各成份浓度分布等信息,还可以获得阱区离子注入成份及各成份浓度分布等信息。
然而,现有技术中,二次离子质谱检测法只能应用于平面晶体管中沿深度方向的微量元素的检测,并不能应用于鳍式场效应晶体管中沿深度方向的微量元素的检测。
发明内容
本发明解决的问题是:现有技术中,二次离子质谱检测法只能应用于平面晶体管中沿深度方向的微量元素的检测,并不能应用于鳍式场效应晶体管中沿深度方向的微量元素的检测。
为解决上述问题,本发明提供一种检测样品的制备方法,包括:
提供半导体衬底,所述半导体衬底具有至少两个分立的凸起结构;
在所述相邻的凸起结构之间的半导体衬底上形成绝缘层,所述绝缘层低于所述凸起结构,所述凸起结构高于所述绝缘层的部分为鳍部;
对所述半导体衬底、所述鳍部和所述绝缘层进行离子注入;
去除所述绝缘层;
在所述半导体衬底、凸起结构顶部和凸起结构侧壁形成指示层;
在所述指示层上形成填充层,所述填充层的高度大于或等于所述凸起结构顶部的指示层的高度,所述填充层的顶部平整。
可选的,所述指示层的材料为氧化硅或氮化硅。
可选的,所述指示层的厚度为大于等于10埃且小于等于40埃。
可选的,所述指示层的形成方法为原子层沉积或快速氧化法。
可选的,所述填充层的材料为非晶硅、多晶硅或氧化硅。
可选的,所述离子注入包括LDD离子注入、Halo离子注入、沟道截止离子注入、阈值电压离子注入或阱区离子注入中的至少一种。
可选的,所述离子注入之前,还包括下列步骤:在所述半导体衬底、所述鳍部和所述绝缘层上形成保护层。
可选的,所述保护层为氧化硅层。
本发明还提供一种检测样品,包括:具有凸起结构的半导体衬底;在所述凸起结构内的离子注入层;
还包括:
位于所述半导体衬底、所述凸起结构顶部和凸起结构侧壁的指示层;
位于所述指示层上的填充层,所述填充层的高度大于等于所述凸起结构顶部的指示层的高度,所述填充层的顶部平整。
可选的,所述指示层的材料为氧化硅或氮化硅。
可选的,所述指示层的厚度为大于等于10埃且小于等于40埃。
可选的,所述填充层的材料为非晶硅、多晶硅或氧化硅。
可选的,所述离子注入层包括LDD离子注入层、Halo离子注入层、沟道截止离子注入层、阈值电压离子注入层或阱区离子注入层中的至少一种。
与现有技术相比,本发明的技术方案具有以下优点:
理想状态下,各离子注入区中离子成份及各成份浓度分布等信息也只限于检测和分析凸起结构内注入离子的成份及各成份浓度分布等信息。但是,实际工艺操作中,对鳍部进行离子注入形成各离子注入区的同时,也会对绝缘层进行相同的离子注入。而且,由于鳍式场效应晶体管的尺寸太小,无法只将凸起结构单独进行切割以制备检测样品。因此,需要在检测之前去除绝缘层。如果不去除绝缘层,检测和分析各注入区中离子成份及各成份浓度分布等信息时,也会将绝缘层中的注入离子的信息检测和分析进去,从而使得检测结果不准。去除绝缘层后,在所述半导体衬底、凸起结构侧壁和凸起结构顶部形成指示层,指示层可以对凸起结构的顶面及凸起结构顶面以下沿深度方向的各层信息进行跟踪显示,从而可以确定凸起结构的各层信息情况。填充层的形成可以使后续形成的检测样品的顶面平整,从而可以将鳍式场效应晶体管中不平整的凸起结构应用于二次离子质谱的检测。
附图说明
图1是本发明具体实施例中的具有鳍部和绝缘层的半导体衬底的立体结构示意图;
图2是图1沿AA方向的剖面结构示意图;
图3至图7是本发明制备检测样品实施例中的继图2步骤后的各步骤的剖面结构示意图。
具体实施方式
经发现和分析,现有技术中,二次离子质谱检测法只能应用于平面晶体管中沿深度方向的微量元素的检测,并不能应用于鳍式场效应晶体管中沿深度方向的微量元素的检测的原因如下:
检测样品的待检测表面必须为平整表面。才能应用二次离子质谱检测法进行检测。但是,对于鳍式场效应晶体管来说,鳍式场效应晶体管中的各鳍部都为凸起结构,不是平整表面。因此,位于各鳍部的LDD离子注入区、沟道截止离子注入区、阈值电压离子注入区、阱区是无法通过二次离子质谱检测法进行检测。
为了能够采用二次离子质谱检测法检测鳍式场效应晶体管中沿深度方向的微量元素的各种相关信息,本发明提供了一种检测样品的制备方法和一种检测样品。其中,采用本发明的检测样品的制备方法,制备出的检测样品可以应用于二次离子质谱检测法对鳍式场效应晶体管的检测。
为使本发明能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
实施例一
本实施例为检测样品的制备方法,具体如下:
结合参考图1和图2,提供半导体衬底20,所述半导体衬底20具有至少两个分立的凸起结构201。具体形成方法如下:
本实施例中,半导体衬底20是硅衬底。其他实施例中,半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或金刚石衬底,或本领域技术人员公知的其他半导体材料衬底。
在半导体衬底20上形成图形化的掩膜层(图未示),所述图形化的掩膜层的材料为氮化硅。所述图形化的掩膜层定义出待形成的凸起结构的位置。以所述图形化的掩膜层为掩膜刻蚀半导体衬底20,形成至少两个分立的凸起结构201。
继续结合参考图1和图2,形成凸起结构201后,在半导体衬底20和掩膜层上形成绝缘材料层。本实施例中,绝缘材料层为氧化硅层,形成绝缘材料层的方法为沉积。接着,采用化学机械研磨的方法将高于图形化的掩膜层的绝缘材料层去除,使剩余的绝缘材料层与图形化的掩膜层相平。之后去除图形化的掩膜层。
去除图形化的掩膜层后,去除两个相邻凸起结构201之间的部分厚度的绝缘材料层,所述去除方法为回刻或湿法腐蚀。在相邻的凸起结构201之间剩余的绝缘材料层为绝缘层202。各绝缘层202都低于凸起结构201且高度相等。
此时,凸起结构201高于绝缘层202的部分为鳍部203。
接着,参考图3,在半导体衬底20、绝缘层202、鳍部203上形成保护层21。
本实施例中,保护层21的作用为:后续对鳍部进行各种离子注入的过程中,一方面保护层可以减小离子注入过程对鳍部203表面的损伤。例如,保护层21可以减小离子注入过程对鳍部203内部晶格的破坏程度。另一方面,如果在鳍部203的表面没有保护层21的阻挡,离子被注入至鳍部晶界处的几率增加,相对于其他注入离子,注入至晶界处的离子的深度会非常大。这样,后续在各鳍部内形成相同的离子注入区的深度不均一。
保护层21的材料为氧化硅。保护层的厚度为大于等于10埃且小于等于30埃。形成保护层21的方法为原子层沉积或快速氧化。因为,只有原子层沉积法或快速氧化法才能够形成如此薄的保护层。其中,快速氧化法的温度为700~1000℃。
形成保护层21的过程中会消耗鳍部203边缘的硅。保护层21的厚度如果太厚,会在保护层21内形成各离子注入区。保护层21的厚度如果太薄,在后续的离子注入过程中,起不到上述保护和上述阻挡的作用。
接着,参考图4,对所述半导体衬底20、所述鳍部203和所述绝缘层202进行离子注入。
本实施例中,离子注入包括LDD离子注入、Halo离子注入、沟道截止离子注入、阈值电压离子注入或阱区离子注入中的至少一种。所述离子注入的注入方向与半导体衬底20略有角度。具体注入过程为本领域技术人员熟知技术,在此不再赘述。
需要说明的是,理想状态下,各种离子注入区只需要形成在鳍部203上,注入至鳍部203的注入离子会扩散至绝缘层202以下的凸起结构201处。但是,实际工艺操作中,鳍式场效应晶体管的体积实在太小,无法单独对鳍部203进行离子注入,因此,形成各种离子注入区的同时,也会对绝缘层202进行相同的离子注入。
接着,参考图5,所述离子注入后,去除绝缘层202。
本实施例中,之所以去除绝缘层202,原因如下:
理想状态下,各离子注入区中离子成份及各成份浓度分布等信息也只限于检测和分析凸起结构201内注入离子的成份及各成份浓度分布等情况。但是,实际工艺操作中,对鳍部203进行离子注入形成各离子注入区的同时,也会对绝缘层202进行相同的离子注入。而且,鳍式场效应晶体管的尺寸太小,无法只将凸起结构单独进行切割以制备检测样品。
因此,如果不去除绝缘层202,检测和分析各注入区中离子成份及各成份浓度分布等信息时,也会将绝缘层202中的注入离子的信息检测和分析进去。也就是说,如果不去除绝缘层202,凸起结构中沿深度方向的微量元素的检测结果会混入对绝缘层中沿深度方向各层的微量元素的检测信息,从而使得检测结果不准。
去除绝缘层202的方法为采用氢氟酸(HF)溶液清洗或采用硅钴镍(SiCoNi)清洗工艺。本实施例优选硅钴镍清洗工艺将绝缘层202去除。
硅钴镍清洗工艺对凸起结构的损伤小,这样去除绝缘层202后,凸起结构的表面比较平坦。
另外,实际工艺操作中,采用氢氟酸去除绝缘层的过程是在酸槽中进行的,与上个步骤中进行离子注入的真空反应腔室距离较远。与采用氢氟酸的去除方法不同,硅钴镍清洗工艺去除绝缘层的方法也是在真空反应腔室中进行的,与上个离子注入的真空反应腔室距离很近,两个步骤甚至还可以为同一个真空反应腔室中进行。因此,本实施例中,由离子注入工艺的真空反应腔室转移至去除绝缘层202的真空反应腔室的时间很短,甚至可以为零。从而可以减小晶圆的氧化程度,还可以节省工艺时间。
需要说明的是,去除绝缘层202的过程中,会将保护层21也顺带去除。此时,半导体衬底只剩下凸起结构201。
需要继续说明的是,在形成凸起结构201之后,不进行绝缘层202的形成,而直接对凸起结构进行离子注入的原因如下:本实施例中的离子注入的注入方向与半导体衬底20略有角度。如果不在离子注入过程之前形成绝缘层202,低于绝缘层202的凸起结构201的侧壁也会被注入,以这样的注入方式形成的注入层并不符合后续形成的鳍式场效应晶体管的要求。也就是说,绝缘层202对低于绝缘层202的凸起结构201的侧壁具有阻挡和保护作用。
去除绝缘层202后,参考图6,在半导体衬底20和凸起结构201上形成指示层22。
SIMS检测法应用于平面晶体管中沿深度方向的微量元素的检测时,不需要有指示层。但是应用于鳍式场效应晶体管的检测时,指示层22是必须的,原因如下:
平面晶体管的衬底表面平整。平面晶体管中的各离子注入层是直接对衬底进行离子注入而形成的。待检测离子注入层是从衬底表面及沿深度方向的各层都会分布。而平面晶体管的检测样品的获取方法为:直接在衬底上截取,截取的样品表面也为平整结构。因此,采用SIMS检测法不需要有指示层就可以直接对平面晶体管的检测样品的表面及以下沿深度方向的各层进行检测。
理想状态下,各离子注入区中离子成份及各成份浓度分布等情况也只限于检测和分析凸起结构201内注入离子的成份及各成份浓度分布等情况。但是鳍式场效应晶体管的尺寸太小,无法只将凸起结构进行切割以制备检测样品。
因此,需要在半导体衬底、凸起结构201顶部和凸起结构侧壁形成指示层22。指示层22的作用为:对凸起结构201的顶层及凸起结构顶层以下沿深度方向的各层信息的跟踪显示,从而可以确定凸起结构的各层信息情况,具有指示剂的作用。例如,可以在检测结果中判断从哪一个时间点开始检测凸起结构的顶层信息,从哪一个时间结束检测凸起结构的底层检测信息。对凸起结构顶层至底层中的各层进行检测的过程中,指示层的浓度分布会比较多。不对凸起结构进行检测时,指示层的浓度分布会非常少,甚至没有。
本实施例中,指示层22的材料为氧化硅或氮化硅。之所以选用氧化硅或氮化硅材料作为指示层22的材料,是因为上述材料为半导体领域常用材料。用它们作为指示层,非常方便和简单。指示层22的厚度为大于等于10埃且小于等于40埃。形成指示层22的方法为原子层沉积。当指示层22的材料为氧化硅时,形成指示层22的方法还可以为快速氧化。因为只有原子层沉积法或快速氧化法才能够形成如此薄的指示层。其中,快速氧化法的温度为700~1000℃。
指示层22的厚度如果太厚,一方面会使相邻凸起结构201之间的距离变小,相邻凸起结构201间是一个深宽比非常大的沟槽,后续在各凸起结构201之间形成填充层的过程中,容易在填充层的内部形成空隙。另一方面,二次离子质谱检测法的灵敏度非常高,指示层22如果太厚,指示剂浓度会很高,会使二次离子质谱仪出现溢值现象,从而无法显示检测结果。指示层22的厚度如果太薄,无法跟踪凸起结构的顶层至底层的情况,从而无法很好的实现指示作用。
形成指示层22后,参考图7,在指示层22上形成填充材料层。本实施例中,填充材料层为非晶硅(amorphous silicon)。
之所以形成填充材料层,是为后续形成的填充层做准备,从而使后续形成的检测样品的顶面平整,可以将鳍式场效应晶体管中不平整的凸起结构应用于二次离子质谱的检测。
之所以采用非晶硅为填充材料层,原因如下:
各凸起结构201之间的距离即使很小,采用非晶硅进行填充时,也不会在各凸起结构201之间产生空隙。因此,非晶硅的填充性能非常好。另外,采用非晶硅进行填充时,不会消耗凸起结构201边缘的硅材质,因此,不会改变凸起结构201的尺寸,进而不会改变后续形成的鳍部的尺寸,从而不会对后续形成的鳍式场效应晶体管的性能造成影响。再者,采用非晶硅进行填充的过程中,反应温度较低,可以节省工艺成本,而且,低温并不会对凸起结构内的各离子注入层的扩散造成不良影响。最后,采用非晶硅填充形成的填充层的线边缘粗糙度(Line edge roughness,LER)较小,也就是说,形成的填充层的侧壁光滑,从而不会对凸起结构201表面造成损伤,进而不会对后续形成的鳍部造成损伤。
其他实施例中,填充材料层也可以为多晶硅层。但是填充多晶硅时,在各凸起结构之间容易产生空隙。
其他实施例中,填充层材料层也可以为氧化层。如果采用高密度等离子体(HighDensity Plasma,HDP)化学气相沉积或者是高纵深比填沟工艺(High Aspect RatioProcess,HARP)形成填充材料层,则在各凸起结构之间容易产生空隙。如果采用流动化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)形成填充材料层,虽然在各凸起结构之间不容易产生空隙,但是,采用流动化学气相沉积形成填充材料层的过程中对凸起结构边缘的硅材质消耗较严重,会改变凸起结构的尺寸,进而会改变后续形成的鳍部的尺寸。
当然,其他实施例中,填充材料层也可以为本领域技术人员熟知的其他填充材料。
形成填充材料层后,填充材料层的顶部并不平整。为了能够实现二次离子质谱仪对鳍式场效应晶体管中的凸起结构中的各离子注入层情况的检测,需要将填充材料层的表面平整化。实现平整化的方法为化学机械研磨。
采用化学机械研磨的方法去除高于凸起结构顶部指示层上的部分高度的填充材料层,使得填充材料层的顶面平整,这样就形成了填充层23。
本实施例中,填充层23高于凸起结构顶部的指示层22。填充层23顶面与指示层22顶面的距离差值小于等于1500埃。这样,填充层既可以保护指示层22在上述化学机械研磨的过程中不受损伤,又可以节省工艺成本。其他实施例中,填充层也可以与凸起结构顶部的指示层相平。
形成填充层23后,检测鳍式场效应晶体管中沿深度方向的微量元素的检测样品就形成了,该样品的顶面平整,可以应用二次离子质谱法进行检测。
实施例二
参考图7,本实施例提供了一种检测样品,包括:具有凸起结构201的半导体衬底20;在所述凸起结构201内的离子注入层(图未示);
本实施例中的检测样品还包括:
位于所述半导体衬底20和所述凸起结构201上的指示层22;
位于所述指示层22上的填充层23,所述填充层23的高度大于或等于所述凸起结构顶部的指示层22的高度,所述填充层23的顶部平整。
其中,所述指示层的材料为氧化硅或氮化硅。
其中,所述指示层的厚度为大于等于10埃且小于等于40埃。
其中,所述填充层的材料为非晶硅、多晶硅或氧化硅。
其中,所述离子注入包括LDD离子注入、Halo离子注入、沟道截止离子注入、阈值电压离子注入或阱区离子注入中的至少一种。
具体请参考上一个实施例。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种检测样品的制备方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底具有至少两个分立的凸起结构;
在相邻的所述凸起结构之间的半导体衬底上形成绝缘层,所述绝缘层低于所述凸起结构,所述凸起结构高于所述绝缘层的部分为鳍部;
对所述半导体衬底、所述鳍部和所述绝缘层进行离子注入;
去除所述绝缘层;
在所述半导体衬底、凸起结构顶部和凸起结构侧壁形成指示层,所述指示层适于对所述凸起结构的顶层及所述凸起结构顶层以下沿深度方向的各层信息跟踪;
在所述指示层上形成填充层,所述填充层的高度大于或等于所述凸起结构顶部的指示层的高度,所述填充层的顶部平整。
2.如权利要求1所述的制备方法,其特征在于,所述指示层的材料为氧化硅或氮化硅。
3.如权利要求2所述的制备方法,其特征在于,所述指示层的厚度为大于等于10埃且小于等于40埃。
4.如权利要求3所述的制备方法,其特征在于,所述指示层的形成方法为原子层沉积或快速氧化法。
5.如权利要求1所述的制备方法,其特征在于,所述填充层的材料为非晶硅、多晶硅或氧化硅。
6.如权利要求1所述的制备方法,其特征在于,所述离子注入包括LDD离子注入、Halo离子注入、沟道截止离子注入、阈值电压离子注入或阱区离子注入中的至少一种。
7.如权利要求1所述的制备方法,其特征在于,所述离子注入之前,还包括下列步骤:在所述半导体衬底、所述鳍部和所述绝缘层上形成保护层。
8.如权利要求7所述的制备方法,其特征在于,所述保护层为氧化硅层。
CN201410522596.1A 2014-09-30 2014-09-30 检测样品的制备方法及检测样品 Active CN105448660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410522596.1A CN105448660B (zh) 2014-09-30 2014-09-30 检测样品的制备方法及检测样品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410522596.1A CN105448660B (zh) 2014-09-30 2014-09-30 检测样品的制备方法及检测样品

Publications (2)

Publication Number Publication Date
CN105448660A CN105448660A (zh) 2016-03-30
CN105448660B true CN105448660B (zh) 2018-06-29

Family

ID=55558731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410522596.1A Active CN105448660B (zh) 2014-09-30 2014-09-30 检测样品的制备方法及检测样品

Country Status (1)

Country Link
CN (1) CN105448660B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183073A (zh) * 2016-12-08 2018-06-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113984870B (zh) * 2021-12-24 2022-03-22 北京凯世通半导体有限公司 一种通过sims对超低温离子注入设备监测的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855011A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
US8298925B2 (en) * 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855011A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法

Also Published As

Publication number Publication date
CN105448660A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
Eriguchi Modeling of defect generation during plasma etching and its impact on electronic device performance—plasma-induced damage
US10658197B2 (en) Method for producing low-permittivity spacers
CN105448703B (zh) 一种刻蚀方法
CN105448660B (zh) 检测样品的制备方法及检测样品
CN104835774A (zh) 一种半导体器件的制备方法
US20200006529A1 (en) Method for manufacturing isolation structure for ldmos
CN110911476A (zh) 一种埋入式栅极结构及其制造方法
CN103021867A (zh) 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法
CN103367262B (zh) 闪存存储单元的形成方法
CN104599961A (zh) 一种降低氮氧化硅薄膜表面电荷的方法
US9536746B2 (en) Recess and epitaxial layer to improve transistor performance
US8877600B2 (en) Method for manufacturing a hybrid SOI/bulk semiconductor wafer
US10446408B2 (en) Process for etching a SiN-based layer
CN105529263B (zh) Ldmos晶体管的形成方法及ldmos晶体管
CN102956535A (zh) 半导体器件及其制造方法
CN102064111A (zh) 一种利用等离子体释放费米能级钉扎的方法
US9530685B2 (en) Isolation trench through backside of substrate
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
US8173516B2 (en) Method of forming shallow trench isolation structure
CN105655253B (zh) 半导体结构及其形成方法
CN102194684B (zh) 栅极介质层制造方法
CN106206411A (zh) 一种半导体器件及其制作方法和电子装置
Zhu et al. Process optimization of a deep trench isolation structure for high voltage SOI devices
US9607878B2 (en) Shallow trench isolation and formation thereof
US9177798B1 (en) Method for yield improvement of TMBS devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant