CN104599961A - 一种降低氮氧化硅薄膜表面电荷的方法 - Google Patents

一种降低氮氧化硅薄膜表面电荷的方法 Download PDF

Info

Publication number
CN104599961A
CN104599961A CN201310534368.1A CN201310534368A CN104599961A CN 104599961 A CN104599961 A CN 104599961A CN 201310534368 A CN201310534368 A CN 201310534368A CN 104599961 A CN104599961 A CN 104599961A
Authority
CN
China
Prior art keywords
silicon oxynitride
silicon
gas
oxynitride film
per minute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310534368.1A
Other languages
English (en)
Other versions
CN104599961B (zh
Inventor
成鑫华
孙勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310534368.1A priority Critical patent/CN104599961B/zh
Publication of CN104599961A publication Critical patent/CN104599961A/zh
Application granted granted Critical
Publication of CN104599961B publication Critical patent/CN104599961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种降低氮氧化硅表面电荷的方法,主要包含步骤如下:步骤1,在做好前程结构的硅基体表面采用等离子化学气相沉积法生长氮氧化硅薄膜;步骤2,在氮氧化硅薄膜的表面,在特定的工艺环境下,运用笑气的等离子工艺处理,以降低氮氧化硅薄膜的表面电荷;步骤3,抽腔体到本底真空,传出硅片。本发明利用笑气,在等离子氛围中,对氮氧化硅薄膜表面进行处理,降低了氮氧化硅薄膜表面的表面电荷,从而有效规避氮氧化硅薄膜作为金属前介质刻蚀阻挡层所存在的等离子损伤的问题。

Description

一种降低氮氧化硅薄膜表面电荷的方法
技术领域
本发明涉及半导体集成电路制造工艺,尤其涉及一种降低氮氧化硅薄膜表面电荷的方法。
背景技术
在大规模集成电路制造中,含硅的介质薄膜材料一直是半导体集成电路中不可或缺的部分,氮氧化硅薄膜的介电常数介于二氧化硅和氮化硅之间,且可以根据要求调节工艺参数,从而达到调节介电常数的目的。其使用的范围主要集中在四个地方:由于其对钠、钾离子扩散有很好的抑制作用,而被应用于钝化层,起到保护器件性能的作用;通过调节控制氮氧化硅薄膜中元素的比例,可以调节控制该膜层的折射率和消光系数,以用作poly(多晶硅),STI(浅沟槽隔离)或金属刻蚀时的防反射层(ARC);良好的电荷储存能力,缺陷密度小,被用作非易失性内存的储存材质;由于其和二氧化硅之间良好的刻蚀选择比,通常被用作二氧化硅的刻蚀阻挡层(etch stop layer),通常是被用作金属前介质层(pre metal dielectric layer)的刻蚀阻挡层。
氮氧化硅的制作工艺通常是采用等离子化学气相沉积法,这对于其作为钝化层和防反射层的应用来讲,是没有问题的;但是,当其作为非易失性内存的储存材质或刻蚀阻挡层,尤其是作为金属前介质的刻蚀阻挡层时,由于其工艺制作是由等离子工艺完成,不可避免的就存在等离子损伤(plasma induced damage)的问题。这个损伤的衡量可以用美国科天公司的Quantox机台量测薄膜表面电荷加以判定。因此,如何改善氮氧化硅薄膜的等离子损伤就成为了广泛使用该膜质的瓶颈。
氮氧化硅薄膜由于其良好的对二氧化硅的刻蚀选择比,通常可以高达6:1,而被广泛使用为刻蚀的阻挡层。但由于氮氧化硅薄膜的制备工艺传统上都为等离子体工艺,不可避免的就会存在等离子损伤等一系列的问题。尤其是当将氮氧化硅用作于金属前介质的刻蚀阻挡层时,由于潜在的等离子损伤的原因,通常会导致器件的击穿电压(break down voltage)降低等问题。目前尚无报道能有效降低由等离子化学气相沉积法制备的氮氧化硅薄膜表面电荷的方法。
发明内容
本发明解决的技术问题是提供一种降低氮氧化硅薄膜表面电荷的方法,其利用笑气,在等离子氛围中,对氮氧化硅薄膜表面进行处理,降低了氮氧化硅薄膜表面的表面电荷,从而有效规避氮氧化硅薄膜作为金属前介质刻蚀阻挡层所存在的等离子损伤的问题。
为解决上述技术问题,本发明提供一种降低氮氧化硅表面电荷的方法,主要包含步骤如下:
步骤1,在做好前程结构的硅基体表面采用等离子化学气相沉积法生长氮氧化硅薄膜;
步骤2,在氮氧化硅薄膜的表面,在特定的工艺环境下,运用笑气的等离子工艺处理,以降低氮氧化硅薄膜的表面电荷;
步骤3,抽腔体到本底真空,传出硅片。
步骤1中,所述生长氮氧化硅薄膜包含工艺参数稳定步骤和等离子化学气相沉积步骤两个步骤。所述工艺参数稳定步骤,主要是指氮氧化硅沉积之前的腔体压力,硅片温度,极板间距,气体流量的工艺参数稳定到氮氧化硅沉积时的工艺环境,所述腔体压力为3~8托,所述硅片温度为300~450摄氏度,所述极板间距为300~500密尔,所述气体流量为3100~4500毫升每分钟。所述等离子化学气相沉积步骤的工艺条件为:反应气体为硅烷和笑气,硅烷的流量范围为30~200毫升每分钟,笑气的流量范围为100~300毫升每分钟;腔体压力为3~8托,射频功率为50~200瓦特,温度范围为300~450摄氏度;所述等离子化学气相沉积步骤中,可优选采用惰性气体用来控制氮氧化硅薄膜的沉积速率,所述惰性气体为氩气或氦气,其流量范围为2000~5000毫升每分钟。
步骤2中,所述笑气的等离子处理工艺包含腔体条件稳定步骤和等离子处理步骤两个步骤。所述腔体条件稳定步骤包含腔体压力,硅片温度,极板间距,气体流量的工艺参数稳定到等离子处理时的工艺环境,所述腔体压力为3~5托,硅片温度范围为300~450摄氏度,极板间距为300~500密尔,气体流量为1000~2500毫升每分钟;该步骤的工艺时间为3~15秒。所述等离子处理步骤的气体为笑气,流量范围为1000~2500毫升每分钟;等离子处理工艺的腔体压力为3~5托,射频功率为100~200瓦特,处理时间为5~30秒,温度范围为300~450摄氏度。
和现有技术相比,本发明具有以下有益效果:本发明方法利用笑气,在等离子氛围中,对氮氧化硅薄膜表面进行等离子处理,降低了氮氧化硅薄膜的表面电荷,从而有效规避氮氧化硅薄膜作为金属前介质刻蚀阻挡层所存在的等离子损伤的问题,对改善氮氧化硅薄膜的性能有显著的帮助,扩大了氮氧化硅作为刻蚀阻挡层的应用范围,增强了其应用前景。
附图说明
图1(a)是传统氮氧化硅沉积的流程图;
图1(b)是本发明氮氧化硅沉积的流程图;
图2是氮氧化硅薄膜表面电荷Vs的测试原理图;
图3是氮氧化硅薄膜表面电荷Vs测定结果示意图。
图中附图标记说明如下:
1是极板。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图1(a)所示,传统的氮氧化硅沉积方法包括如下步骤:硅片装载,工艺参数稳定(主要是指氮氧化硅沉积之前的腔体压力,硅片温度,极板间距,气体流量等的工艺参数),采用等离子化学气相沉积法进行氮氧化硅沉积,抽腔体真空至本底真空(即抽真空至底压)以利于后续的硅片传出等关键步骤。
如图1(b)所示的本发明方法与如图1(a)所示传统的氮氧化硅沉积方法的区别如下:在氮氧化硅沉积后,插入了处理前工艺参数稳定(包括腔体压力,极板间距,气体流量等工艺参数稳定到笑气处理时的工艺环境)以及笑气的等离子处理两步关键步骤,然后再抽腔体到本底真空,以便于传出硅片。
如图1(b)所示,本发明方法,具体包括如下步骤:
(1)硅片装载,工艺参数稳定(主要是指氮氧化硅沉积之前的腔体压力,硅片温度,极板间距,气体流量等的工艺参数稳定到氮氧化硅沉积时的工艺环境,例如,腔体压力为3~8托,硅片温度为300~450摄氏度,极板间距为300~500密尔(mils),气体流量为3100~4500毫升每分钟),然后采用等离子化学气相沉积法进行氮氧化硅沉积,氮氧化硅沉积的工艺条件具体为:反应气体为硅烷和笑气;硅烷的流量范围为30~200毫升每分钟;笑气的流量范围为100~300毫升每分钟,可采用惰性气体用来控制薄膜的沉积速率(如氩气或氦气,流量范围为2000~5000毫升每分钟);沉积工艺的腔体压力为3~8托;等离子沉积工艺的射频功率为50~200瓦特。氮氧化硅生长工艺的温度范围为300~450摄氏度。
(2)工艺参数稳定(即腔体条件稳定)及笑气的等离子处理。工艺参数稳定包括腔体压力,硅片温度,极板间距,气体流量等工艺参数稳定到笑气处理时的工艺环境,例如,腔体压力为3~5托,硅片温度范围为300~450摄氏度,极板间距为300~500密尔(mils),气体流量为1000~2500毫升每分钟,该腔体条件稳定步骤的工艺时间为3~15秒;笑气的等离子处理的工艺条件具体为:笑气的流量范围为1000~2500毫升每分钟;等离子处理工艺腔体压力为3~5托;等离子处理工艺射频功率为100~200瓦特;等离子处理工艺处理时间为5~30秒;等离子处理工艺的温度范围为300~450摄氏度。
(3)抽腔体真空至底压,然后传出硅片。
样品制作是直接在裸硅片上沉积所要评价的薄膜,然后在美国科天公司的Quntox机台上测试薄膜的Vs(即表面电荷)。具体测试原理如图2所示,待测定薄膜表面的电荷Vs在极板1上感应出等量的电荷,通过凯尔文探针测试出来加以标定。
如图3所示,没有笑气处理的氮氧化硅薄膜电荷测定的结果为0.522伏特,但是在有笑气处理的情况下,表面电荷降低到了0.097伏特,取得了显著的改善。由此可见,本发明采用笑气处理对降低氮氧化硅薄膜的表面电荷有显著的功效,降低了氮氧化硅薄膜表面的电荷,从而降低了薄膜潜在的等离子损伤,对改善薄膜的性能有显著的帮助,增大了其应用的范围。而且,对相同问题的解决提供了一定的参考价值。

Claims (8)

1.一种降低氮氧化硅表面电荷的方法,其特征在于,主要包含步骤如下: 
步骤1,在做好前程结构的硅基体表面采用等离子化学气相沉积法生长氮氧化硅薄膜; 
步骤2,在氮氧化硅薄膜的表面,在特定的工艺环境下,运用笑气的等离子工艺处理,以降低氮氧化硅薄膜的表面电荷; 
步骤3,抽腔体到本底真空,传出硅片。 
2.如权利要求1所述的方法,其特征在于,步骤1中,所述生长氮氧化硅薄膜包含工艺参数稳定步骤和等离子化学气相沉积步骤两个步骤。 
3.如权利要求2所述的方法,其特征在于,所述工艺参数稳定步骤,主要是指氮氧化硅沉积之前的腔体压力,硅片温度,极板间距,气体流量的工艺参数稳定到氮氧化硅沉积时的工艺环境,所述腔体压力为3~8托,所述硅片温度为300~450摄氏度,所述极板间距为300~500密尔,所述气体流量为3100~4500毫升每分钟。 
4.如权利要求2所述的方法,其特征在于,所述等离子化学气相沉积步骤的工艺条件为:反应气体为硅烷和笑气,硅烷的流量范围为30~200毫升每分钟,笑气的流量范围为100~300毫升每分钟;腔体压力为3~8托,射频功率为50~200瓦特,温度范围为300~450摄氏度。 
5.如权利要求4所述的方法,其特征在于,所述等离子化学气相沉积步骤中,采用惰性气体用来控制氮氧化硅薄膜的沉积速率,所述惰性气体为氩气或氦气,其流量范围为2000~5000毫升每分钟。 
6.如权利要求1所述的方法,其特征在于,步骤2中,所述笑气的等离子处理工艺包含腔体条件稳定步骤和等离子处理步骤两个步骤。 
7.如权利要求6所述的方法,其特征在于,所述腔体条件稳定步骤包含腔体压力,硅片温度,极板间距,气体流量的工艺参数稳定到等离子处理时的工艺环境,所述腔体压力为3~5托,硅片温度范围为300~450摄氏度,极板间距为300~500密尔,气体流量为1000~2500毫升每分钟;该步骤的工艺时间为3~15秒。 
8.如权利要求6所述的方法,其特征在于,所述等离子处理步骤的气体为笑气,流量范围为1000~2500毫升每分钟;等离子处理工艺的腔体压力为3~5托,射频功率为100~200瓦特,处理时间为5~30秒,温度范围为300~450摄氏度。 
CN201310534368.1A 2013-11-01 2013-11-01 一种降低氮氧化硅薄膜表面电荷的方法 Active CN104599961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310534368.1A CN104599961B (zh) 2013-11-01 2013-11-01 一种降低氮氧化硅薄膜表面电荷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310534368.1A CN104599961B (zh) 2013-11-01 2013-11-01 一种降低氮氧化硅薄膜表面电荷的方法

Publications (2)

Publication Number Publication Date
CN104599961A true CN104599961A (zh) 2015-05-06
CN104599961B CN104599961B (zh) 2017-10-20

Family

ID=53125657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310534368.1A Active CN104599961B (zh) 2013-11-01 2013-11-01 一种降低氮氧化硅薄膜表面电荷的方法

Country Status (1)

Country Link
CN (1) CN104599961B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105154848A (zh) * 2015-08-10 2015-12-16 沈阳拓荆科技有限公司 氮氧硅薄膜的制备方法
CN109065447A (zh) * 2018-08-03 2018-12-21 深圳市诚朗科技有限公司 一种功率器件芯片及其制造方法
CN110459462A (zh) * 2019-08-08 2019-11-15 武汉新芯集成电路制造有限公司 半导体器件的形成方法
CN111696849A (zh) * 2019-03-13 2020-09-22 上海新微技术研发中心有限公司 一种复合薄膜、复合硅晶圆及其制备方法与应用
CN116504610A (zh) * 2023-06-21 2023-07-28 长鑫存储技术有限公司 掩模结构、图形形成方法及半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883015A (en) * 1997-07-03 1999-03-16 Mosel Vitelic Inc. Method for using oxygen plasma treatment on a dielectric layer
US6214160B1 (en) * 1996-10-29 2001-04-10 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
US20080049010A1 (en) * 2005-12-28 2008-02-28 Lg Electronics Inc. Plasma display device and method of driving the same
KR20080060371A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 박막 표면 전하 측정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214160B1 (en) * 1996-10-29 2001-04-10 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
US5883015A (en) * 1997-07-03 1999-03-16 Mosel Vitelic Inc. Method for using oxygen plasma treatment on a dielectric layer
US20080049010A1 (en) * 2005-12-28 2008-02-28 Lg Electronics Inc. Plasma display device and method of driving the same
KR20080060371A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 박막 표면 전하 측정방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105154848A (zh) * 2015-08-10 2015-12-16 沈阳拓荆科技有限公司 氮氧硅薄膜的制备方法
CN109065447A (zh) * 2018-08-03 2018-12-21 深圳市诚朗科技有限公司 一种功率器件芯片及其制造方法
CN111696849A (zh) * 2019-03-13 2020-09-22 上海新微技术研发中心有限公司 一种复合薄膜、复合硅晶圆及其制备方法与应用
CN110459462A (zh) * 2019-08-08 2019-11-15 武汉新芯集成电路制造有限公司 半导体器件的形成方法
CN110459462B (zh) * 2019-08-08 2022-02-15 武汉新芯集成电路制造有限公司 半导体器件的形成方法
CN116504610A (zh) * 2023-06-21 2023-07-28 长鑫存储技术有限公司 掩模结构、图形形成方法及半导体结构的制备方法
CN116504610B (zh) * 2023-06-21 2023-11-17 长鑫存储技术有限公司 掩模结构、图形形成方法及半导体结构的制备方法

Also Published As

Publication number Publication date
CN104599961B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN104599961A (zh) 一种降低氮氧化硅薄膜表面电荷的方法
Li et al. Influence of oxygen on the sputtering of aluminum oxide for the surface passivation of crystalline silicon
CN104835755A (zh) 一种离子注入损伤深度的测试方法
CN100559556C (zh) 电特性变化较小的半导体器件的制造方法及系统
Chen et al. RF magnetron sputtering aluminum oxide film for surface passivation on crystalline silicon wafers
US9418835B2 (en) Methods for manufacturing semiconductor devices
Silva et al. The surface texturing of monocrystalline silicon with NH4OH and ion implantation for applications in solar cells compatible with CMOS technology
CN101207068A (zh) 半导体器件金属连接孔的制造方法和半导体器件
US20110065266A1 (en) Method for manufacturing semiconductor device
CN102064111A (zh) 一种利用等离子体释放费米能级钉扎的方法
CN103681316A (zh) 一种深沟槽肖特基二极管及其工艺制作方法
Li et al. High‐quality amorphous silicon thin films for tunnel oxide passivating contacts deposited at over 150 nm/min
Gay et al. Post-deposition thermal treatment of ultrafast spatial ALD Al2O3 for the rear side passivation of p-type PERC solar cells
CN104282550A (zh) 肖特基二极管的制造方法
US9530685B2 (en) Isolation trench through backside of substrate
CN105448660B (zh) 检测样品的制备方法及检测样品
CN104425243B (zh) 一种肖特基二极管的制造工艺方法
CN102456556A (zh) 金属硅化物的形成方法
CN105097458A (zh) 一种多晶硅薄膜的沉积方法
CN106158644B (zh) 半导体器件的栅极结构及防止其产生空洞的方法
CN108807424A (zh) 一种阵列基板的制作方法、阵列基板及显示面板
Liu et al. Phosphorous Catalytic‐Doping of Silicon Alloys for the Use in Silicon Heterojunction Solar Cells
CN105374751B (zh) 半导体结构的形成方法
CN103681449A (zh) 形成浅沟槽隔离区的方法
EP3370267B1 (en) Method of manufacturing oxidation layer for solar cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant