CN109065447A - 一种功率器件芯片及其制造方法 - Google Patents
一种功率器件芯片及其制造方法 Download PDFInfo
- Publication number
- CN109065447A CN109065447A CN201810877859.9A CN201810877859A CN109065447A CN 109065447 A CN109065447 A CN 109065447A CN 201810877859 A CN201810877859 A CN 201810877859A CN 109065447 A CN109065447 A CN 109065447A
- Authority
- CN
- China
- Prior art keywords
- layer
- power device
- device chip
- silicon oxynitride
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 229910052786 argon Inorganic materials 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- -1 argon ion Chemical class 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 235000013842 nitrous oxide Nutrition 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000007792 gaseous phase Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005915 ammonolysis reaction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 19
- 239000001301 oxygen Substances 0.000 abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 4
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明公开一种功率器件芯片的制造方法，至少包括如下步骤：提供衬底，并在衬底的上表面依次形成外延层和第一氮氧化硅层；使用氩气离子轰击第一氮氧化硅层表面，形成氩离子富集层；刻蚀掉部分氩离子富集层，并在氩离子富集层上制作第一多晶硅层；高温氧化将第一多晶硅层氧化为氧化硅层，在氧化硅层上制作第二氮氧化硅层；在第二氮氧化硅层上制作第二多晶硅层；在外延层内部形成体区和源区，在形成有体区和源区的外延层上形成介质层、接触孔和第一金属层，在衬底下表面形成第二金属层。通过上述方法制备的功率器件芯片，其形成的栅氧结构，缺陷密度降低，栅氧可靠性大幅提升。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种功率器件芯片及其制造方法。
背景技术
垂直双扩散场效应晶体管(VDMOS)是用途非常广泛的功率器件，其最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗，功率器件的开关损耗由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中栅漏电容对器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大，导通损耗的很大一部分是器件的栅极漏电产生的。器件工作状态下，栅极需要承受一定的工作电压，无法避免出现栅极漏电，栅极漏电除了会增加器件的导通损耗外，还会对器件的可靠性造成影响(漏电流会影响栅氧质量)。而常规的垂直双扩散场效应晶体管(VDMOS)的栅氧结构比较简单，只有一层氧化层，而其中的沟道区域的栅氧直接影响栅极漏电，其栅极漏电较大，JFET区的栅氧影响寄生电容，其结构会增加开关损耗，从而降低功率器件的可靠性。
发明内容
有鉴于此，本发明提供了一种提高栅氧可靠性的功率器件芯片及其制备方法。
本发明采用的技术手段如下：
至少包括如下步骤：
提供第一导电类型的衬底，并在所述衬底的上表面依次形成第一导电类型的外延层和第一氮氧化硅层；
使用氩气离子轰击所述第一氮氧化硅层表面，形成氩离子富集层；
刻蚀掉部分所述氩离子富集层，并在所述氩离子富集层上制作第一多晶硅层；
高温氧化将所述第一多晶硅层氧化为氧化硅层，在所述氧化硅层上制作第二氮氧化硅层；
在所述第二氮氧化硅层上制作第二多晶硅层；
在所述外延层内部形成第二导电类型的体区和第一导电类型重掺杂的源区，在形成有所述体区和源区的所述外延层上形成介质层、接触孔和第一金属层，在所述衬底下表面形成第二金属层。
本发明的功率器件芯片的制造方法采用在传统栅氧结构的基础上形成氮氧化硅/氧化硅/氮氧化硅多层结构，并且采用氩气离子轰击形成富氩离子层，降低了缺陷密度，降低了器件沟道区的漏电，栅氧可靠性大幅提升，同时对器件的其他性能不会产生影响。
本发明还提供一种功率器件芯片，该功率器件芯片采用上述的功率器件芯片的制造方法制得，其包括在第一导电类型的衬底的上表面形成第一导电类型的外延层，以及在所述外延层上形成第一氮氧化硅层，所述第一氮氧化硅层内上部分用氩离子轰击形成氩离子富集层，在所述第一氮氧化硅层上形成有氧化硅层，在所述氧化硅层上形成有第二氮氧化硅层，在所述第二氮氧化硅层上形成有第二多晶硅层，由所述衬底的表面向内形成的两个不相邻第二导电类型的体区，每一个所述体区内均形成有两个不相邻的第一导电类型重掺杂的源区，还包括介质层、接触孔、第一金属层和第二金属层，所述接触孔形成于所述体区上方并覆盖部分所述源区，所述介质层形成于所述接触孔的侧壁和所述多晶硅层上方，并覆盖部分所述源区，所述第一金属层形成于所述接触孔和所述介质层上方，并覆盖所述体区和部分所述源区，所述第二金属层形成于所述衬底的下表面。
本发明的功率器件芯片采用氮氧化硅/氧化硅/氮氧化硅多层结构替代传统的栅氧结构，并使用氩气离子轰击最底下的氮氧化硅形成富氩离子层，降低了缺陷密度，本发明的栅氧结构，通过使用几种材料的匹配降低了器件沟道区的漏电，缺陷密度降低，栅氧可靠性大幅提升，同时对器件的其他性能不会产生影响。
附图说明
图1至图7为本发明实施例中所提供的沟槽型功率器件芯片的制造方法各个步骤的示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明的一个实施例提供的一种功率器件芯片的制造方法，至少包括如下步骤：
提供第一导电类型的衬底1，并在所述衬底1的上表面依次形成第一导电类型的外延层2和第一氮氧化硅层3；
使用氩气离子轰击所述第一氮氧化硅层3表面，形成氩离子富集层4；
刻蚀掉部分所述氩离子富集层4，并在所述氩离子富集层4上制作第一多晶硅层5；
高温氧化将所述第一多晶硅层5氧化为氧化硅层6，在所述氧化硅层6上制作第二氮氧化硅层7；
在所述第二氮氧化硅层7上制作第二多晶硅层8；
在所述外延层2内部形成第二导电类型的体区9和第一导电类型重掺杂的源区10，在形成有所述体区9和源区10的所述外延层2上形成介质层11、接触孔和第一金属层12，在所述衬底1下表面形成第二金属层13。
本实施例所提供的功率器件芯片的制造方法采用在传统栅氧结构的基础上形成氮氧化硅/氧化硅/氮氧化硅多层结构，并且采用氩气离子轰击形成富氩离子层，降低了缺陷密度，降低了器件沟道区的漏电，栅氧可靠性大幅提升，同时对功率器件芯片的其他性能不会产生影响。
具体的，本实施例提供的一种功率器件芯片的制造方法，具体包括如下步骤：
S1.提供第一导电类型的衬底1，并在所述衬底1的上表面依次形成第一导电类型的外延层2和第一氮氧化硅层3。
具体的，其中第一导电类型为N型导电材料，本实施例中可以采用本领域常规的方法在衬底1上生成外延层2，在氨气或笑气气氛下，在温度为900～1250℃的高温环境下进行氮化，外延层2表面形成第一氮氧化硅层3，如图1所示。
S2.使用氩气离子轰击所述第一氮氧化硅层3表面，形成氩离子富集层4。
具体的，使用氩气离子轰击第一氮氧化硅层3表面，调整轰击能量使离子进入氮氧化硅的深度不超过氮氧化硅厚度的50％，形成氩离子富集层4。氩气离子轰击第一氮氧化硅层3表面形成氩离子富集层4，降低了缺陷密度，使栅氧可靠性大幅提升，但是并不会对功率器件芯片的其他性能产生影响，如图2所示。
S3.刻蚀掉部分所述氩离子富集层4，并在所述氩离子富集层4上制作第一多晶硅层5。
具体的，使用干法刻蚀去除部分氩离子富集层4，其中保留部分氩离子富集层4，之后在氩离子富集层4上制备第一多晶硅层5，制备该第一多晶硅层5时在500～700℃的温度下制得，如图3所示。
S4.高温氧化将所述第一多晶硅层5氧化为氧化硅层6，在所述氧化硅层6上制作第二氮氧化硅层7。
具体的，在温度为850～1000℃的条件下，通过氧化将第一多晶硅层5氧化为氧化硅层6，之后在氧化硅层6在制作第二氮氧化硅层7，同样的在氨气或笑气气氛下，在温度为900～1250℃的高温环境下进行氮化，氧化硅层6表面形成了第二氮氧化硅层7，如图4和图5所示。
S5.在所述第二氮氧化硅层7上制作第二多晶硅层8。
具体的，在500～700℃的温度下在第二氮氧化硅层7上制作第二多晶硅层8，如图6所示。
S6.在所述外延层2内部形成第二导电类型的体区9和第一导电类型重掺杂的源区10，在形成有所述体区9和源区10的所述外延层2上形成介质层11、接触孔和第一金属层12，在所述衬底1下表面形成第二金属层13。
具体的，如图7所示，在步骤S6中主要形成功率器件芯片的有源区10结构，其中在所述外延层2内部形成体区9时具体包括：第二导电类型为P型导电材料，向所述外延层2注入P型离子并退火，在所述外延层2内部形成左右间隔的两个P型体区9，其中，所述P型离子的能量为80～120KeV，剂量为1013～1014/cm2，所述退火的温度为1100～1200℃，时间为50～200分钟；在所述外延层2内部形成源区10时具体包括：在形成有所述体区9的所述外延层2表面形成具有源区10图形的掩膜并注入N+型离子，在每个所述的体区9内形成间隔的两个N+源区10，所述N型离子的能量为100～150KeV，剂量为1015～1016/cm2。在上述的体区9和源区10形成后，功率器件芯片在左右两边各形成一个体区9，两个体区9不相邻并间隔一定的距离，并且体区9的底部不达到衬底1，而每个体区9内均形成两个不相邻且有一定间隔的源区10；之后在形成有所述体区9和源区10的所述外延层2上形成介质层11、接触孔和金属层，具体包括：在左右两个所述体区9的区域上方分别刻蚀出沟槽，所述沟槽曝露出部分所述体区9和部分所述源区10，每个体区9内的两个源区10均曝露出一部分，另一部分仍然被覆盖，采用化学气相沉淀的方式，在所述沟槽内及所述第二多晶硅层8上形成介质层11，对所述介质层11进行刻蚀形成接触孔，所述接触孔位于所述沟槽并曝露出部分所述体区9和部分所述源区10，在原先沟槽的位置刻蚀出的接触孔，其中接触孔的直径要小于原先沟槽的直径，沟槽侧壁上仍然保留介质层11，接触孔将体区9曝露出来，同时也曝露出体区9内两个源区10的部分，源区10的剩余部分仍被覆盖，之后在所述接触孔内及所述介质层11上形成第一金属层12，在所述衬底1下表面形成第二金属层13，其中上表面第一金属层1210通常为Al/Si/Cu，厚度为4μm，下表面的第二金属层1311通常为Ti/Ni/Ag，厚度通常为1-2μm，该功率器件芯片制造完成。
另外的，本实施例还提供由上述制造方法制得的功率器件芯片，如图7所示，具体的其包括在第一导电类型的衬底1的上表面形成第一导电类型的外延层2，以及在所述外延层2上形成第一氮氧化硅层3，所述第一氮氧化硅层3内上部分用氩离子轰击形成氩离子富集层4，在所述第一氮氧化硅层3上形成有氧化硅层6，在所述氧化硅层6上形成有第二氮氧化硅层7，在所述第二氮氧化硅层7上形成有第二多晶硅层8，由所述衬底1的表面向内形成的两个不相邻第二导电类型的体区9，每一个所述体区9内均形成有两个不相邻的重掺杂的第一导电类型的源区10，还包括介质层11、接触孔、第一金属层12和第二金属层13，所述接触孔形成于所述体区9上方并覆盖部分所述源区10，所述介质层11形成于所述接触孔的侧壁和所述多晶硅层上方，并覆盖部分所述源区10，所述第一金属层12形成于所述接触孔和所述介质层11上方，并覆盖所述体区9和部分所述源区10，所述第二金属层13形成于所述衬底1的下表面。
上述的功率器件芯片，第一导电类型为N型导电材料，第二导电类型为P型导电材料两个接触孔之间、第二多晶硅层8下面的第二氮氧化硅层7、氧化硅层6和具有氩离子富集层4的第一氮氧化硅层3形成了多层交替结构的特殊栅氧结构，同时最底层的第一氮氧化硅层3形成有氩离子富集层4降低了缺陷密度，使得该栅氧结构的可靠性大幅提升。另外，该功率器件芯片形成后，两个体区9上方的栅氧结构形成了沟道区，两个体区9之间的外延层2上的栅氧形成了JFET区，由于本发明的栅氧的特殊结构，大大提高了沟道区和JFET区的可靠性，进一步提高了功率器件芯片的可靠性，同时对功率器件芯片的其他性能不会产生影响。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种功率器件芯片的制造方法，其特征在于，至少包括如下步骤：
提供第一导电类型的衬底，并在所述衬底的上表面依次形成第一导电类型的外延层和第一氮氧化硅层；
使用氩气离子轰击所述第一氮氧化硅层表面，形成氩离子富集层；
刻蚀掉部分所述氩离子富集层，并在所述氩离子富集层上制作第一多晶硅层；
高温氧化将所述第一多晶硅层氧化为氧化硅层，在所述氧化硅层上制作第二氮氧化硅层；
在所述第二氮氧化硅层上制作第二多晶硅层；
在所述外延层内部形成第二导电类型的体区和第一导电类型重掺杂的源区，在形成有所述体区和源区的所述外延层上形成介质层、接触孔和第一金属层，在所述衬底下表面形成第二金属层。
2.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，所述第一氮氧化硅层的形成是在氨气或笑气气氛下，对所述第一导电类型外延层进行高温氮化，其中温度为：900～1250℃。
3.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，在形成所述氩离子富集层时，使用氩气离子轰击第一氮氧化硅层表面使离子进入第一氮氧化硅层的深度不超过第一氮氧化硅层厚度的50％。
4.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，使用干法刻蚀去除部分氩离子富集层。
5.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，将所述第一多晶硅层氧化为氧化硅层的温度为：850～1000℃。
6.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，在500～700℃的温度下制作第一多晶硅层，在500～700℃的温度下制作第二多晶硅层。
7.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，在所述外延层内部形成体区，具体包括：向所述外延层注入P型离子并退火，在所述外延层内部形成左右间隔的两个体区，其中，所述P型离子的能量为80～120KeV，剂量为1013～1014/cm2，所述退火的温度为1100～1200℃，时间为50～200分钟。
8.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，在所述外延层内部形成源区，具体包括：在形成有所述体区的所述外延层表面形成具有源区图形的掩膜并注入N+型离子，在每个所述的体区内形成间隔的两个源区，所述N型离子的能量为100～150KeV，剂量为1015～1016/cm2。
9.根据权利要求1所述的功率器件芯片的制造方法，其特征在于，在形成有所述体区和源区的所述外延层上形成介质层、接触孔和金属层具体包括：在左右两个所述体区的区域上方分别刻蚀出沟槽，所述沟槽曝露出部分所述体区和部分所述源区，采用化学气相沉淀的方式，在所述沟槽内及所述第二多晶硅层上形成介质层，对所述介质层进行刻蚀形成接触孔，所述接触孔位于所述沟槽并曝露出部分所述体区和部分所述源区，在所述接触孔内及所述介质层上形成第一金属层。
10.一种功率器件芯片，其特征在于，所述功率器件芯片采用如权利要求1-9中任一项所述的制造方法得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810877859.9A CN109065447B (zh) | 2018-08-03 | 2018-08-03 | 一种功率器件芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810877859.9A CN109065447B (zh) | 2018-08-03 | 2018-08-03 | 一种功率器件芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065447A true CN109065447A (zh) | 2018-12-21 |
| CN109065447B CN109065447B (zh) | 2021-02-26 |
Family
ID=64831385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810877859.9A Active CN109065447B (zh) | 2018-08-03 | 2018-08-03 | 一种功率器件芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065447B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414612A (zh) * | 2002-07-19 | 2003-04-30 | 上海华虹（集团）有限公司 | 抗反射膜SiON表面氢等离子体处理方法 |
| CN1414609A (zh) * | 2002-07-19 | 2003-04-30 | 上海华虹（集团）有限公司 | 一种抗反射膜SiON表面CH4等离子体处理方法 |
| CN1540724A (zh) * | 2003-10-30 | 2004-10-27 | 上海集成电路研发中心有限公司 | 一种半导体器件含氮栅氧化硅层结构及其制造工艺 |
| CN101330020A (zh) * | 2007-06-22 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆缺陷的修复方法 |
| CN100514573C (zh) * | 2003-02-28 | 2009-07-15 | 东京毅力科创株式会社 | 基板处理方法 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN203134802U (zh) * | 2011-06-09 | 2013-08-14 | 中国科学院微电子研究所 | 一种半导体结构 |
| CN104599961A (zh) * | 2013-11-01 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | 一种降低氮氧化硅薄膜表面电荷的方法 |
| JP2016201454A (ja) * | 2015-04-09 | 2016-12-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
-
2018
- 2018-08-03 CN CN201810877859.9A patent/CN109065447B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414612A (zh) * | 2002-07-19 | 2003-04-30 | 上海华虹（集团）有限公司 | 抗反射膜SiON表面氢等离子体处理方法 |
| CN1414609A (zh) * | 2002-07-19 | 2003-04-30 | 上海华虹（集团）有限公司 | 一种抗反射膜SiON表面CH4等离子体处理方法 |
| CN100514573C (zh) * | 2003-02-28 | 2009-07-15 | 东京毅力科创株式会社 | 基板处理方法 |
| CN1540724A (zh) * | 2003-10-30 | 2004-10-27 | 上海集成电路研发中心有限公司 | 一种半导体器件含氮栅氧化硅层结构及其制造工艺 |
| CN101330020A (zh) * | 2007-06-22 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆缺陷的修复方法 |
| CN203134802U (zh) * | 2011-06-09 | 2013-08-14 | 中国科学院微电子研究所 | 一种半导体结构 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN104599961A (zh) * | 2013-11-01 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | 一种降低氮氧化硅薄膜表面电荷的方法 |
| JP2016201454A (ja) * | 2015-04-09 | 2016-12-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| CE Z. ZHAO ET.AL.: ""Stress-induced positive charge in Hf-based gate dielectrics: impact on device performance and a framework for the defect"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
| 张宗波等: ""氮氧化硅薄膜的研究进展"", 《材料导报》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065447B (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11777030B2 (en) | Semiconductor device | |
| CN104769723B (zh) | 沟槽栅功率半导体场效应晶体管 | |
| TWI642108B (zh) | 半導體裝置之製造方法 | |
| JPH0256937A (ja) | 電力半導体装置およびその製造方法 | |
| JP2005333112A (ja) | 半導体装置及びその製造方法 | |
| JPWO2012131898A1 (ja) | 炭化珪素半導体装置 | |
| JP2009130357A (ja) | トレンチｍｏｓｆｅｔ及びその製造方法 | |
| TW200805657A (en) | Power semiconductor device having improved performance and method | |
| JP2018082057A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20130137254A1 (en) | Method for manufacturing semiconductor device | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| TWI360225B (en) | Low-power multiple-channel fully depleted quantum | |
| US20060065926A1 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| JP2003068751A (ja) | 半導体装置及びその製造方法 | |
| WO2014203904A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| JP2004335917A (ja) | 半導体装置及びその製造方法 | |
| CN109065447A (zh) | 一种功率器件芯片及其制造方法 | |
| CN104900701B (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| US8878287B1 (en) | Split slot FET with embedded drain | |
| US6878997B2 (en) | Compensation component and method for fabricating the component | |
| JP2000208606A (ja) | 半導体装置及びその製造方法 | |
| JP3532494B2 (ja) | 半導体装置の製造方法 | |
| JP2006332231A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210204 Address after: 100089 8009, 8th floor, No.13, Sanlihe Road, Haidian District, Beijing Applicant after: Beijing zhongzhao Loongson Software Technology Co.,Ltd. Address before: 518000 Room 601, North block, Chaohua building, 1013 Wenjin Middle Road, Dongmen street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN CHENGLANG TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 100089 07B-1, Block B, Floor 7, No. A 28, Xinxi Road, Haidian District, Beijing Patentee after: Beijing zhongzhao Loongson Software Technology Co.,Ltd. Address before: 100089 8009, 8th floor, No.13, Sanlihe Road, Haidian District, Beijing Patentee before: Beijing zhongzhao Loongson Software Technology Co.,Ltd. |