JP2006203076A

JP2006203076A - 光検出素子

Info

Publication number: JP2006203076A
Application number: JP2005014729A
Authority: JP
Inventors: Katsumi Shibayama; 勝己柴山
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2005-01-21
Filing date: 2005-01-21
Publication date: 2006-08-03

Abstract

【課題】光ファイバからの光信号を高精度で検出可能な光検出素子を提供すること。
【解決手段】光ファイバＦを保持するとともに、光ファイバＦの端部から出力される光信号を検出する光検出領域を備えたホトダイオード１であって、厚み方向に薄化された凹部１２が、光検出領域に対向する箇所に設けられ、凹部１２は、光検出領域の近傍内では光ファイバＦよりも小さな断面径を有している一方で、光ファイバの端部を前記光検出領域の近傍まで案内可能となっている。
【選択図】図１

Description

本発明は、光検出素子に関する。

近時、光ファイバによる光信号の伝送システムが広く用いられている。また、光ファイバにより伝送される光信号を検出するためのホトダイオード等の光検出素子が種々開発されている。例えば、特許文献１に開示された光検出素子としての光デバイス実装体は、ホトダイオード（フォトトランジスタ）の光検出領域（キャリアの発生部分）に光ファイバの端部を当接させ、光ファイバに対し光信号を効率良く入出力させるためのものである。
特開２００２−２１７２３４号公報

しかし、上記特許文献１に開示された技術では、光ファイバの端部を光検出領域に直接接触させるため、この光検出領域を構成する半導体層に結晶欠陥等の物理的ダメージが生じる可能性が高い。このような物理的ダメージが生じると、これに伴って暗電流（ノイズ）が増加することとなり、高精度な光検出が困難となる。

本発明の目的は、光ファイバからの光信号を高精度で検出可能な光検出素子を提供することである。

本発明の光検出素子は、光ファイバを保持するとともに、光ファイバの端部から出力される光信号を検出する光検出領域を備えた光検出素子であって、厚み方向に薄化された凹部が、光検出領域に対向する箇所に設けられ、凹部は、光検出領域の近傍では光ファイバよりも小さな断面径を有している一方で、前記光ファイバの端部を前記光検出領域の近傍まで案内可能となっている、ことを特徴とする。この場合、特に、凹部は、光検出領域から離れるにしたがって断面径が大きくなるテーパ形状を有しているのが好ましい。

本発明によれば、凹部は、光検出領域の近傍（すなわち、凹部の底部近傍であり、以下同様）では光ファイバよりも断面径が小さいため、底部に接触することなく、底部に十分近接した位置に光ファイバを保持可能となる。ここで、凹部の断面径といっているが、凹部は円錐台の形状に限るわけではなく、角錐台の形状でもよい。凹部にファイバを挿入した際にファイバが凹部の底部に接触しないことを、凹部が光検出領域の近傍では光ファイバよりも小さな断面径を有する、と表現している。このため、光ファイバの端部が底部に接触する等して底部に物理的ダメージ（結晶欠陥等）が生じ、このダメージにより底部周辺に暗電流（ノイズ）が増加する、ということが起こりにくくなる。これにより、低ノイズで高精度な光検出が可能となる。

また、本発明では、光検出領域を有する半導体層と前記凹部を構成する凹部構成層とが同一素材によって一体に形成されているのが好ましい。この場合、例えば、半導体層と凹部構成層とが同じ一つのシリコン結晶により構成可能となるため、製造工程の簡略化やそれに伴うコストの低減化が可能となる。

また、本発明では、光検出領域を有する半導体層と凹部を構成する凹部構成層とは、互いに貼り合わされているのが好ましい。さらに、半導体層と凹部構成層とは、互いに半田接合、樹脂接合、又はダイレクトボンディングされているのが好ましい。この場合、半導体層と凹部構成層とは、互いに異なる素材のものであっても良い。例えば、半導体層がシリコンで構成され、凹部構成層がガラスやセラミック等で構成されたものであっても良い。更に、半導体層と凹部構成層との境界に絶縁層が形成可能となるため、光ファイバの端部との接触で凹部の内周面に結晶欠陥等の物理的ダメージ（結晶欠陥等）が生じ、この物理的ダメージにより暗電流が生じたとしても、この暗電流が半導体層の光検出領域に到達するのは困難となる。このため、低ノイズで高精度な光検出が可能となる。

また、本発明では、凹部構成層はシリコンによって成るのが好ましい。これにより、凹部構成層を含む光検出素子がＳＯＩ（Silicon On Insulator）ウェハを用いて形成可能となる。

また、本発明では、凹部内に光ファイバの端部を案内するファイバガイドを有するのが好ましい。これにより、光ファイバの外周面と凹部との隙間から外光が入り込み、この外光がノイズとして検出される、ということが生じにくくなる。このため、低ノイズで高精度な光検出が可能となる。また、このファイバガイドにより、光ファイバが光検出素子に安定して保持されるようになるとともに、光検出素子自体の機械的強度が増加する。

また、本発明では、ファイバガイドの表面は金属膜で覆われているのが好ましい。これにより、金属膜が遮光膜として機能するため、外光がファイバガイドを介して凹部内に入り込み、この外光がノイズとして検出される、ということが生じにくくなる。このため、低ノイズで高精度な光検出が可能となる。さらに、この金属膜により、光検出素子自体の機械的強度が増加することとなる。

本発明によれば、光ファイバからの光信号を高精度で検出可能な光検出素子が提供できる。

以下、図面を参照して、本発明に係る光検出素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。

図１は、本発明の実施形態に係るホトダイオードの断面構成を示す断面図である。ホトダイオード（光検出素子）１は、Ｎ型半導体基板（半導体層）１０及びファイバガイド１３等を主に備えて成り、光ファイバから出力される光信号が一方の面から入射すると、この光信号を吸収してキャリアを生成し、この生成したキャリアを電気的な検出信号として他方の面側から出力するものである。

Ｎ型半導体基板１０としては、例えば、リン等のＮ型不純物が添加されたシリコン基板を用いることができる。Ｎ型半導体基板１０の不純物濃度は、例えば１０¹²〜１０¹⁵／ｃｍ³である。また、Ｎ型半導体基板１０の厚さｔ１は、例えば２００〜５００μｍである。

Ｎ型半導体基板１０の面Ｓ１側における表層の一部には、Ｐ⁺型不純物半導体領域１１とＮ^＋型高濃度不純物半導体領域２２とが形成されている。

Ｐ⁺型不純物半導体領域１１は、例えばボロン等のＰ型不純物が添加されており、Ｎ型半導体基板１０とｐｎ接合を構成している。Ｐ⁺型不純物半導体領域１１の不純物濃度は、例えば１０¹⁵〜１０²⁰／ｃｍ³である。また、Ｐ⁺型不純物半導体領域１１の厚さは、例えば０．１〜２０μｍである。

Ｎ⁺型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の面Ｓ１の表層に、Ｐ⁺型不純物半導体領域１１と所定の距離を隔てて形成されている。Ｎ⁺型高濃度不純物半導体領域２２は、Ｎ⁺型高濃度不純物半導体層２１と同様にＮ型不純物が高濃度に添加されており、後述するカソード電極２６とのコンタクト層になっている。Ｎ⁺型高濃度不純物半導体領域２２の不純物濃度は、例えば１０¹⁵〜１０²⁰／ｃｍ³である。また、Ｎ⁺型高濃度不純物半導体領域２２の厚さは、例えば０．１〜３０μｍである。

Ｎ型半導体基板１０の面Ｓ１の表面には絶縁膜２３が形成されている。絶縁膜２３はＳｉＯ_２やＳｉＮ等によって成り、厚さは、例えば０．１〜２μｍである。また、絶縁膜２３には、開口２３ａ，２３ｂが形成されており、開口２３ａはＰ⁺型不純物半導体領域１１の部分に、また、開口２３ｂはＮ⁺型高濃度不純物半導体領域２２の部分に設けられている。

開口２３ａ，２３ｂを含む絶縁膜２３の表面には、それぞれアノード電極２５とカソード電極２６とが形成されている。アノード電極２５及びカソード電極２６の厚さは、例えば１μｍである。また、アノード電極２５、カソード電極２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、アノード電極２５が開口２３ａを介してＰ⁺型不純物半導体領域１１と電気的に接続されるとともに、カソード電極２６が開口２３ｂを介してＮ⁺型高濃度不純物半導体領域２２と電気的に接続されている。アノード電極２５及びカソード電極２６としては、例えばＡｌが用いられる。

さらに、ホトダイオード１の面Ｓ１側には、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ（Under Bump Metal）３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂが形成されている。パッシベーション膜３１は、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように形成されている。また、パッシベーション膜３１のうち、アノード電極２５及びカソード電極２６に対応する部分には、充填電極３３ａ，３３ｂが充填される貫通孔３１ａが形成されている。

パッシベーション膜３１は、Ｎ型半導体基板１０の面Ｓ１を保護するためのものであり、例えば、ポリイミド、ＳｉＯ_２やＳｉＮ等から成る。パッシベーション膜３１は、例えばプラズマＣＶＤ法により形成することができる。また、パッシベーション膜３１の厚さは、例えば１μｍ程度である。

更に、パッシベーション膜３１の表面には、支持膜３２が形成されている。支持膜３２は、Ｎ型半導体基板１０を支持するためのものである。支持膜３２のうち貫通孔３１ａに対応する部分に、貫通孔３１ａと共に充填電極３３ａ，３３ｂが充填される貫通孔３２ａが形成されている。支持膜３２は、例えば、樹脂、或いはプラズマＣＶＤ、スピンオンガラス（ＳＯＧ）、スパッタ等により形成可能なＳｉＯ₂等である。また、支持膜３２の厚さは、例えば２〜１００μｍであり、好ましくは５０μｍ程度である。

充填電極３３ａ，３３ｂは、例えば、Ｃｕ等の導体が貫通孔３１ａ，３２ａに充填されるとともに、一端がそれぞれアノード電極２５及びカソード電極２６に接している。これにより、充填電極３３ａ，３３ｂは、それぞれ、Ｐ⁺型不純物半導体領域１１、Ｎ⁺型高濃度不純物半導体領域２２と電気的に接続される。また、充填電極３３ａ，３３ｂの他端は、ともに支持膜３２の表面に露出している。すなわち、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５、カソード電極２６から支持膜３２の表面まで延びている。また、充填電極３３ａ，３３ｂは、例えば、略円柱状となっている。貫通孔３１ａ，３２ａの直径は、例えば１０〜２００μｍであり、好ましくは１００μｍ程度である。

そして、充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂは、例えばＮｉやＡｕの積層膜からなる。ＵＢＭ３４ａ，３４ｂの厚さは、例えば０．１〜１０μｍである。

ＵＢＭ３４ａ，３４ｂの表面にはバンプ３５ａ，３５ｂがそれぞれ形成され、バンプ３５ａ，３５ｂは、アノード電極２５、カソード電極２６とそれぞれ電気的に接続されている。バンプ３５ａ，３５ｂは、ＵＢＭ３４ａ，３４ｂとの接触面を除いては略球状となっている。バンプ３５ａ，３５ｂは、例えば、半田、金、Ｎｉ−Ａｕ、Ｃｕ、金属フィラーを含む導電性樹脂、或いは、これらの複合（積層）素材等によって成る。

また、Ｎ型半導体基板１０の面Ｓ２側におけるＰ⁺型不純物半導体領域１１に対向する領域には凹部１２が形成されている。凹部１２は、間口が光ファイバＦの断面径よりも大きく、面Ｓ２から面Ｓ１に向かってテーパ状に狭くなっており、底部の近傍では、光ファイバＦよりも断面径の小さな略角錐台形状（或いは、円錐台形状）となっている。凹部１２の厚さは、例えば２〜４００μｍである。

Ｎ型半導体基板１０の面Ｓ２側の表層（凹部１２内部の底面及び側面を含む）の全体にはＮ^＋型高濃度不純物半導体層２１が形成されている。さらに、Ｎ^＋型高濃度不純物半導体層２１の表面全体には絶縁膜２４が形成されている。

Ｎ⁺型高濃度不純物半導体層２１には、Ｎ型不純物がＮ型半導体基板１０よりも高濃度に添加されている。Ｎ⁺型高濃度不純物半導体層２１の不純物濃度は、例えば１０¹⁵〜１０²⁰／ｃｍ³である。また、Ｎ⁺型高濃度不純物半導体層２１の厚さは、例えば０．１〜５０μｍである。

絶縁膜２４は、例えばＳｉＯ₂やＳｉＮ等によって成り、厚さは、例えば０．０５〜１μｍである。

また、Ｎ^＋型高濃度不純物半導体層２１の表面には、凹部１２を取り囲むようにファイバガイド１３が貼り合わされている。このファイバガイド１３の貼り合わせは、陽極接合（ファイバガイド１３がガラスの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。ここで、ダイレクトボンディングとは、Ｎ型半導体基板１０等の半導体層の清浄な面と、スペーサ１０ａ等の凹部構成層の清浄な面とを直接密着させて熱を加える等により接合する処理を意味する。

ファイバガイド１３は、凹部１２内に光ファイバＦの端部を案内するものであり、例えば、パイレックス（登録商標）等のガラスや、セラミック、シリコン等の素材によって成る。そして、ファイバガイド１３には、凹部１２に連通する貫通孔４０が設けられ、貫通孔４０は、光ファイバＦが挿入され易いように、光ファイバＦよりも大きな断面径を有する。

そして、凹部１２内には、ファイバガイド１３の貫通孔４０内を挿通した光ファイバＦが挿入され、この光ファイバＦの端部からは光信号が出力される。凹部１２により、Ｎ型半導体基板１０のうち凹部１２の底面及びＰ⁺型不純物半導体領域１１で挟まれた領域（光検出領域）は、凹部１２内に挿入された光ファイバＦの端部から出力される光信号の入射により発生したキャリアが面Ｓ１側表層に設けられたＰ⁺型不純物半導体領域１１付近まで達し易くなるように、他の領域よりも薄板化されている。この光検出領域の厚さは、例えば、１０〜２００μｍである。

光ファイバＦは、図中符号Ａに示す箇所で凹部１２内部の側面に当接している（図２（ａ）参照）。図２（ａ）は、Ｎ型半導体基板１０を光ファイバＦの挿入方向から見た図である。図示のように、光ファイバＦの端部は、凹部１２内部の側面に対し４点で当接している。

また、図２（ｂ）は、Ｎ型半導体基板１０を光ファイバＦの挿入方向とは逆方向から見た図である。図示のように、平面視で、光検出領域に重なるＰ^＋型不純物半導体領域１１はＮ型半導体基板１０の略中央に位置し、さらに、その外側には、Ｐ^＋型不純物半導体領域１１を囲むように、Ｎ^＋型高濃度不純物半導体領域２２が閉じた帯状に形成されている。また、Ｎ^＋型高濃度不純物半導体領域２２の形成領域にはバンプ３５ａ，３５ｂが、それぞれ少なくとも一つ以上設けられている。バンプ３５ａ，３５ｂの各形成位置は、それぞれ、必ずしもＮ^＋型高濃度不純物半導体領域２２の形成領域に限るわけでなく、例えば、Ｐ^＋型不純物領域１１の形成領域でもよいし、他の箇所であってもよい。

また、特に図示しないが、ホトダイオード１の表面（特に、ファイバガイド１３やＮ型半導体基板１０）には、外光を遮光してノイズ増加を抑制するための遮光膜が設けられている。そして、光ファイバＦは、半田接合や樹脂接合によりファイバガイド１３内の側面に固着されている。この場合、少なくとも、光ファイバＦの外周面と凹部１２内の側面との間に遮光膜が形成され、この遮光膜により凹部１２内が遮光されている。これにより、外光がファイバガイド１３等を介して凹部１２内に進入し、この外光によるノイズが生じる、ということが生じにくくなる。また、光ファイバＦがメタライズド光ファイバ或いは金属フェルール型光ファイバであって、ファイバガイド１３の貫通孔４０内の側面が金属膜で覆われているような構成の場合には、光ファイバＦは半田接合によりファイバガイド１３内の側面に固着される。これにより、凹部１２内部が高気密で遮光性に優れ、信頼性の高いホトダイオード１が実現できる。ここで、上記の金属膜は、例えば、ニッケル、チタン、白金或いは金等である。

更に、この光ファイバＦに対する半田接合によってホトダイオード１の機械的強度の向上が図られる。なお、ファイバガイド１３の貫通孔４０内の側面を覆う金属膜を、上記遮光膜（この場合、金属膜）に連続させて設けることも可能である。このようにすれば、金属膜がホトダイオード１の表面を覆うため、機械的強度が更に向上するとともに、凹部１２内部がより高気密で遮光性に優れ、より信頼性の高いホトダイオード１が実現できることとなる。

ここで、図３に、上記構成のホトダイオード１の斜視図を示す。図３に示すように、ホトダイオード１は、ＵＢＭ３４ａ，３４ｂ及びバンプ３５ａ，３５ｂを除く全体形状が略直方体となるようにダイシングされたものとなっている。なお、図３では、Ｎ型半導体基板１０の側面に露出するＮ⁺型高濃度不純物半導体層２１、Ｎ⁺型高濃度不純物半導体領域２２の図示を省略している。

次に、ホトダイオード１の動作について説明する。ここでは、ホトダイオード１に逆バイアス電圧が印加されており、Ｎ型半導体基板１０には、光検出領域を中心に空乏層が生じているものとする。

凹部１２内で光ファイバＦからＮ型半導体基板１０に入射した光信号は、主に光検出領域で吸収され、この領域でキャリア（正孔及び電子）が発生する。発生した正孔及び電子は、逆バイアス電界に従って、それぞれＰ⁺型不純物半導体領域１１及びＮ⁺型高濃度不純物半導体領域２２へと移動する。Ｐ⁺型不純物半導体領域１１及びＮ⁺型高濃度不純物半導体領域２２に達した正孔及び電子は、充填電極３３ａ，３３ｂ及びＵＢＭ３４ａ，３４ｂを介してバンプ３５ａ，３５ｂへと移動し、バンプ３５ａ，３５ｂから検出信号として出力される。

次に、図４〜図８を参照して、ホトダイオード１の製造方法の一例を説明する。まず、面Ｓ１及び面Ｓ２が（１００）面であるＮ型シリコンウエハからなるＮ型半導体基板１０を準備する。このＮ型半導体基板１０に熱酸化を施すことにより、Ｎ型半導体基板１０の面Ｓ１に対し、ＳｉＯ₂からなる絶縁膜を形成する。次に、この絶縁膜の所定部分に開口を形成し、開口からＮ型半導体基板１０にリンを添加することによりＮ⁺型高濃度不純物半導体領域２２を形成する。その後、Ｎ型半導体基板１０を酸化させて、面Ｓ１に絶縁膜を形成する。同様に、この絶縁膜の所定部分に開口を形成し、開口からＮ型半導体基板１０にボロンを添加することによりＰ⁺型不純物半導体領域１１を形成する。その後、Ｎ型半導体基板１０を酸化させて、面Ｓ１に絶縁膜２３を形成する。次に、Ｎ型半導体基板１０の面Ｓ２を研磨する（図４（ａ））。次に、Ｎ型半導体基板１０の面Ｓ２上に、ＬＰ−ＣＶＤによりＳｉＮ８４を堆積させる（図４（ｂ））。そして、凹部１２を形成するために、面Ｓ２上のＳｉＮ８４に開口８５を形成する（図４（ｃ））。

さらに、開口８５からＫＯＨ等によるエッチングを行うことにより凹部１２を形成し、その後、表面に残ったＳｉＮ８４を除去する（図５（ａ））。次に、凹部１２が形成されたＮ型半導体基板１０の面Ｓ２に対しイオン注入等を用いてＮ型不純物を添加することにより、面Ｓ２側における表層全体にＮ⁺型高濃度不純物半導体層２１を形成する（図５（ｂ））。その後、熱酸化を施すことによりＮ^＋型高濃度不純物半導体層２１の表面全体に絶縁膜２４を形成する（図５（ｃ））。なお、絶縁膜２４の形成後に、Ｎ⁺型高濃度不純物半導体層２１を形成するようにしても良い。

その後、面Ｓ１の絶縁膜２３に電極のためのコンタクトホールを形成し、面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図６（ａ））。次に、予め、Ｎ型半導体基板１０と略同型の基板（例えば、パイレックス（登録商標）等のガラスや、セラミック、シリコン等）に対し、凹部１２に対応する箇所に、貫通孔４０を設けたファイバガイド１３を用意する。そして、貫通孔４０が凹部１２に連通するように、このファイバガイド１３をＮ型半導体基板１０の表面に貼り合わせる（図６（ｂ））。このファイバガイド１３の貼り合わせは、陽極接合（ファイバガイド１３がガラスの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。次に、Ｎ型半導体基板１０の面Ｓ１に、ＳｉＮからなるパッシベーション膜３１をプラズマＣＶＤ法により堆積させる。そして、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図６（ｃ））。

さらに、面Ｓ１に樹脂や無機絶縁膜からなる厚い支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。このとき、支持膜３２としては、樹脂であれば、例えばエポキシ系、アクリル系、又はポリイミド系のものを用いることができ、無機絶縁膜であれば、例えばＣＶＤやＳＯＧ（Spin On Glass）等により形成可能なＳｉＯ₂等を用いることができる。また、支持膜３２の貫通孔３２ａは、例えば樹脂として感光性のものを用いてフォトリソグラフィー法で形成するか、或いはエッチング等によるパターニングで形成することができる（図７（ａ））。次に、貫通孔３１ａ及び貫通孔３２ａを充填するように、面Ｓ１上にＣｕからなる導電性部材３３を堆積させる。これは、例えば、貫通孔３１ａ及び貫通孔３２ａから露出するアノード電極２５及びカソード電極２６の表面にＣｕシード層等をスパッタ等により堆積させた後、そのＣｕシード層上にメッキによりＣｕ等を堆積させることにより行うことができる。なお、アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図７（ｂ））。

次に、導電性部材３３の表面を研磨することにより、支持膜３２の表面に堆積した導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図８（ａ））。

次に、充填電極３３ａ，３３ｂの表面に、それぞれＮｉとＡｕ等の積層膜からなるＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。そして、ＵＢＭ３４ａ，３４ｂ上に、半田等からなるバンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図８（ｂ））。次に、個片化されたホトダイオード１を得るために、ダイシングを行う。このダイシングは、鎖線Ｌに示す方向で行われる。具体的には、図８（ｂ）に示すウエハは、支持膜３２、パッシベーション膜３１、絶縁膜２３、Ｎ型半導体基板１０及びファイバガイド１３の順にダイシングされる。これにより、図８（ｂ）に示すウエハは個片化され、Ｐ⁺型不純物半導体領域１１と凹部１２とを１対有するホトダイオード１を得る。

次に、各個片化されたホトダイオード１に対し、ファイバガイド１３の貫通孔４０を介して光ファイバＦが凹部１２内に至るまで挿入される。この際、光ファイバＦの端部は、凹部１２の側面（絶縁膜２４）に対し４点で当接する。そして、この光ファイバＦは、貫通孔４０の内面との間で、樹脂接合や半田接合等によって固着される。

Ｎ型半導体基板１０、ファイバガイド１３等に対する遮光膜も必要に応じて形成される。この場合、少なくとも、光ファイバＦの外周面と凹部１２内の側面との間に遮光膜が形成され、この遮光膜により凹部１２内が遮光されている。

なお、ファイバガイド１３をＮ型半導体基板１０に接合する工程は、上述したタイミングよりも後で良く、特に、バンプ３５ａ，３５ｂの形成後であっても良い。

上記説明したように、本実施形態に係るホトダイオード１は、ファイバガイド１３の貫通孔４０を介して、凹部１２の内部に至るまで光ファイバＦが挿入され、この光ファイバＦがファイバガイド１３に半田接合や樹脂接合等によって固着されている。そして、ホトダイオード１の表面は金属膜等の遮光膜で覆われている。このため、従来では、機械的強度や遮光性の点から、ホトダイオードをセラミックパッケージ等の外部パッケージに格納する必要があったが、本実施形態に係るホトダイオード１では、ファイバガイド１３や遮光膜等によって機械的強度や遮光性の向上が図られているため、ホトダイオード１を格納する外部パッケージを用いなくとも十分な機械的強度や遮光性が得られ、チップサイズのホトダイオード１が実現できる。また、外部パッケージを用いなくて良いため、ホトダイオード１の製造コストが低減できる。

そして、ホトダイオード１は、機械的強度が高く、破損しにくいため、ダイシングが容易となる。これに伴い、ホトダイオード１の製造効率の向上が図られる。

そして、ファイバガイド１３が設けられているため、光ファイバＦが光検出領域内に確実に装着可能となる。このため、光ファイバＦからの出力光が確実に光検出領域に照射可能となり、高い光感度が実現できるとともに、高い信頼性が得られることとなる。そして、光ファイバＦがファイバガイド１３内の側面と半田接合や樹脂接続等により固着されているため（少なくとも、光ファイバＦの外周面と凹部１２内の側面との間に遮光膜が形成され、この遮光膜により凹部１２内が遮光されているため）、高気密で信頼性の高いホトダイオード１が実現できる。

また、凹部１２の間口は光ファイバＦの断面径より大きく、光ファイバＦを凹部１２に挿入させるのは容易となっている。その一方で、凹部１２の形状が、奥に延びる方向に（すなわち、底部に近づくにつれて）断面径が小さくなり、底部近傍では光ファイバＦよりも小さな断面径のテーパ形状となっているため、光ファイバＦの端部は、底部近傍まで進入できるが、底部（光検出領域）に接触するまでは進入できない構造となっている。このため、凹部１２の底部が光ファイバＦ端部との接触により物理的ダメージ（結晶欠陥等）を受けるような場合が少なくなる。これにより、暗電流（ノイズ）が抑制され、高精度な光検出が可能となる。

また、充填電極３３ａ，３３ｂが設けられていることにより、検出信号をアノード電極２５、カソード電極２６から外部に容易に取り出すことができる。なお、充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａの側壁に形成され、アノード電極２５及びカソード電極２６に電気的に接続されるものであってもよい。

また、Ｎ型半導体基板１０の面Ｓ２側の表層全体にはＮ⁺型高濃度不純物半導体層２１が形成されている。このＮ⁺型高濃度不純物半導体層２１は、アキュームレーション層として好適に機能する。これにより、Ｎ型半導体基板１０で発生したキャリアをその電界分布により効果的に面Ｓ１側のＰＮ接合部へと導くことができる。このため、高感度なホトダイオード１が実現できる。このとき、Ｎ⁺型高濃度不純物半導体層２１の不純物濃度は、１０¹⁵／ｃｍ³以上であることが好ましい。

また、面Ｓ２側の表層に当接するファイバガイド１３や光ファイバＦの端部によってＮ型半導体基板１０にダメージ（結晶欠陥等）が加えられた場合であっても、このようなダメージ（結晶欠陥等）に起因して発生するキャリア（暗電流）は、Ｎ^＋型高濃度不純物半導体層２１によって十分捕獲され得る。これにより、面Ｓ２側の表層で生じる暗電流が十分に抑制できる。このため、高いＳＮ比で検出信号が得られることとなる。この場合も、Ｎ⁺型高濃度不純物半導体層２１の不純物濃度は、１０¹⁵／ｃｍ³以上が好ましい。

また、凹部１２の形状が角錐台（四角錐台）となっているため、断面形状が円形の光ファイバＦの端部が、凹部１２の側面（絶縁膜２４）に対し、４点のみで当接することとなる。このため、凹部１２の側面が光ファイバＦの端部によって物理的ダメージ（結晶欠陥等）を受け得る箇所が少なくて済み、凹部１２の側面で発生する暗電流の低減化が図られることとなる。

＜第１の変形例＞
以下、図面を参照して、上述の実施形態に対する第１の変形例について説明する。
図９は、本実施形態に対する第１の変形例としてのホトダイオードの断面構成を示す断面図である。

図９に示すように、第１の変形例としてのホトダイオード１ａは、凹部１２がスペーサ１０ａによって形成されたものである。スペーサ１０ａは、パイレックス（登録商標）等のガラス、セラミック、シリコン等によって成り、厚さは、２００μｍ程度である。

スペーサ１０ａは、面Ｓ２側において、絶縁膜２４ａを介してＮ型半導体基板１０に貼り合わされている。このスペーサ１０ａの貼り合わせは、陽極接合（スペーサ１０ａがガラスの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。

また、スペーサ１０ａの表層には、ファイバガイド１３が貼り合わされている。このファイバガイド１３の貼り合わせは、陽極接合（ファイバガイド１３、スペーサ１０ａの一方がガラスで他方がシリコンの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。このため、光ファイバＦの端部によってスペーサ１０ａ（凹部１２内部の側面）に物理的ダメージ（結晶欠陥等）が加えられ、このダメージに起因してキャリア（暗電流）が発生しても、光検出領域を有するＮ型半導体基板１０とは絶縁膜２４ａによって電気的に絶縁されているため、この暗電流によるノイズがＮ型半導体基板１０に流れて外部に出力される、ということが生じにくくなる。これにより、高いＳＮ比で検出信号が得られることとなる。この場合、Ｎ⁺型高濃度不純物半導体層２１ａの不純物濃度は、１０¹⁵／ｃｍ³以上が好ましい。

また、Ｎ⁺型高濃度不純物半導体層２１ａは、アキュームレーション層として好適に機能することができる。このため、高い光感度が実現できる。

次に、図１０〜図１３を参照してホトダイオード１ａの製造方法の一例について説明する。

まず、面Ｓ１及び面Ｓ２が（１００）面であるＮ型シリコンウエハからなるＮ型半導体基板１０を準備する。このＮ型半導体基板１０に熱酸化を施すことにより、Ｎ型半導体基板１０の面Ｓ１に対し、ＳｉＯ₂からなる絶縁膜を形成する。次に、この絶縁膜の所定部分に開口を形成し、開口からＮ型半導体基板１０に対し、例えばリンを添加することによりＮ⁺型高濃度不純物半導体領域２２を形成する。その後、Ｎ型半導体基板１０を酸化させて、面Ｓ１に絶縁膜を形成する。同様に、この絶縁膜の所定部分に開口を形成し、開口からＮ型半導体基板１０に対し、例えばボロンを添加することによりＰ⁺型不純物半導体領域１１を形成する。その後、Ｎ型半導体基板１０を酸化させて、面Ｓ１に絶縁膜２３を形成する。次に、Ｎ型半導体基板１０の面Ｓ２を研磨する（図１０（ａ））。次に、Ｎ型半導体基板１０の面Ｓ２に対し、例えばリンを添加することによりＮ^＋型高濃度不純物半導体層２１ａを形成する（図１０（ｂ））。更に、Ｎ^＋型高濃度不純物半導体層２１ａの表面全体に対し熱酸化を施すことにより、絶縁膜２４ａを形成する（図１０（ｃ））。なお、絶縁膜２４ａの形成後に、Ｎ^＋型高濃度不純物半導体層２１ａを形成するようにしても良い。

その後、面Ｓ１の絶縁膜２３に電極のためのコンタクトホールを形成し、面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する。更に、予め、Ｎ型半導体基板１０と略同型の基板（例えば、パイレックス（登録商標）等のガラスや、セラミック、シリコン等）に対し、凹部１２を設けたスペーサ１０ａを用意する。そして、このスペーサ１０ａを、絶縁膜２４ａの表面に対し、Ｐ^＋型不純物半導体領域１１に対応する箇所に凹部１２が位置するように貼り合わせる（図１１（ａ））。このスペーサ１０ａの貼り合わせは、陽極接合（スペーサ１０ａがガラスの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。次に、予め、Ｎ型半導体基板１０と略同型の基板（例えば、パイレックス（登録商標）等のガラスや、セラミック、シリコン等）に対し、凹部１２に対応する箇所に、貫通孔４０を設けたファイバガイド１３を用意する。そして、貫通孔４０が凹部１２に連通するように、このファイバガイド１３をＮ型半導体基板１０の表面に貼り合わせる（図１１（ｂ））。このファイバガイド１３の貼り合わせは、陽極接合（スペーサ１０ａ、ファイバガイド１３のうち一方がガラスで他方がシリコンの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。次に、Ｎ型半導体基板１０の面Ｓ１に、ＳｉＮからなるパッシベーション膜３１をプラズマＣＶＤ法により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図１１（ｃ））。

さらに、面Ｓ１に樹脂や無機絶縁膜からなる厚い支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。このとき、支持膜３２としては、樹脂であれば、例えばエポキシ系、アクリル系、又はポリイミド系のものを用いることができ、無機絶縁膜であれば、例えばＣＶＤやＳＯＧ等により形成可能なＳｉＯ₂等を用いることができる。また、支持膜３２の貫通孔３２ａは、例えば樹脂として感光性のものを用いてフォトリソグラフィー法で形成するか、或いはエッチング等によるパターニングで形成することができる（図１２（ａ））。次に、貫通孔３１ａ及び貫通孔３２ａを充填するように、面Ｓ１上にＣｕからなる導電性部材３３を堆積させる。これは、例えば、貫通孔３１ａ及び貫通孔３２ａから露出するアノード電極２５及びカソード電極２６の表面にＣｕシード層等をスパッタ等により堆積させた後、そのＣｕシード層上にメッキによりＣｕ等を堆積させることにより行うことができる。なお、アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図１２（ｂ））。

次に、導電性部材３３の表面を研磨することにより、支持膜３２の表面に堆積した導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図１３（ａ））。次に、充填電極３３ａ，３３ｂの表面に、それぞれＮｉとＡｕ等の積層膜からなるＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。そして、ＵＢＭ３４ａ，３４ｂ上に、半田等からなるバンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図１３（ｂ））。次に、個片化されたホトダイオード１ａを得るために、ダイシングを行う。このダイシングは、鎖線Ｌに示す方向で行われる。具体的には、図１３（ｂ）に示すウエハは、支持膜３２、パッシベーション膜３１、絶縁膜２３、Ｎ型半導体基板１０及びファイバガイド１３の順にダイシングされる。これにより、図１３（ｂ）に示すウエハは個片化され、Ｐ⁺型不純物半導体領域１１と凹部１２とを１対有するホトダイオード１ａを得る。

次に、各個片化されたホトダイオード１ａに対し、ファイバガイド１３の貫通孔４０を介して光ファイバＦが凹部１２内に至るまで挿入される。この際、光ファイバＦの端部は、凹部１２の側面（絶縁膜２４ａ）に四点で当接する。そして、この光ファイバＦは、貫通孔４０の内面との間で、樹脂接合や半田接合等によって固着される。

＜第２の変形例＞
以下、上述の実施形態に対する第２の変形例について説明する。図１４は、本実施形態に対する第２の変形例としてのホトダイオードの断面構成を示す断面図である。

第２の変形例としてのホトダイオード１ｂは、ＳＯＩウェハを用いて、Ｎ型半導体基板１０とスペーサ１０ｂとを構成したものである。Ｎ型半導体基板１０の表面に形成された絶縁膜２４ｂの表面にはスペーサ１０ｂが積層されている。このスペーサ１０ｂによって凹部１２が形成されている。Ｎ型半導体基板１０における絶縁膜２４ｂの内側であって、凹部１２に対応する領域にはＮ^＋型高濃度不純物半導体層２１ｂが形成されている。このＮ⁺型高濃度不純物半導体層２１ｂは、アキュームレーション層として好適に機能するため、高い光感度が実現できる。

また、スペーサ１０ｂの表層には、ファイバガイド１３が貼り合わされている。このファイバガイド１３の貼り合わせは、陽極接合（ファイバガイド１３、スペーサ１０ｂの一方がガラスで他方がシリコンの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。このため、光ファイバＦの端部によってスペーサ１０ｂ（凹部１２内部の側面）に物理的ダメージ（結晶欠陥等）が加えられ、このダメージに起因してキャリア（暗電流）が発生しても、光検出領域を有するＮ型半導体基板１０とは絶縁膜２４ｂによって電気的に絶縁されているため、この暗電流によるノイズがＮ型半導体基板１０に流れて外部に出力される、ということが生じにくくなる。これにより、高いＳＮ比で検出信号が得られることとなる。この場合、Ｎ⁺型高濃度不純物半導体層２１ｂの不純物濃度は、１０¹⁵／ｃｍ³以上が好ましい。

次に、図１５〜図１８を参照してホトダイオード１ｂの製造方法の一例について説明する。

まず、面Ｓ１及び面Ｓ２が（１００）面であるＮ型シリコンウエハからなるＳＯＩウェハを準備する。このＳＯＩウェハに熱酸化を施すことにより、ＳＯＩウェハの面Ｓ１に対し、ＳｉＯ₂からなる絶縁膜を形成する。次に、この絶縁膜の所定部分に開口を形成し、開口からＳＯＩウェハに対し、例えばリンを添加することによりＮ⁺型高濃度不純物半導体領域２２を形成する。その後、ＳＯＩウェハを酸化させて、面Ｓ１に絶縁膜を形成する。同様に、この絶縁膜の所定部分に開口を形成し、開口からＳＯＩウェハに対し、例えばボロンを添加することによりＰ⁺型不純物半導体領域１１を形成する。その後、ＳＯＩウェハを酸化させて、面Ｓ１に絶縁膜２３を形成する。次に、ＳＯＩウェハの面Ｓ２にＳｉＮ８４を堆積させる（図１５（ａ））。そして、凹部１２（スペーサ１０ｂ）を形成するために、面Ｓ２上のＳｉＮ８４に開口８５を形成する（図１５（ｂ））。さらに、開口８５からＫＯＨ等によるエッチングを行うことにより凹部１２（スペーサ１０ｂ）を形成し、表面に残ったＳｉＮ８４を除去する（図１５（ｃ））。

次に、Ｎ型半導体基板１０における絶縁膜２４ｂの内側に対し、例えばリンを添加することによりＮ^＋型高濃度不純物半導体層２１ｂを形成する。更に、面Ｓ１の絶縁膜２３に電極のためのコンタクトホールを形成し、面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図１６（ａ））。次に、予め、Ｎ型半導体基板１０と略同型の基板（例えば、パイレックス（登録商標）等のガラスや、セラミック、シリコン等）に対し、凹部１２に対応する箇所に、貫通孔４０を設けたファイバガイド１３を用意する。そして、貫通孔４０が凹部１２に連通するように、このファイバガイド１３をＮ型半導体基板１０の表面に貼り合わせる（図１６（ｂ））。このファイバガイド１３の貼り合わせは、陽極接合（スペーサ１０ｂ、ファイバガイド１３のうち一方がガラスで他方がシリコンの場合）、半田接合（接合部同士が金属形成されている場合）、樹脂接合、又はダイレクトボンディング等によって行われる。次に、Ｎ型半導体基板１０の面Ｓ１に、ＳｉＮからなるパッシベーション膜３１をプラズマＣＶＤ法により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図１６（ｃ））。

さらに、面Ｓ１に樹脂や無機絶縁膜からなる厚い支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。このとき、支持膜３２としては、樹脂であれば、例えばエポキシ系、アクリル系、又はポリイミド系のものを用いることができ、無機絶縁膜であれば、例えばＣＶＤやＳＯＧ等により形成可能なＳｉＯ₂等を用いることができる。また、支持膜３２の貫通孔３２ａは、例えば樹脂として感光性のものを用いてフォトリソグラフィー法で形成するか、或いはエッチング等によるパターニングで形成することができる（図１７（ａ））。次に、貫通孔３１ａ及び貫通孔３２ａを充填するように、面Ｓ１上にＣｕからなる導電性部材３３を堆積させる。これは、例えば、貫通孔３１ａ及び貫通孔３２ａから露出するアノード電極２５及びカソード電極２６の表面にＣｕシード層等をスパッタ等により堆積させた後、そのＣｕシード層上にメッキによりＣｕ等を堆積させることにより行うことができる。なお、アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図１７（ｂ））。

次に、導電性部材３３の表面を研磨することにより、支持膜３２の表面に堆積した導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図１８（ａ））。次に、充填電極３３ａ，３３ｂの表面に、それぞれＮｉとＡｕ等の積層膜からなるＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。そして、ＵＢＭ３４ａ，３４ｂ上に、半田等からなるバンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図１８（ｂ））。次に、個片化されたホトダイオード１ａを得るために、ダイシングを行う。このダイシングは、鎖線Ｌに示す方向で行われる。具体的には、図１８（ｂ）に示すウエハは、支持膜３２、パッシベーション膜３１、絶縁膜２３、Ｎ型半導体基板１０及びファイバガイド１３の順にダイシングされる。これにより、図１８（ｂ）に示すウエハは個片化され、Ｐ⁺型不純物半導体領域１１と凹部１２とを１対有するホトダイオード１ｂを得る。

次に、各個片化されたホトダイオード１ｂに対し、ファイバガイド１３の貫通孔４０を介して光ファイバＦが凹部１２内に至るまで挿入される。この際、光ファイバＦの端部は、凹部１２の側面（絶縁膜２４ｂ）に四点で当接する。そして、この光ファイバＦは、貫通孔４０の内面との間で、樹脂接合や半田接合等によって固着される。

本実施形態に係るホトダイオードの断面構成を示す断面図である。本実施形態に係るホトダイオードの構成を説明するための平面図である。本実施形態に係るホトダイオードの外観を示す斜視図である。本実施形態に係るホトダイオードの製造工程を説明するための断面図である。本実施形態に係るホトダイオードの製造工程を説明するための断面図である。本実施形態に係るホトダイオードの製造工程を説明するための断面図である。本実施形態に係るホトダイオードの製造工程を説明するための断面図である。本実施形態に係るホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの断面構成を示す断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの断面構成を示す断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。本実施形態に係る他のホトダイオードの製造工程を説明するための断面図である。

符号の説明

１，１ａ，１ｂ…ホトダイオード、１０…Ｎ型半導体基板、１０ａ，１０ｂ…スペーサ、１１…Ｐ^＋型不純物半導体領域、１２…凹部、１３…ファイバガイド、２１…Ｎ^＋型高濃度不純物半導体層、２１ａ，２１ｂ…Ｎ^＋型高濃度不純物半導体層、２２…Ｎ^＋型高濃度不純物半導体領域、２３，２４，２４ａ，２４ｂ…絶縁膜、２５…アノード電極、２６…カソード電極、３１…パッシベーション膜、３１ａ…貫通孔、３２…支持膜、３２ａ，４０…貫通孔、３３ａ，３３ｂ…充填電極、３４ａ，３４ｂ…ＵＢＭ、３５ａ，３５ｂ…バンプ、８４…ＳｉＮ、８５…開口、Ｆ…光ファイバ。

Claims

光ファイバを保持するとともに、該光ファイバの端部から出力される光信号を検出する光検出領域を備えた光検出素子であって、
厚み方向に薄化された凹部が、前記光検出領域に対向する箇所に設けられ、
前記凹部は、前記光検出領域の近傍では前記光ファイバよりも小さな断面径を有している一方で、前記光ファイバの端部を前記光検出領域の近傍まで案内可能となっている、ことを特徴とする光検出素子。
前記凹部は、前記光検出領域から離れるにしたがって断面径が大きくなるテーパ形状を有している、ことを特徴とする請求項１に記載の光検出素子。
前記光検出領域を有する半導体層と前記凹部を構成する凹部構成層とが同一の部材によって一体に形成されている、ことを特徴とする請求項１又は２に記載の光検出素子。
前記光検出領域を有する半導体層と前記凹部を構成する凹部構成層とは、互いに貼り合わされている、ことを特徴とする請求項１又は２に記載の光検出素子。
前記半導体層と前記凹部構成層とは、互いに、半田接合、樹脂接合、又はダイレクトボンディングされている、ことを特徴とする請求項４に記載の光検出素子。
前記凹部構成層はシリコンによって成る、ことを特徴とする請求項３〜５のうち何れか一項に記載の光検出素子。
前記光ファイバの外周面と、前記凹部の内周面との間に設けられた遮光部材を有する、ことを特徴とする請求項１〜６のうち何れか一項に記載の光検出素子。
前記凹部内に前記光ファイバの端部を案内するファイバガイドを有する、ことを特徴とする請求項１〜７のうち何れか一項に記載の光検出素子。
前記ファイバガイドの表面は金属膜で覆われている、ことを特徴とする請求項１〜８のうち何れか一項に記載の光検出素子。