JP2009010288A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009010288A
JP2009010288A JP2007172416A JP2007172416A JP2009010288A JP 2009010288 A JP2009010288 A JP 2009010288A JP 2007172416 A JP2007172416 A JP 2007172416A JP 2007172416 A JP2007172416 A JP 2007172416A JP 2009010288 A JP2009010288 A JP 2009010288A
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
semiconductor substrate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007172416A
Other languages
English (en)
Inventor
Takahiro Kawashima
貴宏 川島
Rui Kurihara
塁 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007172416A priority Critical patent/JP2009010288A/ja
Publication of JP2009010288A publication Critical patent/JP2009010288A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】受光素子への不要な光の浸入を防止することで、半導体装置の特性ずれを防止することを主たる目的とする。
【解決手段】半導体基板2の表面には、ホトダイオードから成る複数の受光素子3が島状に形成されている。半導体基板1の表面には、受光素子3で変換された電気信号を増幅するためのトランジスタ素子(増幅素子)等から成る集積回路4が形成されている。半導体基板2の側面及び裏面全体は絶縁膜10で被覆されている。絶縁膜10上には、パッド電極6と電気的に接続された配線層11が形成されている。配線層11上には電極接続層12及びバンプ電極14が形成されている。各受光素子3は、垂直方向から見た場合にバンプ電極14の領域よりも内側に形成されている。
【選択図】図1

Description

本発明は、光信号を電気信号に変換するための素子を備える半導体装置に関するものである。
従来から、光の吸収により光信号を電気信号に変換するための素子(受光素子)としてホトダイオードが知られている。半導体基板上にホトダイオードが形成された従来の半導体装置について図面を参照しながら説明する。図9は、従来の半導体装置100の概略を示す断面図である。
シリコン(Si)等から成る半導体基板101の表面には、ホトダイオードから成る受光素子102が形成され、更に、受光素子102と電気的に接続されたパッド電極103が絶縁膜104を介して形成されている。パッド電極103は、シリコン窒化膜等から成るパッシベーション膜105で被覆されている。
半導体基板101の表面上には、ガラス基板等の支持体106がエポキシ樹脂等から成る接着層107を介して貼り合わされている。支持体106は、製造工程の中で薄型化される半導体基板101を保持し、半導体基板101の表面に形成された素子を保護する。
半導体基板101の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜108が形成されている。絶縁膜108上には、パッド電極103と電気的に接続されたアルミニウム等から成る配線層109が、半導体基板101の側面及び裏面に沿って形成されている。また、絶縁膜108及び配線層109を被覆して、ソルダーレジスト等から成る保護層110が形成されている。保護層110の所定領域には開口部が形成され、この開口部を通して配線層109と電気的に接続されたボール状のバンプ電極111が形成されている。
半導体基板101の表面側から入射される光は受光素子102で受けられ、受光素子102はその光の量に応じた出力電流を流す。そのため、このような半導体装置100は「明るい」「暗い」といった周囲の明るさを感知するセンサ(照度センサ)や、CDやDVDの光ピックアップ装置等に用いられている。
本発明に関連した技術は、例えば以下の特許文献に記載されている。
特開2006−93367号公報
上述した半導体装置100においては、半導体基板101の表面側から入射される光の量に応じて所定の電流が出力されるように、受光素子102やトランジスタ等の回路素子が設計されていた。
しかしながら、近年は半導体基板101の薄型化が進んでいることもあり、半導体基板101の裏面側から想定外の光が半導体基板101を透過して受光素子102に入射し、この誤検知によって受光素子102から出力される電流値が目標特性からずれるという問題があった。特に赤外線は半導体基板101を透過し易く、裏面側からの赤外線の入射が半導体装置100の特性ずれに大きな影響を及ぼすことがあった。なお、このような設計上予定しない不要な光の浸入による特性ずれの問題は、照度センサや光ピックアップ装置に限らず、受光素子を備える種々の装置において重要な問題となっている。
そこで本発明は、受光素子への不要な光の浸入を防止することで、半導体装置の特性ずれを防止することを主たる目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、表面に受光素子が形成された半導体基板と、前記半導体基板の裏面上に、前記半導体基板の裏面方向から表面方向へ入射される光を遮断する金属層とを備え、前記金属層は、前記受光素子の全体を覆っていることを特徴とする。
また、本発明の半導体装置は、前記半導体基板の表面に、前記受光素子とは電気的に接続されておらず、受光素子の動作に影響を与えないダミー受光素子を備え、前記金属層は、前記受光素子と前記ダミー受光素子のうち、前記受光素子のみを覆っていることを特徴とする。
また、本発明の半導体装置は、前記半導体基板の表面に、前記受光素子とは電気的に接続されておらず、受光素子の動作に影響を与えないダミー受光素子を備え、前記金属層は、前記ダミー受光素子を部分的に覆っていることを特徴とする。
本発明では、半導体基板の表面のうち、半導体基板の裏面に形成された金属層(バンプ電極や電極接続層等)と対応する領域に受光素子が形成されている。そのため、半導体基板の裏面方向から表面方向に入射される光が仮にあったとしても、当該光は金属層で遮断されて受光素子に到達せず(あるいは到達し難く)、受光素子の動作特性ずれを防止することができる。
次に、本発明の第1の実施形態について図1及び図2を参照しながら説明する。図1は、本実施形態に係る半導体装置1の断面図であり、図2は半導体装置1を裏面側から見た平面図の概略である。なお、図1は図2のX−X線に沿った断面図に相当する。
シリコン等から成る半導体基板2の表面には、ホトダイオードから成る複数(本実施形態では4つ)の受光素子3が島状に形成されている。受光素子3は、半導体基板2の表面側から入射される光を電気信号に変換するための素子である。受光素子3のより具体的な断面構造は、後述する受光素子21(図7参照)と同様である。
半導体基板1の表面には受光素子3以外にも、抵抗(拡散抵抗やポリシリコン抵抗)、容量、受光素子3で変換された電気信号を増幅するためのトランジスタ素子(増幅素子)等から成る集積回路4が形成されている。受光素子3と集積回路4は、不図示の配線を介して相互に接続されている。
半導体基板2の表面上には絶縁膜5(例えば、熱酸化法やCVD法等によって形成されたシリコン酸化膜)が形成されており、絶縁膜5の一部上には、受光素子3あるいは集積回路4と電気的に接続されたアルミニウム等から成るパッド電極6が形成されている。パッド電極6の形成位置に限定はなく、半導体基板2上に形成されていても良い。
絶縁膜5上には、パッド電極6の一部または全部を被覆するパッシベーション膜7(例えば、CVD法により形成されたシリコン窒化膜)が形成されている。
半導体基板2の表面上には、エポキシ樹脂やポリイミド,レジスト,アクリル等から成る接着層8を介して支持体9が貼り合わされている。支持体9は、例えばフィルム状の保護テープでもよいし、ガラスや石英,セラミック,金属等の剛性の基板であってもよいし、樹脂から成るものでもよい。支持体9は、半導体装置1を支持すると共にその表面側を保護する機能を有するものであり、その膜厚は例えば約400μm程度である。また、支持体9は透明もしくは半透明の材料から成り、受光素子3が受光すべき波長の光を透過する性状を有するものである。
なお、必要に応じて支持体9を設けずに半導体装置1を構成してもよい。また、受光素子3に入射させたくない特定の波長の光を遮断するためにフィルター層を設けても良い。例えば、赤外線の受光素子3への入射を防止するために、支持体9の半導体基板2の表面側に赤外線フィルター層を設けることができる。
半導体基板2の側面及び裏面全体は絶縁膜10(例えばプラズマCVD法によって形成されたシリコン酸化膜やシリコン窒化膜)で被覆されている。絶縁膜10上には、パッド電極6と電気的に接続されたアルミニウム等から成る配線層11が、半導体基板2の側面及び裏面に沿って形成されている。
配線層11上には後述するバンプ電極14の台座として、電極接続層12を形成することが好ましい。電極接続層12を形成するのは、アルミニウム等から成る配線層11と、ハンダ等から成るバンプ電極14とが接合し難いという理由や、バンプ電極14の材料が配線層11側に流入してくることを防止するという理由による。電極接続層12は、例えばレジスト層をマスクとしてニッケル(Ni)層と金(Au)層等の金属層を配線層11や絶縁膜10上に順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。なお、電極接続層12は、配線層11のバンプ電極14が形成される予定の領域にのみ形成することもできる。
絶縁膜10や電極接続層12を被覆して、ソルダーレジストやポリイミド系樹脂等から成る保護層13が形成されている。保護層13の所定領域には開口部が形成され、この開口部を通して電極接続層12と電気的に接続されたハンダ等から成るバンプ電極14が形成されている。バンプ電極14は、プリント基板等の回路基板に当該半導体装置を実装する際の外部電極であり、電極接続層12,配線層11,及びパッド電極6を介して受光素子3及び集積回路4と電気的に接続されている。
なお、図1ではバンプ電極14が半導体基板2の裏面上に形成されているが、その一部を半導体基板2の側面に延在するように形成させることも可能である。かかる構成によれば、バンプ電極14の平面的な面積が拡がり、半導体基板2の側面側及び裏面側から受光素子3方向への光の浸入を遮断する効果を向上させることができる。
次に、半導体装置1の裏面側から見た平面構造について説明する。各受光素子3は、図2に示すように、垂直方向(半導体基板2の厚み方向)からみた場合にバンプ電極14と重畳しており、更に言えば各受光素子3は各バンプ電極14の形成領域よりも内側に形成されている。また、集積回路4も同様にしてバンプ電極14の形成領域よりも内側に形成されている。換言すれば、バンプ電極14は、受光素子3及び集積回路4の全体を覆っている。
以上のように構成された半導体装置1は、バンプ電極14を介してプリント基板等に実装される。そして、バンプ電極14から電極接続層12,配線層11,及びパッド電極6を介して受光素子3のカソード電極及びアノード電極に所定の電位(例えば、カソード電極に電源電位、アノード電極に接地電位)が印加され、逆バイアス状態で動作させる。この逆バイアスによって空乏層が形成され、光の入射を受けた際、光の量に応じて受光素子3に電流が発生する。
第1の実施形態に係る半導体装置1では、複数の受光素子3が形成され、各受光素子3はバンプ電極14と対応する領域内に形成されている。そのため、半導体基板2の裏面側から受光素子3の方向に想定外の光が入射したとしても、当該光はバンプ電極14で遮断されて受光素子3まで到達しない。従って、半導体基板2の表面側からの光のみを受光素子3で正確に受光することができ、誤動作(不要な電流の発生)のない、所望の特性を持った半導体装置1を得ることができる。特に、赤外線のような透過し易い光の裏面側からの入射を効果的に防止できる点が優れている。なお、半導体基板2の表面側からも受光素子3に赤外線を入射させたくない場合には、上記のとおり赤外線フィルター層を受光素子3の上方に設ければよい。
なお、図3に示すように、半導体基板2の表面のうち電極接続層12に対応する領域内に受光素子3を形成しても、受光素子3まで不要な光が到達することを防ぐことができる。つまり、半導体基板2の裏面上で受光素子3を覆う構成要素は、光を吸収あるいは反射させる等して光の透過を遮断できる材料から成るものであればよく、バンプ電極14や電極接続層12に限らず配線層11であってもよい。
このように、半導体基板2の裏面側や側面側に形成された金属層(本実施形態ではバンプ電極14,電極接続層12,配線層11)に、本来の機能(半導体素子への電源供給を介在する機能)に加えて、遮光機能を持たせるようにすることで、別途遮光層を半導体基板2の裏面側に形成することを要しない。従って、製造工程を簡略化して製造コストを抑えるとともに、半導体装置の生産性を向上させることができる。
また、本実施形態では集積回路4が、バンプ電極14や電極接続層12の形成領域よりも内側に形成されている。そのため、集積回路4を構成する素子にも半導体基板2の裏面側からの光が到達せず、集積回路4に形成されたバイポーラトランジスタ等の増幅素子の誤動作を防止することができる。
また、本実施形態における受光素子は単一ではなく、半導体基板2の表面上において複数の受光素子が島状に形成されており、一つの受光素子が機能しない状況下であっても他の領域に形成された受光素子が機能する。そのため、半導体装置1がプリント基板等のずれた位置に実装されたり、受光窓が形成された鏡筒部内等に半導体装置1を配置する際に受光窓と半導体装置1との位置関係が目的位置から僅かにずれたとしても、受光素子3へ入射する光量を出来る限り確保することが出来る。
また、バンプ電極14や電極接続層12等の面積を拡張させ、その一部を半導体基板2の裏面だけに限らず側面に延在するように形成することで、受光素子3や集積回路4を覆ってもよい。こうすることで、半導体基板2の裏面に対して斜め方向から受光素子3への光の浸入を遮断する効果を向上させることもできる。
次に、本発明の第2の実施形態に係る半導体装置20について図4乃至図7を参照しながら説明する。なお、第1の実施形態と同様の構成については同一記号を用いてその説明を省略する。図4は半導体装置20を裏面側から見た平面図であり、図5は図4のY−Y線に沿った断面図であり、図6は半導体装置20の使用例を示す回路図であり、図7は図4及び図5における受光素子21とダミー受光素子22の構造の一例を示す断面図である。なお、図7では、配線層11やバンプ電極14等を便宜上省略して描いている。
半導体基板2の表面には、図4及び図5に示すように、ホトダイオードから成る複数(本実施形態では4つ)の受光素子21と、受光素子21に隣接して複数(本実施形態では5つ)の領域に区分されたダミー受光素子22とが形成されている。ここで、受光素子21は半導体基板2の表面のうちバンプ電極14や電極接続層12と重畳した領域に形成され、ダミー受光素子22はバンプ電極14や電極接続層12と重畳しない領域に大部分が形成されている点が特徴である。つまり、バンプ電極14あるいは電極接続層12は、半導体基板2の裏面側から受光素子21を覆っているが、ダミー受光素子22を覆っていない。本実施形態では、受光素子21とダミー受光素子22の境界が、バンプ電極14あるいは電極接続層12の外周上に配置されるようになっている。
受光素子21は半導体基板2の表面側から入射される光を電気信号に変換するための素子であって、図6に示すように集積回路4と接続されている。各受光素子4のアノード電極は相互に接続されていてもよい。ダミー受光素子22は、実質的に受光素子21と同一の構造(アノード領域やカソード領域)を備えるが、図6に示すように、集積回路4や受光素子3とは電気的に接続されておらず、受光素子3の動作を含めて本来的な回路動作に影響を与えない素子である。
図7を用いて、図4のY−Y線における受光素子21とダミー受光素子22の断面構造の一例を説明する。P型の半導体基板2上には、ノンドープのエピタキシャル層25、及びエピタキシャル層25を複数の島状の領域に分離するためのP分離層26が形成されている。エピタキシャル層25は、公知のエピタキシャル結晶成長法にて形成することができる。また、P分離層26は、P型不純物から成る上分離層26a及び下分離層26bがエピタキシャル層25内で重畳して一体化した構成になっている。上分離層26aは、エピタキシャル層25の上面からボロン(B)等のP型不純物を下方拡散することにより形成される。一方、下分離層26bは、半導体基板2の底部側からボロン(B)等のP型不純物を上方拡散することにより形成される。P分離層26によって隣り合う受光素子21、ダミー受光素子22は電気的に分離される。
エピタキシャル層25の表面には、受光領域となるN半導体層27,28が形成されている。N半導体層27,28は、エピタキシャル層25の所定領域上に開口部を有するレジスト層をマスクとしてヒ素(As)等のN型不純物をイオン注入することで形成される。
エピタキシャル層25上には絶縁膜5が形成されており、当該絶縁膜5に部分的に形成されたコンタクトホールを介してアルミニウム等から成るカソード電極29、ダミーカソード電極30がN半導体層27,28と接続して形成されている。また、P分離層26の所定領域上にもアノード電極31,ダミーアノード電極32が形成されている。これら各電極は、不図示の配線を介してパッド電極6と接続されている。
以上のように構成された半導体装置20では、受光素子21のカソード電極29及びアノード電極31に所定の電位を印加して逆バイアス状態で動作させる。また、ダミー受光素子22は、ダミーカソード電極30及びダミーアノード電極32を図6に示すように接地する等して実際の回路動作に影響を与えないようにする。
第2の実施形態に係る半導体装置20では、受光素子21がそれぞれ、半導体基板2の表面のうちバンプ電極14や電極接続層12等の金属層と重畳した領域に形成されており、ダミー受光素子22が、半導体基板2の表面のバンプ電極14や電極接続層12と重畳しない領域に形成されている。そのため、第1の実施形態で得られた効果に加えて以下の効果を有する。つまり、半導体基板2の裏面側からの光は、ダミー受光素子22のアノード領域及びカソード領域で吸収される。そして、生成されたキャリアの殆どは当該ダミー受光素子22の電流と成るため、受光素子21及び集積回路4には裏面側からの光の影響が及ばず、半導体基板2の表面側からの光のみを受光素子21で正確に受光することができ、所望の特性を持った半導体装置20を得ることができる。
また、図4で示したダミー受光素子22を、図8で示したように外側に一定距離拡張させ、バンプ電極14あるいは電極接続層12をダミー受光素子22と部分的に重畳させるように設計することもできる。この場合、受光素子21はバンプ電極14や電極接続層12の形成領域の、より内側に配置される。かかる構成によれば、半導体基板2の裏面の斜め方向から入射する光をダミー受光素子22の光電流として効果的に捕獲することができ、不要な光が受光素子21及び集積回路4に到達することを防ぐことができる。従って、半導体基板2の裏面の斜め方向から入射する光が懸念される状況下であっても、半導体基板2の表面側からの光のみを受光素子21で正確に受光することができ、誤動作(不要な電流の発生)が少ない、所望の特性を持った半導体装置20を得ることができる。なお、ダミー受光素子22は、図4で示したように複数の領域に区分して形成しても良いし、図8に示すように単一の領域に形成してもよい。
なお、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能である。例えば、上記実施形態ではボール状のバンプ電極14を有するBGA(Ball Grid Array)型の半導体装置について説明したが、LGA(Land Grid Array)やその他のCSP型,フリップチップ型の半導体装置に適用するものであっても構わない。本発明は、受光素子への不要な光の浸入を防止する技術として広く適用できるものである。
本発明の第1の実施形態に係る半導体装置を示す断面図である。 本発明の第1の実施形態に係る半導体装置を示す平面図である。 本発明の第1の実施形態に係る半導体装置を示す平面図である。 本発明の第2の実施形態に係る半導体装置を示す平面図である。 本発明の第2の実施形態に係る半導体装置を示す断面図である。 本発明の第2の実施形態に係る半導体装置の使用例を示す回路図である。 本発明の第2の実施形態に係る半導体装置を示す断面図である。 本発明の第2の実施形態に係る半導体装置を示す平面図である。 従来の半導体装置を示す断面図である。
符号の説明
1 半導体装置 2 半導体基板 3 受光素子
4 集積回路 5 絶縁膜 6 パッド電極 7 パッシベーション膜
8 接着層 9 支持体 10 絶縁膜 11 配線層 12 電極接続層
13 保護層 14 バンプ電極 20 半導体装置 21 受光素子
22 ダミー受光素子 25 エピタキシャル層 26 P+分離層
26a 上分離層 26b 下分離層 27 N+半導体層
28 N+半導体層 29 カソード電極 30 ダミーカソード電極
31 アノード電極 32 ダミーアノード電極 100 半導体装置
101 半導体基板 102 受光素子 103 パッド電極
104 絶縁膜 105 パッシベーション膜 106 支持体
107 接着層 108 絶縁膜 109 配線層 110 保護層
111 バンプ電極

Claims (6)

  1. 表面に受光素子が形成された半導体基板と、
    前記半導体基板の裏面上に、前記半導体基板の裏面方向から表面方向へ入射される光を遮断する金属層とを備え、
    前記金属層は、前記受光素子の全体を覆っていることを特徴とする半導体装置。
  2. 前記半導体基板の表面に、前記受光素子とは電気的に接続されておらず、受光素子の動作に影響を与えないダミー受光素子を備え、
    前記金属層は、前記受光素子と前記ダミー受光素子のうち、前記受光素子のみを覆っていることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体基板の表面に、前記受光素子とは電気的に接続されておらず、受光素子の動作に影響を与えないダミー受光素子を備え、
    前記金属層は、前記ダミー受光素子を部分的に覆っていることを特徴とする請求項1に記載の半導体装置。
  4. 前記受光素子は、前記半導体基板の表面上に複数形成され、
    前記金属層は、前記複数の受光素子のそれぞれを覆っていることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
  5. 前記受光素子に接続された増幅素子を含む集積回路と、
    前記半導体基板の表面側に形成された、前記受光素子または前記集積回路と電気的に接続された電極とを備え、
    前記金属層は、前記電極を介して前記受光素子または前記集積回路と電気的に接続されていることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置。
  6. 前記金属層はバンプ電極であることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置。
JP2007172416A 2007-06-29 2007-06-29 半導体装置 Pending JP2009010288A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007172416A JP2009010288A (ja) 2007-06-29 2007-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007172416A JP2009010288A (ja) 2007-06-29 2007-06-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2009010288A true JP2009010288A (ja) 2009-01-15

Family

ID=40325060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007172416A Pending JP2009010288A (ja) 2007-06-29 2007-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2009010288A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP4525846B1 (ja) * 2009-07-01 2010-08-18 パナソニック株式会社 冷蔵庫
JP2011003863A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 半導体装置およびカメラモジュール
CN108075036A (zh) * 2016-11-18 2018-05-25 旭化成微电子株式会社 霍尔元件以及霍尔元件的制造方法
JP2018088514A (ja) * 2016-11-18 2018-06-07 旭化成エレクトロニクス株式会社 ホール素子
JP2018088515A (ja) * 2016-11-18 2018-06-07 旭化成エレクトロニクス株式会社 ホール素子およびホール素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2011003863A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 半導体装置およびカメラモジュール
JP4525846B1 (ja) * 2009-07-01 2010-08-18 パナソニック株式会社 冷蔵庫
JP2011027389A (ja) * 2009-07-01 2011-02-10 Panasonic Corp 冷蔵庫
CN108075036A (zh) * 2016-11-18 2018-05-25 旭化成微电子株式会社 霍尔元件以及霍尔元件的制造方法
JP2018088514A (ja) * 2016-11-18 2018-06-07 旭化成エレクトロニクス株式会社 ホール素子
JP2018088515A (ja) * 2016-11-18 2018-06-07 旭化成エレクトロニクス株式会社 ホール素子およびホール素子の製造方法
US11029372B2 (en) 2016-11-18 2021-06-08 Asahi Kasei Microdevices Corporation Hall element for mitigating current concentration and fabrication method thereof
JP7011897B2 (ja) 2016-11-18 2022-01-27 旭化成エレクトロニクス株式会社 ホール素子およびホール素子の製造方法
JP7011896B2 (ja) 2016-11-18 2022-01-27 旭化成エレクトロニクス株式会社 ホール素子

Similar Documents

Publication Publication Date Title
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US9177981B2 (en) Solid-state imaging device having a metallic pad periphery guard ring
JP4940667B2 (ja) 固体撮像素子及びその製造方法
US7294873B2 (en) X-Y address type solid state image pickup device and method of producing the same
US8575634B2 (en) Chip package and method for fabricating the same
KR101547091B1 (ko) 반도체 장치
JP2010161321A (ja) 光学デバイスおよびその製造方法
JP4693827B2 (ja) 半導体装置とその製造方法
JP2010040672A (ja) 半導体装置およびその製造方法
JP2005045073A (ja) 裏面入射型光検出素子
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP2012018993A (ja) カメラモジュールおよびその製造方法
JP2015095468A (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
JP2009010288A (ja) 半導体装置
JP6254827B2 (ja) 積層型集積回路及びその製造方法
US20100309353A1 (en) Solid-state imaging device and semiconductor device
JP2010245121A (ja) 半導体装置
EP2245665B1 (en) Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
JP5600690B2 (ja) アバランシェフォトダイオード及びその製造方法
JP5044319B2 (ja) 半導体装置
JP2011192873A (ja) 広波長帯域光検出器アレイ
JP2005294435A (ja) 半導体光検出素子及び光検出装置
JP4503452B2 (ja) 固体撮像装置の製造方法
JP2007324632A (ja) 固体撮像素子の製造方法