JP2014187166A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014187166A5 JP2014187166A5 JP2013060691A JP2013060691A JP2014187166A5 JP 2014187166 A5 JP2014187166 A5 JP 2014187166A5 JP 2013060691 A JP2013060691 A JP 2013060691A JP 2013060691 A JP2013060691 A JP 2013060691A JP 2014187166 A5 JP2014187166 A5 JP 2014187166A5
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- insulating thin
- bonding surface
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 7
- 238000004519 manufacturing process Methods 0.000 claims 6
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
Description
以上の工程により、第2電極67と第2絶縁膜69とが露出された平坦な貼合せ面71を有する第2基板7が、回路基板として作製される。
ここまでの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。ただし、貼り合わせ面となる第2電極67の形成において、銅(Cu)の成膜温度は例えば100℃程度に低くし、貼り合わせ後の熱処理温度(例えば400℃)との温度差を可能な限り大きくする。本開示では、次の絶縁性薄膜の成膜、および基板の貼り合わせが特徴的な工程となる。
ここまでの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。ただし、貼り合わせ面となる第2電極67の形成において、銅(Cu)の成膜温度は例えば100℃程度に低くし、貼り合わせ後の熱処理温度(例えば400℃)との温度差を可能な限り大きくする。本開示では、次の絶縁性薄膜の成膜、および基板の貼り合わせが特徴的な工程となる。
Claims (13)
- 第1電極および第1絶縁膜を露出させた貼合せ面を有する第1基板と、
前記第1基板の貼合せ面を覆う絶縁性薄膜と、
第2電極および第2絶縁膜を露出させた貼合せ面を有し、前記貼合せ面と前記第1基板の貼合せ面との間で前記絶縁性薄膜を挟持して貼り合わせられると共に、前記第1電極と当該第2電極が前記絶縁性薄膜の一部を変形・破壊して直接電気的に接続された状態の、前記第1基板に貼り合わせられた第2基板と
を備える半導体装置。 - 前記絶縁性薄膜は酸化膜である
請求項1に記載の半導体装置。 - 前記絶縁性薄膜は窒化膜である
請求項1に記載の半導体装置。 - 前記絶縁性薄膜は、積層構造である
請求項1から3のいずれかに記載の半導体装置。 - 前記絶縁性薄膜は、前記各貼合せ面の全面を覆う状態で設けられた後、貼り合わせ面の電極間のみが変形・破壊されている
請求項1から4のいずれかに記載の半導体装置。 - 前記第1基板の貼合せ面、および前記第2基板の貼合せ面は、平坦化面である
請求項1から5のいずれかに記載の半導体装置。 - 半導体装置の製造方法において、
電極および絶縁膜が露出された貼合せ面を有する2枚の基板のうち少なくとも一方の貼合せ面を覆う状態で、絶縁性薄膜を成膜し、
前記絶縁性薄膜を介して前記2枚の基板の貼合せ面同士を対向配置し、
前記2枚の基板の電極同士が前記絶縁性薄膜を介して電気的に接続される状態に位置合わせをして、前記2枚の基板を貼り合わせることを行なう
製造方法。 - 貼り合わされた前記2枚の基板を熱処理して、第1電極および第2電極で狭持された絶縁性薄膜を、電極を構成する金属の変形・移動によって破壊し、前記第1電極と前記第2電極同士を直接接触させる
請求項7に記載の製造方法。 - 前記熱処理の温度は、前記第1電極または前記第2電極の少なくとも一方の成膜温度よりも十分低い
請求項8に記載の製造方法。 - 前記2枚の基板の両方に、前記絶縁性薄膜を成膜する
請求項7に記載の製造方法。 - 前記2枚の基板の両方に、同じ材料からなる前記絶縁性薄膜を成膜する
請求項7から10のいずれかに記載の製造方法。 - 原子層堆積法により前記絶縁性薄膜を成膜する
請求項7から11のいずれかに記載の製造方法。 - 前記2枚の基板の貼合せ面は、平坦化処理によって形成されている
請求項7から12のいずれかに記載の製造方法。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060691A JP5939184B2 (ja) | 2013-03-22 | 2013-03-22 | 半導体装置の製造方法 |
TW103104291A TWI614880B (zh) | 2013-03-22 | 2014-02-10 | 半導體裝置及製造方法 |
KR1020140020012A KR102158394B1 (ko) | 2013-03-22 | 2014-02-21 | 반도체 장치 및 제조 방법 |
US14/206,489 US9190275B2 (en) | 2013-03-22 | 2014-03-12 | Bonding substrates with electrical connection through insulating film |
CN201810156644.8A CN108198834A (zh) | 2013-03-22 | 2014-03-14 | 半导体装置和制造方法 |
CN201410095150.5A CN104064574B (zh) | 2013-03-22 | 2014-03-14 | 半导体装置和制造方法 |
CN201910445485.8A CN110190076B (zh) | 2013-03-22 | 2014-03-14 | 半导体装置和制造方法 |
CN201910468930.2A CN110211979B (zh) | 2013-03-22 | 2014-03-14 | 光检测装置及其制造方法 |
US14/880,957 US9666627B2 (en) | 2013-03-22 | 2015-10-12 | Electronic apparatus and manufacturing method for an electronic apparatus having multiple substrates directly electrically connected through an insulating film |
US15/607,845 US10134795B2 (en) | 2013-03-22 | 2017-05-30 | Semiconductor device with multiple substrates electrically connected through an insulating film and manufacturing method |
US15/987,278 US10707258B2 (en) | 2013-03-22 | 2018-05-23 | Semiconductor device with multiple substrates electrically connected through an insulating film |
US16/554,347 US11107855B2 (en) | 2013-03-22 | 2019-08-28 | Method for bonding and connecting substrates |
US17/392,733 US20210366958A1 (en) | 2013-03-22 | 2021-08-03 | Semiconductor device and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060691A JP5939184B2 (ja) | 2013-03-22 | 2013-03-22 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014187166A JP2014187166A (ja) | 2014-10-02 |
JP2014187166A5 true JP2014187166A5 (ja) | 2015-03-19 |
JP5939184B2 JP5939184B2 (ja) | 2016-06-22 |
Family
ID=51552209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013060691A Active JP5939184B2 (ja) | 2013-03-22 | 2013-03-22 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (6) | US9190275B2 (ja) |
JP (1) | JP5939184B2 (ja) |
KR (1) | KR102158394B1 (ja) |
CN (4) | CN110211979B (ja) |
TW (1) | TWI614880B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5517800B2 (ja) * | 2010-07-09 | 2014-06-11 | キヤノン株式会社 | 固体撮像装置用の部材および固体撮像装置の製造方法 |
JP5682327B2 (ja) * | 2011-01-25 | 2015-03-11 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び電子機器 |
JP5939184B2 (ja) * | 2013-03-22 | 2016-06-22 | ソニー株式会社 | 半導体装置の製造方法 |
TWI648986B (zh) * | 2014-04-15 | 2019-01-21 | 日商新力股份有限公司 | 攝像元件、電子機器 |
TWI676280B (zh) * | 2014-04-18 | 2019-11-01 | 日商新力股份有限公司 | 固體攝像裝置及具備其之電子機器 |
JP6570417B2 (ja) * | 2014-10-24 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
US9761730B2 (en) * | 2014-10-29 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
JP6335099B2 (ja) | 2014-11-04 | 2018-05-30 | 東芝メモリ株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016174016A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP2016181531A (ja) * | 2015-03-23 | 2016-10-13 | ソニー株式会社 | 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 |
JP2017117828A (ja) * | 2015-12-21 | 2017-06-29 | ソニー株式会社 | 固体撮像素子および電子装置 |
US11405569B2 (en) | 2017-07-25 | 2022-08-02 | Sony Semiconductor Solutions Corporation | Solid-state imaging device |
TWI788430B (zh) * | 2017-10-30 | 2023-01-01 | 日商索尼半導體解決方案公司 | 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器 |
JPWO2020079945A1 (ja) * | 2018-10-15 | 2021-09-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
CN110233980B (zh) * | 2019-06-27 | 2021-11-02 | Oppo广东移动通信有限公司 | 一种有源像素图像传感器及图像处理方法、存储介质 |
KR20210025156A (ko) * | 2019-08-26 | 2021-03-09 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
US11094653B2 (en) * | 2019-11-13 | 2021-08-17 | Sandisk Technologies Llc | Bonded assembly containing a dielectric bonding pattern definition layer and methods of forming the same |
CN111226311B (zh) | 2020-01-07 | 2021-01-29 | 长江存储科技有限责任公司 | 金属-电介质键合方法和结构 |
US20220093492A1 (en) * | 2020-09-18 | 2022-03-24 | Intel Corporation | Direct bonding in microelectronic assemblies |
US11990448B2 (en) | 2020-09-18 | 2024-05-21 | Intel Corporation | Direct bonding in microelectronic assemblies |
WO2022176687A1 (ja) * | 2021-02-22 | 2022-08-25 | 東京エレクトロン株式会社 | 半導体デバイス、接合方法、及び接合システム |
US20230026052A1 (en) * | 2021-07-22 | 2023-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Atomic layer deposition bonding layer for joining two semiconductor devices |
WO2024024450A1 (ja) * | 2022-07-26 | 2024-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3663786B2 (ja) * | 1996-10-14 | 2005-06-22 | ヤマハ株式会社 | 半導体チップの実装方法と実装構造 |
JP3532788B2 (ja) | 1999-04-13 | 2004-05-31 | 唯知 須賀 | 半導体装置及びその製造方法 |
CN100383936C (zh) | 2002-12-20 | 2008-04-23 | 国际商业机器公司 | 三维器件制造方法 |
KR100610481B1 (ko) | 2004-12-30 | 2006-08-08 | 매그나칩 반도체 유한회사 | 수광영역을 넓힌 이미지센서 및 그 제조 방법 |
GB2430172B (en) * | 2005-08-01 | 2009-04-15 | Honda Motor Co Ltd | Method of and apparatus for manufacturing joined body |
JP2007049040A (ja) * | 2005-08-11 | 2007-02-22 | Omron Corp | 接合方法 |
WO2009078215A1 (ja) * | 2007-12-18 | 2009-06-25 | Sharp Kabushiki Kaisha | 半導体装置の製造方法及び半導体装置 |
JP2010066723A (ja) * | 2008-09-12 | 2010-03-25 | Kobe Steel Ltd | 表示装置の製造方法 |
JP2010129576A (ja) | 2008-11-25 | 2010-06-10 | Nikon Corp | 積層半導体基板、及び、積層半導体基板の製造方法 |
KR20100129576A (ko) | 2009-06-01 | 2010-12-09 | 주식회사 유니온 메디칼 | 마이크로 니들을 구비한 스탬프 |
KR101411800B1 (ko) * | 2009-12-26 | 2014-06-24 | 캐논 가부시끼가이샤 | 고체 촬상 장치 및 촬상 시스템 |
JP5843475B2 (ja) * | 2010-06-30 | 2016-01-13 | キヤノン株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
US8377798B2 (en) * | 2010-11-10 | 2013-02-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and structure for wafer to wafer bonding in semiconductor packaging |
US8778773B2 (en) * | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
TWI458072B (zh) * | 2010-12-16 | 2014-10-21 | Soitec Silicon On Insulator | 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造 |
US8716105B2 (en) * | 2011-03-31 | 2014-05-06 | Soitec | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods |
CN102751266B (zh) * | 2011-04-21 | 2016-02-03 | 精材科技股份有限公司 | 芯片封装体及其形成方法 |
JP5919653B2 (ja) | 2011-06-09 | 2016-05-18 | ソニー株式会社 | 半導体装置 |
US8896125B2 (en) * | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
US8697493B2 (en) * | 2011-07-18 | 2014-04-15 | Soitec | Bonding surfaces for direct bonding of semiconductor structures |
US8916448B2 (en) * | 2013-01-09 | 2014-12-23 | International Business Machines Corporation | Metal to metal bonding for stacked (3D) integrated circuits |
JP5939184B2 (ja) * | 2013-03-22 | 2016-06-22 | ソニー株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-03-22 JP JP2013060691A patent/JP5939184B2/ja active Active
-
2014
- 2014-02-10 TW TW103104291A patent/TWI614880B/zh active
- 2014-02-21 KR KR1020140020012A patent/KR102158394B1/ko active IP Right Grant
- 2014-03-12 US US14/206,489 patent/US9190275B2/en active Active
- 2014-03-14 CN CN201910468930.2A patent/CN110211979B/zh active Active
- 2014-03-14 CN CN201410095150.5A patent/CN104064574B/zh active Active
- 2014-03-14 CN CN201810156644.8A patent/CN108198834A/zh active Pending
- 2014-03-14 CN CN201910445485.8A patent/CN110190076B/zh active Active
-
2015
- 2015-10-12 US US14/880,957 patent/US9666627B2/en active Active
-
2017
- 2017-05-30 US US15/607,845 patent/US10134795B2/en active Active
-
2018
- 2018-05-23 US US15/987,278 patent/US10707258B2/en active Active
-
2019
- 2019-08-28 US US16/554,347 patent/US11107855B2/en active Active
-
2021
- 2021-08-03 US US17/392,733 patent/US20210366958A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014187166A5 (ja) | ||
JP2013168419A5 (ja) | ||
CN104716086B (zh) | 半导体装置的制造方法以及半导体装置 | |
JP2009003434A5 (ja) | ||
JP2008311621A5 (ja) | ||
JP2014078558A5 (ja) | ||
JP2011100992A5 (ja) | ||
JP2016518739A5 (ja) | ||
JP2017212437A5 (ja) | 半導体装置の作製方法及び表示装置 | |
JP2016139777A5 (ja) | 半導体装置および半導体装置の作製方法 | |
JP2011009697A5 (ja) | ||
JP2013511142A5 (ja) | ||
FR2963982B1 (fr) | Procede de collage a basse temperature | |
JP2006302891A5 (ja) | ||
JP2012084865A5 (ja) | 半導体装置の作製方法 | |
JP2014013810A5 (ja) | ||
JP2013077711A5 (ja) | ||
JP2016039328A5 (ja) | ||
JP2016119415A5 (ja) | ||
JP2016046530A5 (ja) | 半導体装置の作製方法 | |
JP2011513901A5 (ja) | ||
JP2011035203A (ja) | 熱電変換モジュール | |
JP2008211189A5 (ja) | ||
JP2009038358A5 (ja) | ||
JP2011100991A5 (ja) |