TWI458072B - 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造 - Google Patents

將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造 Download PDF

Info

Publication number
TWI458072B
TWI458072B TW100137587A TW100137587A TWI458072B TW I458072 B TWI458072 B TW I458072B TW 100137587 A TW100137587 A TW 100137587A TW 100137587 A TW100137587 A TW 100137587A TW I458072 B TWI458072 B TW I458072B
Authority
TW
Taiwan
Prior art keywords
adhesion
metal
semiconductor structure
adhesive
metal component
Prior art date
Application number
TW100137587A
Other languages
English (en)
Other versions
TW201250971A (en
Inventor
Mariam Sadaka
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/970,422 external-priority patent/US8778773B2/en
Priority claimed from FR1061166A external-priority patent/FR2969814A1/fr
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201250971A publication Critical patent/TW201250971A/zh
Application granted granted Critical
Publication of TWI458072B publication Critical patent/TWI458072B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Description

將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏 附半導體構造
本發明係有關於將半導體構造直接黏附在一起之方法，以及應用此等方法所形成之黏附半導體構造。
兩個或多個半導體構造之三度空間集積可以替微電子應用帶來許多好處。例如，微電子元件之三度空間集積可以改進電效能及電力消耗，同時減少裝置之底面積。參見，例如，P.Garrou等人所編之《The Handbook of 3D Integration》(Wiley-VCH出版，2008年)。
半導體構造之三度空間集積可以透過以下方式或該些方式之組合而達到：將一半導體晶粒附著至一個或多個額外的半導體晶粒(亦即晶粒對晶粒(D2D))，將一半導體晶粒附著至一個或多個半導體晶圓(亦即晶粒對晶圓(D2W))，以及將一半導體晶圓附著至一個或多個額外的半導體晶圓(亦即晶圓對晶圓(W2W))。
用於將一半導體構造黏附至另一半導體構造之該些黏附技術可以按不同方式加以分類，一種方式為按一層中間材料是否提供於該兩個半導體構造之間以將其黏附在一起而加以分類，第二種方式為按黏附界面是否允許電子(亦即電流)通過該界面而加以分類。所謂的「直接黏附方法」係指在兩個半導體構造之間建立直接的固體對固體化學鍵結，以將其黏附在一起之方法，無需在該些半導體構造間使用一中介之鍵結材料將其黏附在 一起。目前已發展出直接的金屬對金屬黏附方法，以將一第一半導體構造一表面上的金屬材料黏附至一第二半導體構造一表面上的金屬材料。
直接的金屬對金屬黏附方法亦可以按照各方法操作時的溫度範圍加以分類。例如，一些直接的金屬對金屬黏附方法是在相對高溫下進行，因而造成黏附界面上的金屬材料至少有部分熔化。此等直接黏附製程可能不適合用於黏附包含一個或多個裝置構造之已加工半導體構造，因其相對高溫可能對稍早前形成之該些裝置構造有不利影響。
「熱壓黏附」方法為在介於攝氏200度(200℃)及大約攝氏500度(500℃)間之高溫下，通常介於大約攝氏300度(300℃)及大約攝氏400度(400℃)之間，於該些黏附表面間施加壓力之直接黏附方法。
額外之直接黏附方法目前已發展出來，該些方法可以在攝氏200度(200℃)或更低之溫度下進行。對於在攝氏200度(200℃)或更低之溫度下進行之此等直接黏附製程，本文稱為「超低溫」直接黏附方法。超低溫直接黏附方法可以經由仔細移除表面雜質及表面化合物(例如原生氧化層)，以及經由在原子級尺度上增加兩個表面間緊密接觸之面積而進行。兩個表面間緊密接觸之面積通常經由以下方式達成：研磨該些黏附表面以降低其表面粗度至接近原子級尺度之數值、於該些黏附表面間施加壓力而造成塑性變形、或既研磨該些黏附表面又施加壓力，以達到此種塑性變形。
一些超低溫直接黏附方法可以不需在該黏附界面之該些黏附表面間施加壓力，但在其他超低溫直接黏附方法中，可以在該黏附界面之該些黏附表面間施加壓力，以於該黏附界面達到合適的黏附強度。在本領域之技術中，於該些黏附表面間施加壓力之超低溫直接黏附方法通常被稱為「表 面輔助黏附」或「SAB」方法。因此，在本文中，「表面輔助黏附」及「SAB」係指並包括在攝氏200度(200℃)或更低之溫度下，將一第一材料緊靠一第二材料，並在該黏附界面之該些黏附表面間施加壓力，以使該第一材料直接黏附至該第二材料之任何直接黏附製程。
在某些情況下，半導體構造中主動導電部件之間的直接金屬對金屬黏附可能很容易在一段時間後發生機械故障或電氣故障，即便一開始在該些半導體構造之導電部件間建立了可接受的直接金屬對金屬鍵結亦然。雖然尚無法完全了解其原因，但據信此種故障可能至少部分是由三個相關機制中的一個或多個所造成。該些三個相關機制為：應變局部化，其可能由大晶粒所引起；與變形有關之晶粒生長；以及黏附界面上之質量傳送。此種黏附界面上之質量傳送可以至少部分歸因於電遷移、相分離等等。
電遷移為一導電材料中之金屬原子因一電流而造成遷移。改進互連結構之電遷移壽命之各種方法已於本領域之技術中討論。例如J.Gambino等人在2009年IEEE舉辦之Custom Integrated Circuits Conference(CICC)所發表之〈Copper Interconnect Technology for the 32nm Node and Beyond〉(頁141-148)便討論了改進銅內連結之電磁壽命之方法。
本概要係為了以簡要形式介紹許多概念而提供，該些概念將於以下本發明一些示範性實施例之詳細敘述中進一步說明。本概要之目的並非指出所主張專利標的之主要特點或基本特點，亦非用於限制所主張專利標的之範圍。
在一些實施例中，本發明包括將一第一半導體構造直接黏附至一第二半導體構造之方法。含有一金屬及矽之一蓋層可以形成於該第一半導體構造上一第一金屬部件之一表面。該蓋層之一表面可以界定出該第一金屬部件之一第一黏附表面。該第二半導體構造上一第二金屬部件之一第二黏附表面可以直接黏附至該第一半導體構造上該第一金屬部件之第一黏附表面。
在額外之實施例中，本發明包括將一第一半導體構造直接黏附至一第二半導體構造之其他方法。一金屬蓋層可以形成於該第一半導體構造上一第一金屬部件之一表面。該金屬蓋層之一表面界定出該第一金屬部件之一第一黏附表面。該第二半導體構造上一第二金屬部件之一第二黏附表面可以直接黏附至該第一半導體構造上該第一金屬部件之第一黏附表面。
在本發明之其他實施例中，一第一半導體構造可以利用多種方法直接黏附至一第二半導體構造，在該些方法中，該第一半導體構造上一第一金屬部件摻雜了雜質，且該第二半導體構造上一第二金屬部件被直接黏附至該第一半導體構造上該第一金屬部件。
在額外之實施例中，本發明包括應用如本文所述方法而形成之黏附半導體構造。例如，一黏附半導體構造可以包括一第一半導體構造及一第二半導體構造，該第一半導體構造包含一第一金屬部件，該第二半導體構造包含一第二金屬部件。該第二半導體構造之第二金屬部件可以直接黏附至該第一半導體構造之第一金屬部件。雜質可以存在於該第一金屬部件與該第二金屬部件間一黏附界面。
在其他實施例中，黏附半導體構造可以包括一第一半導體構造及一 第二半導體構造，該第一半導體構造包含具有一第一主要表面之一第一金屬部件，該第二半導體構造包含至少局部被一介電材料圍繞之一第二金屬部件。該第二半導體構造之第二金屬部件可以具有一第二主要表面，該第二主要表面係直接黏附至該第一半導體構造上第一金屬部件之第一主要表面之一部分。一蓋層材料可以直接配置在以下兩者之間：該介電材料之一表面，以及該第一半導體構造上第一金屬部件之第一主要表面之另一部分。
本文提出之說明並非對於任何特定材料、裝置、系統或方法之實際意見，而僅是用來描述本發明實施例之理想化陳述。
本文所用之任何標題均不應認定其目的為限制本發明實施例之範圍，其係由以下之專利申請範圍及其法律同等效力所界定。在任何特定標題下所敘述之概念，通常亦適用於整份說明書之其他部分。
本文引用了一些參考資料，為了所有目的，該些參考資料之完整揭露茲以此述及方式納入本文。此外，相對於本發明主張之專利標的，該些引用之參考資料，不論本文如何描述其特點，均不予承認為習知技術。
在本文中，「半導體構造」一詞係指並包括用於形成一半導體裝置之任何構造。半導體構造包括，舉例而言，晶粒和晶圓(例如載體底材及裝置底材)，以及含有以三度空間集積方式彼此結合之兩個或多個晶粒及/或晶圓之組合或複合構造。半導體構造亦包括完全製作的半導體裝置，以及製作半導體裝置期間所形成之中間構造。
在本文中，「已加工半導體構造」一詞係指並包括含有一個或多個至少已局部形成之裝置構造之任何半導體構造。已加工半導體構造為半導體構造之一子集，且所有已加工半導體構造均為半導體構造。
在本文中，「黏附半導體構造」一詞係指並包括含有兩個或多個附著在一起之半導體構造之任何構造。黏附半導體構造為半導體構造之一子集，且所有黏附半導體構造均為半導體構造。此外，黏附半導體構造包含一個或多個已加工半導體構造者，亦屬於已加工半導體構造。
在本文中，「裝置構造」一詞係指並包括一已加工半導體構造之任何部分，其為、包含、或界定出一主動或被動元件之至少一部分，該主動或被動元件為所要形成於該半導體構造之上或之中的一半導體裝置。舉例而言，裝置構造包含積體電路之主動及被動元件，像是電晶體、換能器、電容、電阻、導電線、導電通孔及導電接觸墊。
在本文中，「晶圓間透通連結」或「TWI」一詞係指並包括穿過一第一半導體構造至少一部分之任何導電通孔，其係用於跨越該第一半導體構造與一第二半導體構造間一界面，在該第一半導體構造與該第二半導體構造間提供一構造性及/或電性之互連。在本領域之技術中，晶圓間透通連結亦有其他名稱，像是「矽導通孔(through silicon vias)」、「底材導通孔(through substrate vias)」、「晶圓導通孔(through wafer vias)」或該些名稱之簡稱，像是「TSV」或「TWV」。TWI通常會在大致垂直於一半導體構造中該些大致平坦之主要表面之一方向上(亦即平行於「Z」軸之一方向上)穿過該半導體構造。
在本文中，「主動表面」一詞用於和已加工半導體構造有關的情況時，係指並包括該已加工半導體構造之一曝露主要表面，其已被加工或將被加工，以使一個或多個裝置構造可在該已加工半導體構造之曝露主要表面之中及/或之上形成。
在本文中，「背表面」一詞用於和已加工半導體構造有關的情況時，係指並包括該已加工半導體構造之一曝露主要表面，其為該已加工半導體構造一主動表面之相反面。
在一些實施例中，本發明包括將一第一半導體構造直接黏附至一第二半導體構造以形成一黏附半導體構造之改進方法。具體而言，本發明之實施例可以包括在一第一半導體構造之金屬部件與一第二半導體構造之金屬部件間形成直接的金屬對金屬黏附之方法，以使該些黏附金屬部件之電遷移壽命相對於先前已知方法而獲得延長。
在一些實施例中，本發明之該些直接金屬對金屬黏附方法可以包括非熱壓黏附之方法。
本發明之第一組示範性實施例參照圖1A至1G敘述於下文中。參照圖1A，一第一半導體構造100可予以形成。該第一半導體構造100可以包括一個或多個主動裝置部件，像是，舉例而言，複數個電晶體102(其綱要性地呈現於該些圖式中)、垂直延伸之複數個導電通孔104、水平延伸之複數個導電跡線106、複數個黏附墊108中的一項或多項。一個或多個導電通孔104、導電跡線106及/或黏附墊108可以曝露在該第一半導體構造100之一主動表面110上。該些主動裝置部件可以包括被不導電之介 電材料112所圍繞之導電材料及/或半導體材料。作為非限制性質之範例，該些導電通孔104、導電跡線106及黏附墊108中的一個或多個可以包括一導電金屬或合金，像是，舉例而言，銅、鋁或銅鋁之一合金或混合物。
依照本發明之一些實施例，在將該金屬部件直接黏附至一第二半導體構造之至少一個金屬部件前，可以在該第一半導體構造100之至少一個金屬部件之一表面形成含有一金屬及矽(例如一金屬矽化物)之一蓋層，如下文所詳述。
作為一非限制性質之範例，一個或多個黏附墊108可以曝露在該第一半導體構造100之主動表面110上。該些黏附墊108形成後，一氧化物材料114便可以配置在該些黏附墊108之曝露主要表面(例如之上或之中)。作為非限制性質之範例，該些黏附墊108可以包括銅或一銅合金，且該氧化物材料114可以包括銅氧化物(例如Cux O)。該氧化物材料114可以因該些黏附墊108曝露表面之預期或非預期氧化作用而產生，亦可以因先前進行之一個或多個製程而產生，像是在該些黏附墊108製作期間所進行之一化學-機械研磨(CMP)方法。該氧化物材料114亦可以純粹因該些黏附墊108曝露在含有氧之一氣體(例如空氣)下而產生。
參照圖1B，該氧化物材料114可以從該些黏附墊108予以移除。作為非限制性質之範例，一濕式化學蝕刻製程或一乾式電漿蝕刻製程可以用來將該氧化物材料114從該些黏附墊108移除。例如，乾式氬電漿蝕刻製程可以用於蝕刻該氧化物材料114。作為額外之範例，諸如鹽酸及/或硝酸之無機酸，以及諸如檸檬酸及/或乙酸之有機酸，可以在濕式化學蝕刻製程中使用，以移除該氧化物材料114。
移除可能存在於該些黏附墊108表面上之任何氧化物材料114後，包含矽之一蓋層116便可以形成於該些黏附墊108之曝露主要表面(例如之上或之中)，如圖1C所示。作為一非限制性質之範例，在該些黏附墊108包含銅或一銅合金之實施例中，含有矽之該蓋層116可以包括銅矽化物(例如CuSix )。銅矽化物可以經由，舉例而言，將該些黏附墊108之該些曝露表面115曝露在包含SiH4 之一氣體下，而形成在包含銅或一銅合金之該些黏附墊108之表面。
作為非限制性質之範例，該蓋層116可以包括本領域技術中所稱之一自我對準式屏障(self-aligned barrier,SAB)，該自我對準式屏障係利用一電漿增強化學氣相沉積(PECVD)製程(SAB在本領域之技術中通常被稱為PSAB)而形成，如揭露於，舉例而言，Chattopadhyay等人在2006年於San Jose舉辦之第44屆Annual International Reliability Physics Symposium所發表並收錄於IEEE 06CH37728之〈In Situ Formation of a Copper Silicide Cap for TDDB and Electromigration Improvement〉、L.G.Gosset等人於2003年Advanced Metallization Conference，以及S.Chhun等人於2004年發表於Microelectronic Engineering 76(頁106)者，以上各項資料之完整揭露茲以此述及方式納入本文。該PSAB製程具有高選擇性、低實施成本之優點，並對連結可靠度有所助益。該PSAB製程之高選擇性可以出自於該CVD製程中該些氣態成分與該些銅及介電表面之反應產物及其反應性之自然差異。在以矽為基礎之PSAB製程中，SiH4 顯現出與銅之一熱活化反應，但其在該介電表面上之反應造成一絕緣膜形成於該介電材料112上。換言之，該PSAB製程除了在該些黏附墊108上形成銅 矽化物之一蓋層116外，亦可在該介電材料112之曝露主要表面上形成一層SiC(未顯示)。該些銅黏附墊108表面上之銅矽化物保護銅免於氧化。
在一些實施例中，該蓋層116可以形成使之具有一初始平均厚度，該初始平均厚度可以為大約40奈米(40nm)或更薄、大約20奈米(20nm)或更薄，或甚至大約10奈米(10nm)或更薄(亦即在黏附及/或其他後續處理之前)。
在一些實施例中，包含矽之該蓋層116可以進一步加以處理以改變其組成。作為非限制性質之範例，包含矽之該蓋層116可以曝露於含氮(NH3 )之一氣體或電漿下，以形成同時包含矽及氮原子之一蓋層118。作為一非限制性質之範例，在該蓋層116包括銅矽化物(例如CuSix )之實施例中，該銅矽化物可以曝露在NH3 電漿下以形成氮化銅矽(CuSiN)。作為非限制性質之範例，氮化銅矽之一蓋層116可以如美國專利申請公開2008/0213997 A1號所揭露之方式而形成，該專利申請公開係在2008年9月4日以Lee等人之名公開，其完整揭露茲以此述及方式納入本文。舉例而言，該些黏附墊108可以曝露在由氦所構成之第一電漿下，之後，該些黏附墊108可以曝露在由一還原氣體所構成之第二電漿下以從該銅表面移除銅氧化物。該些黏附墊接著可以曝露在矽烷下，該矽烷會與該些黏附墊108之銅表面反應而選擇性地形成銅矽化物。在該些黏附墊108之銅表面上形成該銅矽化物後，該些黏附墊108可以曝露在由氨及分子態氮所構成之第三電漿下，以在該些黏附墊108之表面上形成該氮化銅矽。
形成含有一金屬、矽及氮原子(例如CuSiN)之該蓋層118後，該些黏附墊108便可以直接黏附至一第二半導體構造之金屬部件。參照圖 1E，該第一半導體構造100可以對準該第二半導體構造200，以使該第一半導體構造100之該些黏附墊108對準該第二半導體構造200之該些導電金屬黏附墊208。如圖1E所示，該第二半導體構造200可以包括額外之主動裝置構造，像是，舉例而言，垂直延伸之多個導電通孔204、水平延伸之多個導電跡線206。雖然未顯示於該些圖式中，該第二半導體構造200亦可以包括多個電晶體。
在該些黏附墊108上之該些蓋層118之表面可以界定出該些黏附墊108之一個或多個黏附表面120，且該些黏附墊208之外部曝露表面可以界定出該第二半導體構造200中該些黏附墊208之黏附表面220。
參照圖1F，將該第一半導體構造100對準該第二半導體構造200，以使該第一半導體構造100之該些黏附墊108對準該第二半導體構造200之該些導電金屬黏附墊208後，該第一半導體構造100便可以緊靠該第二半導體構造200，以使該第一半導體構造100中該些黏附墊108之該些黏附表面120直接緊靠該第二半導體構造200中該些黏附墊208之該些黏附表面220。
參照圖1G，該第一半導體構造100中該些黏附墊108之該些黏附表面120接著可以直接黏附至該第二半導體構造200中該些黏附墊208之該些黏附表面220，以形成一黏附半導體構造300。舉例而言，該第二半導體構造200中該些黏附墊208之該些黏附表面220可以在直接的金屬對金屬(例如銅對銅)之一非熱壓黏附製程中，直接黏附至該第一半導體構造100中該些黏附墊108之該些黏附表面120，在一些實施例中，該非熱壓黏附製程可以在攝氏400度(400℃)或更低之溫度下進行。在額外之實 施例中，該非熱壓黏附製程可以包括在攝氏200度(200℃)或更低之溫度下實施之超低溫直接黏附製程。
如圖1G所示，在一些實施例中，當該第一半導體構造100之該些黏附墊108直接黏附至該第二半導體構造200之該些黏附墊208後，該些黏附墊108與該些黏附墊208間界面上之該蓋層118中的一種或多種元素便可以擴散至該些黏附墊108及/或該些黏附墊208內，以使該蓋層118不再以一顯著不同之樣態存在於該些黏附墊108及該些黏附墊208間之黏附界面。該蓋層118之至少一部分可以保持在該些黏附墊108至少一部分的上方，如圖1G所示。該蓋層118之至少一部分在該黏附製程後存在於該些黏附墊108上方是有益處的，其原因於下文進一步詳加討論。
將該第一半導體構造100黏附至該第二半導體構造200前，該第一半導體構造100及該第二半導體構造200可以先予以處理，以移除表面雜質及不樂見之表面化合物，並可予以平坦化，以在原子級尺度上增加該些黏附墊108之該些黏附表面120與該些黏附墊208之該些黏附表面220間緊密接觸之面積。該些黏附表面120與該些黏附表面220間緊密接觸之面積可以經由以下方式達成：研磨該些黏附表面120及該些黏附表面220使其表面粗度降低至接近原子級尺度之數值、在該些黏附表面120及該些黏附表面220間施加壓力而造成塑性變形，或既研磨該些黏附表面120、220又在該第一半導體構造100及該第二半導體構造200間施加壓力以達到此種塑性變形。
在一些實施例中，該第一半導體構造100可以直接黏附至該第二半導體構造200，無需在該黏附界面之該些黏附表面120、220間施加壓力， 但在一些超低溫直接黏附方法中，可以在該黏附界面之該些黏附表面120、220間施加壓力以在該黏附界面獲得合適的黏附強度。換言之，在本發明之一些實施例中，用於將該第一半導體構造100之該些黏附墊108黏附至該第二半導體構造200之該些黏附墊208之該些直接黏附方法可以包括表面輔助黏附(SAB)方法。
在一些實施例中，該些黏附墊108及該些黏附墊208可以在尺寸及形狀至少其中一方面有所差異。更具體而言，就該些黏附墊108與該些黏附墊208間之黏附界面來說，該些黏附墊108可以在平行於該黏附界面之一平面中具有一第一截面積，該些黏附墊208可以在平行於該黏附界面之一平面中具有一第二截面積，而該第二截面積不同於該些黏附墊108之第一截面積。就該些黏附墊108與該些黏附墊208間之黏附界面來說，該些黏附墊108可以在平行於該黏附界面之一平面中具有一第一截面形狀，該些黏附墊208可以在平行於該黏附界面之一平面中具有一第二截面形狀，而該第二截面形狀不同於該些黏附墊108之第一截面形狀。在該些黏附墊108及該些黏附墊208形狀不同之實施例中，該些黏附墊108、208可以具有相同或不同之尺寸。
在額外之實施例中，該些黏附墊108及該些黏附墊208可以在其兩者之間的黏附界面上具有實質上相同之截面尺寸及截面形狀。但在此等實施例中，可以刻意地或非刻意地使該些黏附墊108及該些黏附墊208彼此失準。
在該些黏附墊108及該些黏附墊208於尺寸及形狀至少其中一方面有所差異且/或彼此失準之此等實施例中，在一個或多個該些黏附墊108 上之蓋層118之至少一部分可以不用緊靠亦不用直接黏附至一黏附墊208之任何部分。該蓋層118之此等部分，舉例而言，可以緊靠著圍繞該些黏附墊208之一介電材料212。該蓋層118之該些部分可以黏附或不黏附至其緊靠之該介電材料212，且可以不用在該些黏附墊108黏附至該些黏附墊208時，完全溶解至該些黏附墊108中。在此等實施例中，至少一部分該蓋層118於該黏附製程後存在於該些黏附墊108與該介電材料212間之界面，可以改進由毗連之該些黏附墊108與該些黏附墊208所形成之該些導電構造之可用壽命及/或效能。舉例而言，該蓋層118存在於該些黏附墊108與該介電材料212間之界面可以妨礙或阻止該些黏附墊108與該介電材料212間之界面上之質量傳送，該質量傳送可以由於諸如電遷移等原因而發生。該蓋層118之存在亦可以阻止不樂見之熱機械現象發生，像是，舉例而言，因該些構造在後續處理及/或操作期間可能經歷之溫度波動而造成微構造中不樂見之改變。
在額外之實施例中，該第二半導體構造200之一個或多個主動部件之曝露表面，像是該些黏附墊208之該些曝露表面，可以如上文對於該第一半導體構造之該些黏附墊208所討論之方式加以處理，以使該些黏附墊108之該些黏附表面220包括一蓋層(如同該蓋層116及/或該蓋層118)，該蓋層可以包括一化合物或混合物(例如一固溶體)，該化合物或混合物含有矽及氮其中之一或兩者(例如CuSix 或CuSiN)。
在上文所述與圖1A至1G有關之該些實施例中，該些蓋層116、118雖然包括諸如銅之金屬原子(以及諸如矽及/或氮之非金屬元素)，但並不具金屬性質(亦即該些原子間之原子鍵實質上不是金屬鍵，而是離子及/ 或共價性質)，反而屬於介電材料。本發明之額外實施例包括類似於上文所述與圖1A至1G有關之方法，但在該些方法中，該蓋層包括一金屬蓋層。此等實施例之範例將於下文參照圖2A至2F敘述之。
圖2A呈現一第一半導體構造400，其實質上與圖1A之第一半導體構造100相同並包括多個主動裝置，該些主動裝置包含多個電晶體102、垂直延伸之多個導電通孔104、水平延伸之多個導電跡線106及多個黏附墊108。該些主動裝置之至少其中一些可以被介電材料112圍繞。該第一半導體構造400形成時，可以在該些黏附墊108之一曝露表面上包含一氧化物材料114，如先前有關圖1A之第一半導體構造100所討論者。舉例而言，該些黏附墊108可以包括一金屬或合金(例如銅、銅合金、CoSnP、Pd等等)且該氧化物材料114可以包括該金屬之一氧化物(例如銅氧化物)。如圖2B所示，該氧化物材料114可以利用，舉例而言，一濕式化學蝕刻製程或一乾式電漿蝕刻製程，從該些黏附墊108移除，如先前參照圖1B所述。
參照圖2C，該氧化物材料(圖2A)從該些黏附墊108之表面移除後，一金屬蓋層416便可以形成於該些黏附墊108之該些曝露表面115之上及/或之中。該金屬蓋層416可以具有不同於該些黏附墊108之一組成，且可以具有選定之一組成以妨礙或阻止可能發生在該黏附界面上不樂見之原子擴散及/或熱機械性現象，該黏附界面係於後續之一黏附製程期間形成。作為一非限制性質之範例，該金屬蓋層416可以包括含有鈷、鎢及磷之一合金(CoWP)。包含CoWP之一金屬蓋層可以利用一還原劑為二甲胺基甲硼烷(dimethylaminoborane,DMAB)之無電電鍍製程而形成，如 本領域之技術中為人所知者。進一步之細節可參見，例如，Gambino等人之〈Yield and Reliability of Cu Capped with CoWP using a Self Activated Process〉(IEEE Interconnect Technology Conference,2006 International,5-7 June 2006,pp.30-32)，以及Yokogawa等人之〈Tradeoff Characteristics Between Resistivity and Reliability for Scaled-Down Cu-Based Interconnects〉(IEEE Transactions On Electron Devices,Vol.55,No.1,pp.350-57,January 2008)，該些參考資料之完整揭露茲以此述及方式納入本文。
在一些實施例中，該金屬蓋層416在該黏附製程前可以具有一平均厚度，該平均厚度大約為40奈米(40nm)或更薄、大約為20奈米(20nm)或更薄，或甚至大約為10奈米(10nm)或更薄。
該金屬蓋層416可以利用，舉例而言，無電電鍍製程、電解電鍍製程、物理沉積製程、物理氣相沉積(PVD)製程及化學氣相沉積製程(CVD)中的一個或多個，形成於該些曝露表面115之上及/或之中(圖2B)。
該金屬蓋層416形成後，該些黏附墊108便可以直接黏附至一第二半導體構造之金屬部件。
參照圖2D，該第一半導體構造400可以對準一第二半導體構造200。如先前參照圖1E所述，該第二半導體構造200可以包括複數個主動裝置部件，其可以包含，舉例而言，多個黏附墊208、垂直延伸之多個導電通孔204、水平延伸之多個導電跡線206中的一項或多項。該第二半導體構造200之該些主動裝置部件可以被介電材料212圍繞。該第一半導體構造400可以對準該第二半導體構造200，以使該第一半導體構造400之該些黏附墊108對準該第二半導體構造200之該些導電金屬黏附墊208。
該些黏附墊108上該些金屬蓋層416之表面可以界定出該些黏附墊108之一個或多個黏附表面420，且該些黏附墊208之外部曝露表面可以界定出該第二半導體構造200中該些黏附墊208之黏附表面220。
參照圖2E，將該第一半導體構造400及該第二半導體構造200對準以使該第一半導體構造400之該些黏附墊108對準該第二半導體構造200之該些導電金屬黏附墊208後，便可以使該第一半導體構造400緊靠該第二半導體構造200，以使該第一半導體構造400中該些黏附墊108之該些黏附表面420直接緊靠著該第二半導體構造200中該些黏附墊208之該些黏附表面220。
參照圖2F，該第一半導體構造400中該些黏附墊108之該些黏附表面420接著可以直接黏附至該第二半導體構造200中該些黏附墊208之該些黏附表面220，以形成圖2F所示之黏附半導體構造500。該第二半導體構造200中該些黏附墊208之該些黏附表面220可以直接黏附至該第一半導體構造400中該些黏附墊108之該些黏附表面420，如先前參照圖1F及1G有關該第一半導體構造100與該第二半導體構造200所述。
如圖2F所示，在一些實施例中，當該第一半導體構造400之該些黏附墊108直接黏附至該第二半導體構造200之該些黏附墊208後，該些黏附墊108與該些黏附墊208間界面上之該金屬蓋層416中的一種或多種元素便可以擴散至該些黏附墊108及/或該些黏附墊208內，以使該金屬蓋層416不再以一顯著不同之樣態存在於該些黏附墊108及該些黏附墊208間之黏附界面。該金屬蓋層416之至少一部分可以保持在該些黏附墊108至少一部分的上方，如圖2F所示。該金屬蓋層416之至少一部分於該黏附 製程後存在於該些黏附墊108上方是有益處的，其原因如先前參照圖1G所討論者。
在上述該些實施例中，金屬及/或非金屬蓋層被用於改進直接黏附之金屬部件之特性。在本發明之額外實施例中，該些金屬部件可以選擇性地與一種或多種摻雜元素摻雜，以減少電遷移，或在其他方面改進該些直接黏附之金屬部件之效能及/或使用壽命。此等實施例之範例於下文參照圖3A至3G敘述之。
圖3A呈現一第一半導體構造600，其與圖1A之第一半導體構造100大致相似，因為該第一半導體構造600包括多個電晶體102、垂直延伸之導電通孔104及水平延伸之導電跡線106。圖3A之第一半導體構造600呈現摻雜黏附墊608尚未形成於其上之狀態，圖3C則呈現該些摻雜黏附墊608形成後之狀態。在一些實施例中，該些黏附墊608(圖3C)可以在其製作期間進行摻雜，如下文參照圖3A至3C所述。但在其他實施例中，該些黏附墊608可以在其形成之後進行摻雜。
如圖3A所示，在該第一半導體構造600中，凹槽630可以在期望形成黏附墊680(圖3C)之位置處形成。舉例而言，標準的遮罩及蝕刻製程可以用於在該第一半導體構造600中形成此等凹槽630。一襯墊材料632可以提供於至少該些凹槽630內之第一半導體構造600之曝露表面上，不過該襯墊材料632至少實質上可以一致地沉積於該第一半導體構造600整個主動表面610上，如圖3A所示。該襯墊材料632可以包括，舉例而言，一屏障材料，該屏障材料具有選定之一組成以妨礙或阻止一種或多種原子物種穿透該襯墊材料632而擴散。作為非限制性質之範例，該襯墊材料632 可以包括諸如，舉例而言，TaN或TiN之一材料。該襯墊材料632可以利用，舉例而言，化學氣相沉積(CVD)製程、物理沉積製程(例如濺鍍)、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程及無電電鍍製程中的一個或多個，提供於該第一半導體構造600上。
繼續參照圖3A，一摻雜金屬種子材料634可以沉積在該襯墊材料632上。該摻雜金屬種子材料634可以用於促進額外之金屬主體材料在該摻雜金屬種子材料634上沉積，如下文參照圖3B進一步詳加討論。作為非限制性質之範例，該摻雜金屬種子材料634可以實質上包括一金屬或合金。作為一非限制性質範例，該摻雜金屬種子材料634可以實質上包括銅或銅合金。該摻雜金屬種子材料634可以更包含一種或多種摻雜元素。作為一非限制性質範例，該摻雜金屬種子材料634可以更包含鋁、銀、錳當中的一種或多種。該些摻雜元素可以在該金屬種子材料634於該襯墊材料632上沉積之期間引入該金屬種子材料634中，或者，該些摻雜元素可以在該金屬種子材料634於該襯墊材料632上形成後引入該金屬種子材料634中。該摻雜金屬種子材料634可以利用，舉例而言，化學氣相沉積(CVD)製程、物理沉積製程(例如濺鍍)、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程及無電電鍍製程中的一個或多個，提供於該第一半導體構造600上。
參照圖3B，在該襯墊材料632上形成該摻雜金屬種子材料634後，該摻雜金屬種子材料634便可以用於在，例如，一電解電鍍製程中，促進主體金屬材料636在其上之沉積。舉例而言，該摻雜金屬種子材料634可以實質上包括摻雜之銅或摻雜之一銅合金，且該主體金屬材料636可以包 括主體銅金屬，該主體銅金屬其可以利用一電解電鍍製程沉積在該摻雜金屬種子材料634上。
該主體金屬材料636沉積在該摻雜金屬種子材料634上後，該第一半導體構造600便可以進行一回火製程，以使該些摻雜元素(例如Al、Ag、Mn等等)擴散至該主體金屬材料636內。該些摻雜元素存在於該主體金屬材料636內是有益處的，其原因於下文進一步詳加討論。經由選擇性地控制該摻雜金屬種子材料634在該襯墊材料632上沉積之厚度，該些摻雜元素在該主體金屬材料636中的濃度可以獲得選擇性地控制，如揭露於Yokogawa等人發表之〈Analysis of Al Doping Effects on Resistivity and Electromigration of Copper Interconnects〉(IEEE Transactions on Device and Materials Reliability,Volume 8,Issue 1,pp.216-21(March 2008))，其完整揭露茲以此述及方式納入本文。
在本發明之額外實施例中，該主體金屬材料636可以利用電解電鍍製程以外之一個或多個製程沉積在該襯墊材料632上。例如，該主體金屬材料636可以利用化學氣相沉積(CVD)製程、物理沉積製程(例如濺鍍)、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程及無電電鍍製程中的一個或多個加以沉積，且可以在沉積時與該些摻雜元素摻雜在一起。
在一些實施例中，該主體金屬材料636可以沉積至至少實質上足以填滿該些凹槽630(圖3A)之一平均厚度，且多餘之主體金屬材料636可以存在於該第一半導體構造600之主動表面610上。因此，參照圖3C，在沉積該主體金屬材料636後，多餘之主體金屬材料636可以利用，舉例而言，一蝕刻製程、一研磨製程、或一化學-機械研磨(CMP)製程予以移 除。作為一非限制性質範例，可以對該第一半導體構造600之該主動表面610施行一化學-機械研磨製程以從該主動表面610移除多餘之主體金屬材料636，但讓主體金屬材料636留在該些凹槽(630)內，從而在該主動表面610中界定出多個導電黏附墊608，該些導電黏附墊608包括配置在該些凹槽630(圖3A)內之該些份量主體金屬材料636。
如圖3D所示，一蓋層618可以至少沉積在該些黏附墊608之曝露表面上，且可以至少實質上沉積在該第一半導體構造600之整個主動表面上。作為非限制性質之範例，該蓋層618可以包括一種材料之一層，像是碳化物(例如碳化矽)、氮化物(例如氮化矽)、氧化物(例如氧化矽)等等之一層。在額外之實施例中，該蓋層618可以包括如上文有關該蓋層116、該蓋層118或該蓋層418所述及之一種材料，並可以依照如上文有關該些蓋層所述及之方式而形成。作為非限制性質之範例，該蓋層618可以形成使之具有一初始平均厚度，該初始平均厚度可以為大約40奈米(40nm)或更薄、大約20奈米(20nm)或更薄，或甚至大約10奈米(10nm)或更薄(亦即在黏附及/或其他後續處理之前)。該蓋層618可以利用，舉例而言，物理氣相沉積(PVD)製程、化學氣相沉積(CVD)製程、原子層沉積(ALD)製程等等製程中的一個或多個而形成。該蓋層618形成後，該些黏附墊608便可以直接黏附至一第二半導體構造之金屬部件。
參照圖3E，該第一半導體構造600可以對準一第二半導體構造200。如先前參照圖1E所述，該第二半導體構造200可以包含複數個主動裝置部件，該些主動裝置部件可以包含，舉例而言，多個黏附墊208、垂直延伸之多個導電通孔204、水平延伸之多個導電跡線206中的一項或多項。 該第二半導體構造200之該些主動裝置部件可以被介電材料212圍繞。該第一半導體構造600可以對準該第二半導體構造200，以使該第一半導體構造600之該些黏附墊608對準該第二半導體構造200之該些導電金屬黏附墊208。
該些黏附墊608上之該蓋層618之表面可以界定出該些黏附墊608之一個或多個黏附表面640，且該些黏附墊208之外部曝露表面可以界定出該第二半導體構造200中該些黏附墊208之黏附表面220。
參照圖3F，將該第一半導體構造600及該第二半導體構造200對準以使該第一半導體構造600之該些黏附墊608對準該第二半導體構造200之該些導電金屬黏附墊208後，便可以使該第一半導體構造600緊靠該第二半導體構造200，以使該第一半導體構造600中該些黏附墊608之該些黏附表面640(圖3E)直接緊靠著該第二半導體構造200中該些黏附墊208之該些黏附表面220(圖3E)。
參照圖3G，該第一半導體構造600中該些黏附墊608之該些黏附表面640(圖3E)接著可以直接黏附至該第二半導體構造200中該些黏附墊208之該些黏附表面220(圖3E)，以形成圖3G所示之黏附半導體構造700。該第二半導體構造200中該些黏附墊208之該些黏附表面220(圖3E)可以如先前參照圖1F及1G有關該第一半導體構造100與該第二半導體構造200所述，直接黏附至該第一半導體構造600中該些黏附墊608之該些黏附表面640(圖3E)。
如圖3G所示，在一些實施例中，當該第一半導體構造600之該些黏附墊608直接黏附至該第二半導體構造200之該些黏附墊208後，該些黏 附墊608與該些黏附墊208間界面上之該蓋層618中的一種或多種元素便可以擴散至該些黏附墊608及/或該些黏附墊208內，以使該蓋層618不再以一顯著不同之樣態存在於該些黏附墊608與該些黏附墊208間之黏附界面。該蓋層618之至少一部分可以保持在該些黏附墊608至少一部分的上方，如圖3G所示。該蓋層618之至少一部分於該黏附製程後存在於該些黏附墊608上方是有益處的，其原因如本文先前參照圖1G所討論者。
如先前所述及，該些摻雜元素存在於該些黏附墊608內可以在至少某一方面有益處。例如，該些摻雜元素可以在晶粒邊界及界面處分離，包括在該些黏附墊608與該蓋層618間之界面處。該些分離之摻雜元素可以阻礙金屬原子(例如銅)之擴散，並因此而改進該些導電構造之電遷移壽命，該些導電構造係由毗連之該第一半導體構造600之該些黏附墊608與該第二半導體構造200之該些黏附墊208所界定。
此等摻雜元素存在於該些黏附墊608內可以增加該些黏附墊608之電阻性。因此，該些摻雜物在該些黏附墊608中之濃度可以加以選定，以使該電阻性維持在可接受之程度，但又可減少因電遷移而造成之金屬原子擴散。
雖然本發明實施例在上文中提及經由在該些黏附墊上提供蓋層，及/或經由使該些黏附墊與選定之摻雜元素摻雜之方式，處理該些第一半導體構造之該些黏附墊，但可以考慮的是，該些第一半導體構造之其他金屬部件，像是一個或多個導電通孔104及/或導電跡線106，亦可以曝露在一主動表面上，且可以採用如上文所述與該些黏附墊有關之方式加以處理，並可以採用類似於上文所述與該些黏附墊有關之方式，直接黏附至一第二半 導體構造之金屬部件。此外，可以考慮的是，在將該第二半導體構造之一個或多個導電部件直接黏附至一第一半導體之一個或多個導電部件前，除了處理該第一半導體構造之該些導電部件外，亦可以如本文所述與該第一半導體構造之該些黏附墊有關之方式，經由在該第二半導體構造之該些黏附墊上提供蓋層及/或使該些黏附墊與選定之摻雜元素摻雜，來處理該第二半導體構造之該些導電部件，像是該些黏附墊208、該些導電通孔204及該些導電跡線206中的一項或多項。
本發明額外之非限制性質示範性實施例敘述如下：
實施例1：一種將一第一半導體構造直接黏附至一第二半導體構造之方法，該方法包括：在該第一半導體構造上一第一金屬部件之一表面形成含有一金屬及矽之一蓋層，該蓋層之一表面界定出該第一金屬部件之一第一黏附表面；以及將該第二半導體構造上一第二金屬部件之一第二黏附表面直接黏附至該第一半導體構造上第一金屬部件之第一黏附表面。
實施例2：如實施例1之方法，其更包括形成該第一金屬部件使之包含銅。
實施例3：如實施例1或實施例2之方法，其中形成含有一金屬及矽之該蓋層包括在該第一金屬部件之表面形成含有矽之一銅化合物。
實施例4：如實施例1至3中任一項之方法，其中形成含有一金屬及矽之該蓋層包括形成一金屬矽化物。
實施例5：如實施例1至3中任一項之方法，其中形成含有一金屬及矽之該蓋層包括形成含有一金屬、矽及氮之一蓋層。
實施例6：如實施例1至5中任一項之方法，其更包括：形成該第一黏附表面使之具有一第一尺寸；以及形成該第二黏附表面使之具有一第二尺寸，該第二尺寸不同於該第一黏附表面之第一尺寸。
實施例7：如實施例1至6中任一項之方法，其更包括：形成該第一黏附表面使之具有一第一形狀；以及形成該第二黏附表面使之具有一第二形狀，該第二形狀不同於該第一黏附表面之第一形狀。
實施例8：如實施例1至7中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一超低溫直接黏附製程。
實施例9：如實施例1至8中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一表面輔助黏附製程。
實施例10：如實施例1至9中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括在溫度低於大約攝氏400度(400℃)之環境下，將該第一黏附表面直接緊靠該第二黏附表面。
實施例11：如實施例10之方法，其更包括在溫度低於大約攝氏200度(200℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例12：如實施例11之方法，其中在溫度低於大約攝氏200度(200℃)之環境下於該第一黏附表面及該第二黏附表面之間施加壓力包括在溫度低於大約攝氏100度(100℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例13：如實施例12之方法，其中在溫度低於大約攝氏100度(100℃)之環境下於該第一黏附表面與該第二黏附表面之間施加壓力包 括在大約為室溫之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例14：如實施例1至13中任一項之方法，其更包括在將該第二黏附表面直接黏附至該第一黏附表面前，使該第一半導體構造上之第一金屬部件與雜質摻雜。
實施例15：如實施例1至14中任一項之方法，其更包括在將該第二黏附表面直接黏附至該第一黏附表面前，於該第二半導體構造上第二金屬部件之一表面形成含有一金屬及矽之一蓋層，該第二金屬部件表面之該蓋層之一表面界定出該第二金屬部件之第二黏附表面。
實施例16：一種將一第一半導體構造直接黏附至一第二半導體構造之方法，該方法包括：在該第一半導體構造上一第一金屬部件之一表面形成一金屬蓋層，該金屬蓋層之一表面界定出該第一金屬部件之一第一黏附表面；以及將該第二半導體構造上一第二金屬部件之一第二黏附表面直接黏附至該第一半導體構造上第一金屬部件之第一黏附表面。
實施例17：如實施例16之方法，其更包括形成該金屬蓋層使之包含一合金。
實施例18：如實施例16或實施例17之方法，其更包括形成該第一金屬部件使之包含銅。
實施例19：如實施例16至18中任一項之方法，其更包括形成該金屬蓋層使之包含CoWP。
實施例20：如實施例16至19中任一項之方法，其更包括形成該金屬蓋層使之具有大約為10奈米(10nm)或更薄之平均厚度。
實施例21：如實施例16至20中任一項之方法，其更包括：形成該第一黏附表面使之具有一第一尺寸；以及形成該第二黏附表面使之具有一第二尺寸，該第二尺寸不同於該第一黏附表面之第一尺寸。
實施例22：如實施例16至21中任一項之方法，其更包括：形成該第一黏附表面使之具有一第一形狀；以及形成該第二黏附表面使之具有一第二形狀，該第二形狀不同於該第一黏附表面之第一形狀。
實施例23：如實施例16至22中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一超低溫直接黏附製程。
實施例24：如實施例16至23中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一表面輔助黏附製程。
實施例25：如實施例16至24中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括在溫度低於大約攝氏200度(200℃)之環境下，將該第一黏附表面直接緊靠該第二黏附表面。
實施例26：如實施例25之方法，其更包括在溫度低於大約攝氏200度(200℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例27：如實施例26之方法，其中在溫度低於大約攝氏200度(200℃)之環境下於該第一黏附表面及該第二黏附表面之間施加壓力包括在溫度低於大約攝氏100度(100℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例28：如實施例27之方法，其中在溫度低於大約攝氏100度(100℃)之環境下於該第一黏附表面與該第二黏附表面之間施加壓力包 括在大約為室溫之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例29：如實施例16至28中任一項之方法，其更包括在將該第二黏附表面直接黏附至該第一黏附表面前，使該第一半導體構造上之第一金屬部件與雜質摻雜。
實施例30：如實施例16至29中任一項之方法，其更包括在將該第二黏附表面直接黏附至該第一黏附表面前，於該第二半導體構造上第二金屬部件之一表面形成另一金屬蓋層，該第二金屬部件表面上之另一金屬蓋層之一表面界定出該第二金屬部件之第二黏附表面。
實施例31：一種將一第一半導體構造直接黏附至一第二半導體構造之方法，該方法包括：使該第一半導體構造上一第一金屬部件與雜質摻雜；以及將該第二半導體構造上一第二金屬部件直接黏附至該第一半導體構造上之第一金屬部件。
實施例32：如實施例31之方法，其更包括選定該些雜質使之包含鋁、銀、錳至少其中之一。
實施例33：如實施例31或實施例32之方法，其中摻雜該第一金屬部件包括：形成包含該些雜質之一金屬種子層；以及在該種子層上方形成該第一金屬部件，並使該些雜質從該種子層擴散至該第一金屬部件。
實施例34：如實施例31至33中任一項之方法，其更包括形成該第一金屬部件使之包含銅。
實施例35：如實施例31至34中任一項之方法，其更包括：形成該第一黏附表面使之具有一第一尺寸；以及形成該第二黏附表面使之具有一第二尺寸，該第二尺寸不同於該第一黏附表面之第一尺寸。
實施例36：如實施例31至35中任一項之方法，其更包括：形成該第一黏附表面使之具有一第一形狀；以及形成該第二黏附表面使之具有一第二形狀，該第二形狀不同於該第一黏附表面之第一形狀。
實施例37：如實施例31至36中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一超低溫直接黏附製程。
實施例38：如實施例31至37中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一表面輔助黏附製程。
實施例39：如實施例31至38中任一項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括在溫度低於大約攝氏200度(200℃)之環境下，將該第一黏附表面直接緊靠該第二黏附表面。
實施例40：如實施例39之方法，其更包括在溫度低於大約攝氏200度(200℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
實施例41：一黏附半導體構造，其包括：包含一第一金屬部件之一第一半導體構造；以及包含一第二金屬部件之一第二半導體構造，該第二半導體構造之第二金屬部件係直接黏附至該第一半導體構造之第一金屬部件；以及該第一金屬部件與該第二金屬部件間一黏附界面上之雜質。
實施例42：如實施例41之黏附半導體構造，其中該些雜質包括鋁、銀、錳至少其中之一。
實施例43：如實施例41或實施例42之黏附半導體構造，其中該些雜質包括矽及氮至少其中之一。
實施例44：如實施例41至43中任一項之黏附半導體構造，其中該些雜質包括鈷、鎢、磷至少其中之一。
實施例45：如實施例41至44中任一項之黏附半導體構造，其中該第一金屬部件及該第二金屬部件至少其中之一包括銅。
實施例46：如實施例41至45中任一項之黏附半導體構造，其中：該第一金屬部件在平行於一黏附界面之一平面中具有一第一截面積，該黏附界面係介於該第一金屬部件與該第二金屬部件之間；以及該第二金屬部件在平行於該黏附界面之一平面中具有一第二截面積，該黏附界面係介於該第一金屬部件與該第二金屬部件之間，該第二截面積不同於該第一截面積。
實施例47：如實施例41至46中任一項之黏附半導體構造，其中：該第一金屬部件在平行於一黏附界面之一平面中具有一第一截面形狀，該黏附界面係介於該第一金屬部件與該第二金屬部件之間；以及該第二金屬部件在平行於該黏附界面之一平面中具有一第二截面形狀，該黏附界面係介於該第一金屬部件與該第二金屬部件之間，該第二截面形狀不同於該第一截面形狀。
實施例48：一黏附半導體構造，其包括：一第一半導體構造，該第一半導體構造包含一第一金屬部件，該第一金屬部件包含一第一主要表面；一第二半導體構造，其包含至少局部被一介電材料圍繞之一第二金屬部件，該第二半導體構造之第二金屬部件具有一第二主要表面，該第二主要 表面係直接黏附至該第一半導體構造上第一金屬部件之第一主要表面之一部分；以及一蓋層材料，其係直接配置在以下兩者之間：該介電材料之一表面，以及該第一半導體構造上第一金屬部件之第一主要表面之另一部分。
實施例49：如實施例48之黏附半導體構造，其中該蓋層材料包括一介電材料。
實施例50：如實施例49之黏附半導體構造，其中該蓋層材料包括CuSiN、SiC、SiN至少其中之一。
實施例51：如實施例48之黏附半導體構造，其中該蓋層材料包括一導電材料。
實施例52：如實施例51之黏附半導體構造，其中該蓋層材料包括CoWP。
實施例53：如實施例48至52中任一項之黏附半導體構造，其中該第一金屬部件及該第二金屬部件至少其中之一包含銅。
實施例54：如實施例48至53中任一項之黏附半導體構造，其中：該第一金屬部件在平行於一黏附界面之一平面中具有一第一截面積，該黏附界面係介於該第一金屬部件與該第二金屬部件之間；以及該第二金屬部件在平行於該黏附界面之一平面中具有一第二截面積，該黏附界面係介於該第一金屬部件與該第二金屬部件之間，該第二截面積不同於該第一截面積。
實施例55：如實施例48至54中任一項之黏附半導體構造，其中：該第一金屬部件在平行於一黏附界面之一平面中具有一第一截面形狀，該黏 附界面係介於該第一金屬部件與該第二金屬部件之間；以及該第二金屬部件在平行於該黏附界面之一平面中具有一第二截面形狀，該黏附界面係介於該第一金屬部件與該第二金屬部件之間，該第二截面形狀不同於該第一截面形狀。
100、400、600‧‧‧第一半導體構造
102‧‧‧電晶體
104、204‧‧‧導電通孔
106‧‧‧導電跡線
108、208、608‧‧‧黏附墊
110、610‧‧‧主動表面
112、212‧‧‧介電材料
114‧‧‧氧化物材料
115‧‧‧曝露表面
116、118、618‧‧‧蓋層
200‧‧‧第二半導體構造
206‧‧‧導電跡線
220、420、640‧‧‧黏附表面
300、500、700‧‧‧黏附半導體構造
416‧‧‧金屬蓋層
630‧‧‧凹槽
632‧‧‧襯墊材料
634‧‧‧金屬種子材料
636‧‧‧金屬材料
經由參照以下本發明示範性實施例之詳細說明，可更充分了解本發明，該些示範性實施例圖解於所附圖式內，其中：圖1A至1G為簡化之截面圖，其呈現本發明形成黏附半導體構造之方法之示範性實施例；圖2A至2F為簡化之截面圖，其呈現本發明形成黏附半導體構造之方法額外之示範性實施例；以及圖3A至3G為簡化之截面圖，其呈現本發明形成黏附半導體構造之方法額外之示範性實施例。
100‧‧‧第一半導體構造
102‧‧‧電晶體
104‧‧‧導電通孔
106‧‧‧導電跡線
108‧‧‧黏附墊
110‧‧‧主動表面
112‧‧‧介電材料
114‧‧‧氧化物材料

Claims (23)

  1. 一種將一第一半導體構造直接黏附至一第二半導體構造之方法，該方法包括：在該第一半導體構造上一第一金屬部件之一表面形成含有一金屬及矽之一蓋層，該蓋層之一表面界定出該第一金屬部件之一第一黏附表面，該第一黏附表面具有一第一尺寸；以及將該第二半導體構造上一第二金屬部件之一第二黏附表面直接黏附至該第一半導體構造上該第一金屬部件之第一黏附表面，該第二黏附表面具有不同於該第一黏附表面第一尺寸之一第二尺寸，且該第二金屬部件至少局部被一介電材料圍繞以因而與該第二黏附表面平齊。
  2. 如申請專利範圍第1項之方法，其更包括形成該第一金屬部件使之包含銅。
  3. 如申請專利範圍第1項之方法，其中形成含有一金屬及矽之該蓋層包括形成一金屬矽化物。
  4. 如申請專利範圍第1項之方法，其中形成含有一金屬及矽之該蓋層包括形成含有一金屬、矽及氮之一蓋層。
  5. 如申請專利範圍第1項之方法，其更包括：形成該第一黏附表面使之具有一第一形狀；以及形成該第二黏附表面使之具有一第二形狀，該第二形狀不同於該第一黏附表面之第一形狀。
  6. 如申請專利範圍第1項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括一超低溫直接黏附製程。
  7. 如申請專利範圍第1項之方法，其中將該第二黏附表面直接黏附至該第一黏附表面包括在溫度低於大約攝氏200度(200℃)之環境下，將該第一黏附表面直接緊靠該第二黏附表面。
  8. 如申請專利範圍第7項之方法，其更包括在溫度低於大約攝氏200度(200℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
  9. 如申請專利範圍第8項之方法，其中在溫度低於大約攝氏200度(200℃)之環境下於該第一黏附表面及該第二黏附表面之間施加壓力包括在溫度低於大約攝氏100度(100℃)之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
  10. 如申請專利範圍第9項之方法，其中在溫度低於大約攝氏100度(100℃)之環境下於該第一黏附表面與該第二黏附表面之間施加壓力包括在大約為室溫之環境下，於該第一黏附表面與該第二黏附表面之間施加壓力。
  11. 如申請專利範圍第1項之方法，其更包括在將該第二黏附表面直接黏附至該第一黏附表面前，使該第一半導體構造上之第一金屬部件與雜質摻雜。
  12. 如申請專利範圍第1項之方法，其更包括在將該第二黏附表面直接黏附至該第一黏附表面前，於該第二半導體構造上第二金屬部件之一表面形成含有一金屬及矽之一蓋層，該第二金屬部件表面之該蓋層之一表面界定出該第二金屬部件之第二黏附表面。
  13. 如申請專利範圍第1項之方法，其更包括形成該金屬蓋層使之包含CoWP。
  14. 如申請專利範圍第1項之方法，其更包括形成該金屬蓋層使之具有大約為10奈米(10nm)或更薄之平均厚度。
  15. 如申請專利範圍第13項之方法，其更包括選定該些雜質使之包含鋁、銀、錳至少其中之一。
  16. 如申請專利範圍第13項之方法，其中摻雜該第一金屬部件包括：形成包含該些雜質之一金屬種子層；以及在該種子層上方形成該第一金屬部件，並使該些雜質從該種子層擴散至該第一金屬部件。
  17. 一黏附半導體構造，其包括：一第一半導體構造，該第一半導體構造包含一第一金屬部件，該第一金屬部件包含一第一主要表面並具有一第一截面積；一第二半導體構造，其包含至少局部被一介電材料圍繞之一第二金屬部件，該第二半導體構造之第二金屬部件具有一第二主要表面，該第二主要表面係直接黏附至該第一半導體構造上第一金屬部件之第一主要表面之一部分並具有與該第一截面積不同之一第二截面積，該第一及第二截面係位於該第一金屬部件與該第二金屬部件之間與該黏附界面平行的一平面內；以及一蓋層材料，其係直接配置在以下兩者之間：該介電材料之一表面，以及該第一半導體構造上第一金屬部件之第一主要表面之另一部分。
  18. 如申請專利範圍第17項之黏附半導體構造，其中該蓋層材料包括一介電材料。
  19. 如申請專利範圍第18項之黏附半導體構造，其中該蓋層材料包括CuSiN、SiC、SiN至少其中之一。
  20. 如申請專利範圍第17項之黏附半導體構造，其中該蓋層材料包括一導電材料。
  21. 如申請專利範圍第20項之黏附半導體構造，其中該蓋層材料包括CoWP。
  22. 如申請專利範圍第17項之黏附半導體構造，其中該第一金屬部件及該第二金屬部件至少其中之一包含銅。
  23. 如申請專利範圍第17項之黏附半導體構造，其中：該第一金屬部件在平行於一黏附界面之一平面中具有一第一截面形狀，該黏附界面係介於該第一金屬部件與該第二金屬部件之間；以及該第二金屬部件在平行於該黏附界面之一平面中具有一第二截面形狀，該黏附界面係介於該第一金屬部件與該第二金屬部件之間，該第二截面形狀不同於該第一截面形狀。
TW100137587A 2010-12-16 2011-10-17 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造 TWI458072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/970,422 US8778773B2 (en) 2010-12-16 2010-12-16 Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
FR1061166A FR2969814A1 (fr) 2010-12-23 2010-12-23 Procédés pour lier directement les unes aux autres des structures semi-conductrices, et structures semi-conductrices liées formées en utilisant ces procédés

Publications (2)

Publication Number Publication Date
TW201250971A TW201250971A (en) 2012-12-16
TWI458072B true TWI458072B (zh) 2014-10-21

Family

ID=45218577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137587A TWI458072B (zh) 2010-12-16 2011-10-17 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造

Country Status (6)

Country Link
EP (1) EP2466632A3 (zh)
JP (1) JP5555218B2 (zh)
KR (1) KR101342681B1 (zh)
CN (1) CN102543778B (zh)
SG (1) SG182043A1 (zh)
TW (1) TWI458072B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201407282XA (en) * 2012-07-31 2015-01-29 Univ Nanyang Tech Semiconductor device and method for forming the same
JP5939184B2 (ja) 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
CN105097655B (zh) * 2014-05-08 2018-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104134615A (zh) * 2014-07-31 2014-11-05 华进半导体封装先导技术研发中心有限公司 铜铜键合的方法
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device
KR102512017B1 (ko) * 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
JP6590961B2 (ja) * 2018-01-23 2019-10-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
WO2020034063A1 (en) 2018-08-13 2020-02-20 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same
US20230352371A1 (en) * 2020-05-08 2023-11-02 Rohm Co., Ltd. Semiconductor device
CN113675104A (zh) * 2021-08-18 2021-11-19 芯盟科技有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US20070048898A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070197023A1 (en) * 2006-02-22 2007-08-23 Chartered Semiconductor Manufacturing, Ltd Entire encapsulation of Cu interconnects using self-aligned CuSiN film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP3820975B2 (ja) * 2001-12-12 2006-09-13 ソニー株式会社 半導体装置及びその製造方法
CN1327506C (zh) * 2002-06-17 2007-07-18 台湾积体电路制造股份有限公司 无阻挡层且具有多层种子层的内连线工艺与结构
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
FR2872625B1 (fr) * 2004-06-30 2006-09-22 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
US20080116584A1 (en) * 2006-11-21 2008-05-22 Arkalgud Sitaram Self-aligned through vias for chip stacking
US7718548B2 (en) 2006-12-06 2010-05-18 Applied Materials, Inc. Selective copper-silicon-nitride layer formation for an improved dielectric film/copper line interface
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
JP2009164471A (ja) * 2008-01-09 2009-07-23 Panasonic Corp 高信頼性銅配線及びその製造方法
US7803704B2 (en) 2008-08-22 2010-09-28 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US20070048898A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070197023A1 (en) * 2006-02-22 2007-08-23 Chartered Semiconductor Manufacturing, Ltd Entire encapsulation of Cu interconnects using self-aligned CuSiN film

Also Published As

Publication number Publication date
KR101342681B1 (ko) 2014-01-10
SG182043A1 (en) 2012-07-30
TW201250971A (en) 2012-12-16
CN102543778B (zh) 2015-08-26
JP2012129521A (ja) 2012-07-05
CN102543778A (zh) 2012-07-04
EP2466632A2 (en) 2012-06-20
KR20120067936A (ko) 2012-06-26
JP5555218B2 (ja) 2014-07-23
EP2466632A3 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI458072B (zh) 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造
US8716105B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US8778773B2 (en) Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
TWI502646B (zh) 鈷金屬障壁層
US8766372B2 (en) Copper-filled trench contact for transistor performance improvement
TWI619171B (zh) 障壁層
US8501537B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
TW202341395A (zh) 互連結構
JP2018528622A (ja) 導電性バリアのダイレクトハイブリッドボンディング
US20040262772A1 (en) Methods for bonding wafers using a metal interlayer
TWI518843B (zh) 內連線結構及形成內連線結構的方法
CN104934409A (zh) 后道工序互连层上的通孔预填充
TW202401505A (zh) 用於接合的膨脹控制
TWI471951B (zh) 包含退火程序之半導體結構接合方法，經接合的半導體結構及使用該方法所形成的中間結構
JP2003218201A (ja) 半導体装置およびその製造方法
FR2969814A1 (fr) Procédés pour lier directement les unes aux autres des structures semi-conductrices, et structures semi-conductrices liées formées en utilisant ces procédés
WO2014021777A1 (en) Semiconductor device and method for forming the same
KR20140010491A (ko) 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees