CN102543778A - 半导体结构直接键合在一起的方法和键合的半导体结构 - Google Patents

半导体结构直接键合在一起的方法和键合的半导体结构 Download PDF

Info

Publication number
CN102543778A
CN102543778A CN2011104210607A CN201110421060A CN102543778A CN 102543778 A CN102543778 A CN 102543778A CN 2011104210607 A CN2011104210607 A CN 2011104210607A CN 201110421060 A CN201110421060 A CN 201110421060A CN 102543778 A CN102543778 A CN 102543778A
Authority
CN
China
Prior art keywords
semiconductor structure
bonding surface
bonding
metallicity portion
metallicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104210607A
Other languages
English (en)
Other versions
CN102543778B (zh
Inventor
玛丽亚姆·萨达卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/970,422 external-priority patent/US8778773B2/en
Priority claimed from FR1061166A external-priority patent/FR2969814A1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102543778A publication Critical patent/CN102543778A/zh
Application granted granted Critical
Publication of CN102543778B publication Critical patent/CN102543778B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体结构直接键合在一起的方法和键合的半导体结构。本发明的实施方式包括将半导体结构直接键合在一起的方法。在一些实施方式中，帽层可以设置在半导体结构的直接键合的金属特征部之间的界面处。在一些实施方式中，杂质设置在半导体结构的直接键合的金属特征部内。使用这样的方法来形成键合的半导体结构。

Description

半导体结构直接键合在一起的方法和键合的半导体结构
技术领域
本发明涉及把半导体结构直接键合在一起的方法以及使用这样的方法而形成的键合的半导体结构。
背景技术
两个或更多个半导体结构的三维(3D)集成可以对微电子应用产生多种益处。例如，对微电子部件的3D集成可以获得改善的电性能和功耗，同时减少器件覆盖区域的面积。例如参见P.Garrou等人的“The Handbook of 3D Integration，”Wiley-VCH(2008)。
半导体结构的3D集成可以如下进行：将半导体裸片附接到一个或更多个另外的半导体裸片(即，裸片到裸片(D2D))，将半导体裸片附接到一个或更多个半导体晶片(即，裸片到晶片(D2W))，以及将半导体晶片附接到一个或更多个另外的半导体晶片(即，晶片到晶片(W2W))，或它们的组合。
在将一个半导体结构键合到另一半导体结构中使用的键合技术可以按照不同方式分类，一种为在两个半导体结构之间是否设置中间材料层以把它们键合在一起，以及第二种为键合界面是否允许电子(即，电流)穿过该界面。所谓“直接键合方法”是在两个半导体结构之间建立直接的固体到固体的化学键合从而将它们键合在一起而没有在两个半导体结构之间使用将它们键合在一起的中间键合材料的方法。为了将第一半导体结构的表面处的金属材料键合到第二半导体结构的表面处的金属材料，已经开发了直接的金属到金属键合方法。
直接的金属到金属键合方法还可以通过执行各方法的温度范围来分类。例如，一些直接的金属到金属键合方法在较高温度下执行，导致在键合界面处的金属材料至少部分熔化。这样的直接键合处理可能不希望被用在包括一个或更多个器件结构的键合处理的半导体结构中，因为较高温度可以不利地影响早先形成的器件结构。
“热压键合”方法是直接键合方法，其中在升高的温度下在健合表面之间施加压力，升高的温度在200摄氏度(200℃)和约500摄氏度(500℃)之间，并且经常在约300摄氏度(300℃)和约400摄氏度(400℃)之间。
已经开发可以在200摄氏度(200℃)或更低的温度下执行的另外的直接键合方法。在200摄氏度(200℃)或更低的温度下执行的这样的直接键合处理在本文称为“超低温”直接键合方法。超低温直接键合方法可以如下执行：仔细地去除表面杂质和表面化合物(如，天然氧化物)，并在原子尺度上增加两个表面之间的密切接触的区域。通常以如下方式来实现两个表面之间的密切接触的区域：通过抛光键合表面以降低表面粗糙度直到接近原子尺度的值，通过在键合表面之间施加压力导致塑性变形，或通过抛光键合表面并施加压力以达到这样的塑性变形。
一些超低温直接键合方法可以不在键合界面处的键合表面之间施加压力的情况下执行，尽管在其他超低温直接键合方法中为了获得在键合界面处的适当的键合强度，可以在键合界面处的键合表面之间施加压力。在键合表面之间施加压力的超低温直接键合方法在本技术领域中常常称为“表面辅助键合”或“SAB”方法。因而，如本文所使用的，术语“表面辅助键合”和“SAB”表示并包括如下这样的任何直接键合处理，其中通过使第一材料紧靠第二材料并在200摄氏度(200℃)或更低的温度下在键合界面处的键合表面之间施加压力，将第一材料直接键合到第二材料。
在一些情况下，即使可接受的直接金属到金属键合可以最初建立在半导体结构的导电特征部之间，在半导体结构中的有源导电特征部之间的直接金属到金属键合也可能易于在一段时间后出现机械故障或电气故障。尽管未完全理解，但认为这样的故障可以至少部分地由三种相关机制中的一种或更多种引起。三种相关机制是：可以由大的晶粒促进的应变局部化，与变形有关的晶粒生长，以及在键合界面处的质量输运。在键合界面处的这样的质量输运可以至少部分地是由于电迁移、相偏析等导致的。
电迁移是由于电流导致金属原子在导电材料中迁移。本技术领域已经讨论用于改善互连的电迁移寿命的各种方法。例如，在J.Gambino等人的“Copper InterconnectTechnology for the 32nm Node and Beyond”(IEEE 2009Custom Integrated CircuitsConference(CICC)，141-148页)中讨论用于改善铜互连的电磁寿命的方法。
发明内容
本概要被提供用于以简化形式介绍概念的选择，这些概念在本发明的一些示例实施方式的以下详细描述中进行进一步说明。本概要不是要识别所要求保护的主题的关键特征或基本特征，也不是要用于限制所要求保护主题的范围。
在一些实施方式中，本发明包括直接将第一半导体结构键合到第二半导体结构的方法。在第一半导体结构上的第一金属特征部的表面处可以形成包括金属和硅的帽层。帽层的表面可以限定第一金属特征部的第一键合表面。在第二半导体结构上的第二金属特征部的第二键合表面可以直接键合到第一半导体结构上的第一金属特征部的第一键合表面。
在另外的实施方式中，本发明还包括直接将第一半导体结构键合到第二半导体结构的方法。在第一半导体结构上的第一金属特征部的表面处可以形成金属帽层。金属帽层的表面限定了第一金属特征部的第一键合表面。在第二半导体结构上的第二金属特征部的第二键合表面可以直接键合到第一半导体结构上的第一金属特征部的第一键合表面。
在本发明的方法的又一实施方式中，可使用以下方法把第一半导体结构直接键合到第二半导体结构：利用杂质对第一半导体结构上的第一金属特征部进行掺杂，并且把第二半导体结构上的第二金属特征部直接键合到第一半导体结构上的第一金属特征部。
在另外的实施方式中，本发明包括使用如本文描述的方法可以形成的键合的半导体结构。例如，键合的半导体结构可以包括：第一半导体结构，其包括第一金属特征部；和第二半导体结构，其包括第二金属特征部。第二半导体结构的第二金属特征部可以直接键合到第一半导体结构的第一金属特征部。杂质可以出现在第一金属特征部和第二金属特征部之间的键合界面处。
在另一实施方式中，键合的半导体结构可以包括：第一半导体结构，其包括具有第一主表面的第一金属特征部；和第二半导体结构，其包括至少部分地由电介质材料围绕的第二金属特征部。第二半导体结构的第二金属特征部可以具有第二主表面，该第二主表面直接键合到第一半导体结构的第一金属特征部的第一主表面的一部分。帽材料可以直接布置在电介质材料的表面和第一半导体结构的第一金属特征部的第一主表面的另一部分之间。
附图说明
通过参照下面对在附图中示出的本发明示例实施方式的详细描述，可以更充分地理解本发明，在附图中：
图1A至1G是示出形成本发明的键合的半导体结构的方法的示例实施方式的简化截面图；
图2A至2F是示出形成本发明的键合的半导体结构的方法的另外示例实施方式的简化截面图；和
图3A至3G是示出形成本发明的键合的半导体结构的方法的另外示例实施方式的简化截面图。
具体实施方式
本文呈现的图示不表示任何特定的材料、器件、系统或方法的实际视图，而仅是用于描述本发明的实施方式的理想化表示。
本文使用的任何标题不应被视为是限制如所附的权利要求以及它们的法定等同物所限定的本发明的实施方式的范围。在任何具体标题中描述的概念一般可适用于整个说明书中的其他部分。
本文中引用了多篇参考文献，为了各种目的，通过此引用将这些参考文献的全部公开内容整体并入本文中。此外，不管这些参考文献在本文中如何特征化，所引用的这些参考文献中的任一个都不被认为是与本文所要求保护的主题的发明有关的现有技术。
如本文中使用的，术语“半导体结构”表示并包括了在形成半导体器件的过程中使用的任何结构。例如，半导体结构包括裸片和晶片(例如，承载基板和器件基板)以及组合件或复合结构，组合件或复合结构包括彼此三维集成起来的两个或更多个裸片和/或晶片。半导体结构还包括完全制造成的半导体器件以及在半导体器件的制造期间形成的中间结构。
如本文中使用的，术语“经处理的半导体结构”表示并包括其包括一个或更多个至少部分地形成的器件结构的任何半导体结构。经处理的半导体结构是半导体结构的子集，并且所有经处理的半导体结构均是半导体结构。
如本文中使用的，术语“键合的半导体结构”表示并包括其包括附接在一起的两个或更多个半导体结构的任何结构。键合的半导体结构是半导体结构的子集，并且所有键合的半导体结构均是半导体结构。此外，包括一个或更多个经处理的半导体结构的键合的半导体结构也是经处理的半导体结构。
如本文中使用的，术语“器件结构”表示并包括经处理的半导体结构的任何部分，即包括或限定了要在半导体结构上或在半导体结构中形成的半导体器件的有源或无源部件的至少一部分。例如，器件结构包括集成电路的有源和无源部件(诸如晶体管、换能器、电容器、电阻器、导线、导电通孔和导电接触焊盘)。
如本文中使用的，术语“通孔晶片互连(through wafer interconnect”或“TWI”表示并包括延伸穿过第一半导体结构的至少一部分的任何导电通孔，该导电通孔用于提供跨过第一半导体结构与第二半导体结构之间的界面的、在第一半导体结构和第二半导体结构之间的结构性互连和/或电互连。通孔晶片互连在本技术领域中也以其他术语表示，诸如“贯穿硅通孔”、“贯穿基板通孔、“贯穿晶片通孔”或诸如“TSV”或“TWV”的这些术语的缩写。TWI通常沿与半导体结构的大体平坦的主表面大体垂直的方向(即，沿与“Z”轴平行的方向)延伸穿过半导体结构。
如本文中使用的，当与经处理的半导体结构关联地使用时，术语“工作表面”表示并包括经处理的半导体结构的露出的主表面，已处理或将处理该半导体结构，以在经处理的半导体结构的露出的主表面中和/或上面形成一个或更多个器件结构。
如本文中使用的，当与经处理的半导体结构关联地使用时，术语“背表面”表示并包括了在与经处理的半导体结构的工作表面背离的经处理的半导体结构的相反侧上的经处理的半导体结构的露出的主表面。
在一些实施方式中，本发明包括将第一半导体结构直接键合到第二半导体结构以形成键合的半导体结构的改善的方法。具体地说，本发明的实施方式可以包括形成在第一半导体结构的金属特征部和第二半导体结构的金属特征部之间的直接的金属到金属键合的方法，使得相对于原先已知的方法，键合的金属特征部的电迁移寿命延长。
在一些实施方式中，本发明的直接的金属到金属键合方法可以包括非热压键合方法。
下面参照图1A至1G描述本发明的第一组示例实施方式。参照图1A，可以形成第一半导体结构100。例如，第一半导体结构100可以包括一个或更多个工作器件特征部，工作器件特征部诸如是一个或更多个晶体管102(图中示意性地表示)、多个垂直延伸的导电通路104、多个水平延伸的导电迹线106和多个键合垫108。一个或更多个导电通路104、导电迹线106和/或键合垫108可以在第一半导体结构100的工作表面110处露出。工作器件特征部可以包括由非导电电介质材料112围绕的导电材料和/或半导体材料。作为示例而非限制，导电通路104、导电迹线106和键合垫108中的一个或更多个例如可以包括导电金属或金属合金，诸如铜、铝或它们的合金或混合物。
根据本发明的一些实施方式，在将金属特征部直接键合到第二半导体结构的至少一个金属特征部之前，可以在第一半导体结构100的至少一个金属特征部的表面处形成包括金属和硅(如，金属硅化物)的帽层。如在下面进一步详细描述的。
作为非限制示例，一个或更多个键合垫108可以在第一半导体结构100的工作表面110处露出。在形成键合垫108时，氧化物材料114可以布置在键合垫108的露出的主表面处(例如在其上或在其中)。作为示例而非限制，键合垫108可以包括铜或铜合金，并且氧化物材料114可以包括氧化铜(如，CuxO)。氧化物材料114可以由键合垫108的露出表面的有意或无意的氧化得到，以及可以由一种或更多种预先执行的处理得到，这些处理诸如为在制造键合垫108期间执行的化学机械抛光(CMP)方法。氧化物材料114还可以简单地通过将键合垫108暴露到包括氧的气体(如，空气)而得到。
参照图1B，氧化物材料114可以从键合垫108去除。作为示例而非限制，可以使用湿式化学蚀刻处理或干式等离子体蚀刻处理来从键合垫108去除氧化物材料114。例如，干式氩等离子体蚀刻处理可以用于蚀刻氧化物材料114。作为另外的示例，诸如盐酸和/或硝酸的无机酸以及诸如柠檬酸和/或醋酸的有机酸可以在湿式化学蚀刻处理中使用，以去除氧化物材料114。
在去除在键合垫108的表面处可能出现的任何氧化物材料114后，包括硅的帽层116可以形成在键合垫108的露出的主表面处(例如在其上或在其中)，如图1C所示。作为非限制示例，在键合垫108包括铜或铜合金的实施方式中，包括硅的帽层116可以包括硅化铜(如，CuSix)。通过例如将包括铜或铜合金的键合垫108的露出表面115暴露于包括SiH4的气体，可以在键合垫108的表面处形成硅化铜。
作为示例而非限制，帽层116可以包括本技术领域中所谓的自对准阻挡层(SAB)，自对准阻挡层(SAB)使用等离子体增强化学气相沉积(PECVD)而形成(此SAB常常在本技术领域中称为PSAB)，这在例如以下文件中公开：Chattopadhyay等人的“In Situ Formation of a Copper Silicide Cap for TDDB and ElectromigrationImprovement”，IEEE 06CH37728，44th Annual International Reliability PhysicsSymposium，San Jose，2006；L.G.Gosset等人的“Advanced Metallization Conference”，2003；和S.Chhun等人的“Microelectronic Engineering”，76，2004，pp.106，每一个文件的全部内容通过引用并入本文。PSAB处理具有高选择性、低实现成本并且有益于互连可靠性。CVD处理中的气态组分与铜及电介质表面的反应活性和反应产物自然不同，致使PSAB处理可以具有高的选择性。在硅基PSAB的情况下，SiH4与铜反应表现为热活化反应，但在电介质表面上的反应导致绝缘膜形成在电介质材料112上。换言之，除了在键合垫108上形成硅化铜的帽层116，PSAB处理还可以在电介质材料112的露出的主表面上形成SiC的层(未示出)。在铜的键合垫108的表面上的硅化铜的存在保护铜不被氧化。
在一些实施方式中，帽层116可以形成为具有以下的初始平均厚度：约40纳米(40nm)或更小，约20纳米(20nm)或更小，或甚至约10纳米(10nm)或更小(即，在键合和/或其他随后的处理之前)。
在一些实施方式中，包括硅的帽层116还可以进一步处理，以修改帽层116的组分。作为示例而非限制，包括硅的帽层116可以暴露于包括氮的气体(NH3)或等离子体中以形成包括硅和氮原子二者的帽层118。作为非限制示例，在帽层116包括硅化铜(如，CuSix)的实施方式中，硅化铜可以暴露于NH3等离子体以形成铜硅氮化物(CuSiN)。作为示例而非限制，铜硅氮化物的帽层116可以如以Lee等人的名义在2008年9月4日出版的美国专利申请公报No.2008/0213997A1中公开的那样形成，该申请的全部内容通过引用整体并入本文。例如，键合垫108可以暴露于由氦形成的第一等离子体，之后键合垫108可以暴露于由还原性气体形成的第二等离子体以从铜表面去除氧化铜。接着键合垫可以暴露于硅烷，硅烷与键合垫108的铜表面反应以选择性地形成硅化铜。在于键合垫108的表面上形成硅化铜后，键合垫108可以暴露于由氨和分子氮形成的第三等离子体，以在键合垫108的表面上形成铜硅氮化物。
在形成包括金属、硅和氮原子的帽层118(如，CuSiN)后，键合垫108可以直接键合到第二半导体结构的金属特征部。参照图1E，第一半导体结构100可以与第二半导体结构200对准，使得第一半导体结构100的键合垫108与第二半导体结构200的导电金属键合垫208对准。如图1E所示，例如，第二半导体结构200可以包括附加的工作器件结构，诸如垂直延伸的导电通路204、横向延伸的导电迹线206。尽管在图中未示出，第二半导体结构200还可以包括晶体管。
在键合垫108上的帽层118的表面可以限定键合垫108的一个或更多个键合表面120，以及键合垫208的外部露出表面可以限定第二半导体结构200的键合垫208的键合表面220。
参照图1F，在可以将第一半导体结构100与第二半导体结构200对准以使得第一半导体结构100的键合垫108与第二半导体结构200的导电金属键合垫208对准后，第一半导体结构100可以靠紧第二半导体结构200以使得第一半导体结构100的键合垫108的键合表面120直接靠紧第二半导体结构200的键合垫208的键合表面220。
参照图1G，接着第一半导体结构100的键合垫108的键合表面120可以直接键合到第二半导体结构200的键合垫208的键合表面220，以形成键合的半导体结构300。例如，在直接的金属到金属(如铜到铜)非热压键合处理中，第二半导体结构200的键合垫208的键合表面220可以直接键合到第一半导体结构100的键合垫108的键合表面120，这在一些实施方式中可以在四百摄氏度(400℃)或更低的温度下执行。在另外的实施方式中，非热压键合处理可以包括超低温直接键合处理，超低温直接键合处理在二百摄氏度(200℃)或更低的温度下执行。
如图1G所示，在一些实施方式中，在将第一半导体结构100的键合垫108直接键合到第二半导体结构200的键合垫208时，在键合垫108和键合垫208之间的界面处的帽层118的一种或更多种元素可以扩散到键合垫108和/或键合垫208中，使得帽层118不再作为独立的相而存在于键合垫108和键合垫208之间的键合界面处。帽层118的至少一部分可以保留在键合垫108的至少一部分上，如图1G所示。键合处理之后在键合垫108之上的帽层118的至少一部分的存在可以是有利的，下面进一步详细地讨论其原因。
在将第一半导体结构100键合到第二半导体结构200之前，第一半导体结构100和第二半导体结构200可以进行处理以去除表面杂质和不希望的表面化合物，以及可以平坦化以增加在键合垫108的键合表面120和键合垫208的键合表面220之间的原子尺度上的密切接触的区域。键合表面120和键合表面220之间的密切接触的区域可以如下实现：通过抛光键合表面120和键合表面220以降低其表面粗糙度直到接近原子尺度的值，通过在键合表面120和键合表面220之间施加导致塑性变形的压力，或通过抛光键合表面120和220并在第一半导体结构100和第二半导体结构200之间施加压力以获得这样的塑性变形。
在一些实施方式中，尽管在一些超低温直接键合方法中可以在键合界面处的键合表面120和220之间施加压力以获得在键合界面处的适当键合强度，但是可以将第一半导体结构100直接键合到第二半导体结构200而不在其间的键合界面处的键合表面120和220之间施加压力。换言之，在本发明的一些实施方式中，用于将第一半导体结构100的键合垫108键合到第二半导体结构200的键合垫208的直接键合方法可以包括表面辅助键合(SAB)键合方法。
在一些实施方式中，键合垫108和键合垫208可以在尺寸和形状中的至少一个方面不同。更具体地说，键合垫108可以在与键合垫108和键合垫208之间的键合界面平行的平面中具有第一截面面积，以及键合垫208可以在与键合垫108和键合垫208之间的键合界面平行的平面中具有与键合垫108的第一截面面积不同的第二截面面积。键合垫108可以在与键合垫108和键合垫208之间的键合界面平行的平面中具有第一截面形状，以及键合垫208可以在与键合垫108和键合垫208之间的键合界面平行的平面中具有与键合垫108的第一截面形状不同的第二截面形状。在键合垫108和键合垫208在形状方面不同的实施方式中，它们可以具有相同或不同的尺寸。
在另外的实施方式中，键合垫108和键合垫208可以在它们之间的键合界面处具有至少大致相同的截面尺寸和形状。然而在这样的实施方式中，键合垫108和键合垫208可以故意或非故意彼此不重合。
在键合垫108和键合垫208在尺寸和形状中的至少一个方面不同和/或彼此不重合的这样的实施方式中，在一个或更多个键合垫108上的帽层118的至少一部分可以不靠紧并可以不直接键合到键合垫208的任何部分。例如，帽层118这样的部分可以靠紧围绕键合垫212的电介质材料212。帽层118的这些部分可以键合到或可以不键合到邻接的电介质材料212，并在将键合垫108键合到键合垫208时可以不全部熔解到键合垫108中。在这样的实施方式中，键合处理后在键合垫108和电介质材料212之间的界面处帽层118的至少一部分的存在可以改善由邻接的键合垫108和键合垫208形成的导电结构的可使用寿命和/或改善其性能。例如，在键合垫108和电介质材料212之间的界面处帽层118的存在可以阻碍或防止在键合垫108和电介质材料212之间的界面处的质量输运，该质量输运例如可以由于电迁移而出现。例如，帽层118的存在还可以抑制不希望的热机械现象的出现，诸如微结构中的不希望的变化，该变化可以由于这些结构在随后的处理和/或操作期间可能经历的温度波动而产生。
在另外的实施方式中，可以按照上述关于第一半导体结构的键合垫108处理方式对第二半导体结构200的一个或更多个工作特征部的露出表面(诸如键合垫208的露出表面)进行处理，使得键合垫108的键合表面220包括帽层(如帽层116和/或帽层118)，该帽层可以包括化合物或混合物(如，固溶体)，该化合物或混合物包括硅和氮的一种或二者(如，CuSix或CuSiN)。
在上面关于图1A至1G描述的实施方式中，尽管帽层116、118(除了诸如硅和/或氮的非金属元素以外)包括诸如铜的金属原子，但是帽层116、118在性质上不是金属的(即，在性质上原子之间的原子键不是实质的金属键，而是离子和/或共价的)，而是电介质材料。本发明的另外实施方式包括与上面关于图1A至1G描述的方法类似的方法，但其中帽层包括金属帽层。这样的实施方式的示例下面参照图2A至2F来描述。
图2A示出大致与图1A的第一半导体结构100相同且包括工作器件的第一半导体结构400，工作器件包括晶体管102、垂直延伸的导电通路104、水平延伸的导电迹线106和键合垫108。至少一些工作器件可以由电介质材料112围绕。如前面关于图1A的半导体结构100所讨论的，第一半导体结构400在其形成时可以包括在键合垫108的露出表面处的氧化物材料114。例如，键合垫108可以包括金属或金属合金(如，铜、铜合金、CoSnP、Pd等)，以及氧化物材料114可以包括该金属的氧化物(如，铜氧化物)。如前面参照图1B所描述的，如图2B所示，氧化物材料114可以使用例如湿式化学蚀刻处理或干式等离子体蚀刻处理而从键合垫108去除。
参照图2C，在从键合垫108的表面去除氧化物材料(图2A)后，可以在键合垫108的露出表面115上和/或中形成金属帽层416。金属帽层416可以具有与键合垫108的组分不同的组分，并可以具有选择为阻碍或防止在随后的键合处理期间形成的键合界面处可能发生的不希望的原子扩散和/或热机械现象的组分。作为非限制示例，金属帽层可以包括金属合金，该金属合金包括钴、钨和磷的原子(CoWP)。包括CoWP的金属帽层可以使用利用二甲氨基甲硼烷(DMAB)还原剂的施镀处理(electrolessplating process)而形成，如本技术领域公知的。关于进一步的细节，例如可参见：Gambino等人的“Yield and Reliability of Cu Capped with CoWP using a Self ActivatedProcess”，IEEE Interconnect Technology Conference，2006International，5-7June 2006，pp.30-32；和Yokogawa等人的“Tradeoff Characteristics Between Resistivity andReliability for Scaled-Down Cu-Based Interconnects”，IEEE Transactions On ElectronDevices，Vol.55，No.1，pp.350-57(2008年1月)，它们的全部内容通过引用并入本文。
在一些实施方式中，在键合处理之前，金属帽层416可以具有以下平均厚度：约40纳米(40nm)或更小，约20纳米(20nm)或更小，或甚至约10纳米(10nm)或更小。
可以例如使用施镀处理、电镀处理、物理沉积处理、物理气相沉积(PVD)处理和化学气相沉积处理(CVD)中的一种或更多种处理在露出表面115(图2B)上和/或中形成金属帽层416。
在形成金属帽层416后，键合垫108可以直接键合到第二半导体结构的金属特征部。
参照图2D，第一半导体结构400可以与第二半导体结构200对准。如前面参照图1E描述的，第二半导体结构200可以包括多个工作器件特征部，工作器件特征部例如可包括键合垫208、垂直延伸的导电通路204和水平延伸的导电迹线206中的一个或更多个。第二半导体结构200的工作器件特征部可以由电介质材料212围绕。第一半导体结构400可以与第二半导体结构200对准，使得第一半导体结构400的键合垫108与第二半导体结构200的导电金属键合垫208对准。
在键合垫108上的金属帽层416的表面可以限定键合垫108的一个或更多个键合表面420，以及键合垫208的外部露出表面可以限定第二半导体结构200的键合垫208的键合表面220。
参照图2E，在第一半导体结构400与第二半导体结构200对准以使得第一半导体结构400的键合垫108与第二半导体结构200的导电金属键合垫208对准后，第一半导体结构400可以靠紧第二半导体结构200以使得第一半导体结构400的键合垫108的键合表面420直接靠紧第二半导体结构200的键合垫208的键合表面220。
参照图2F，接着可以把第一半导体结构400的键合垫108的键合表面420直接键合到第二半导体结构200的键合垫208的键合表面220，以形成键合的半导体结构500，如图2F所示。第二半导体结构200的键合垫208的键合表面220可以直接键合到第一半导体结构400的键合垫108的键合表面420，如前面参照图1F至1G关于第一半导体结构100和第二半导体结构200所描述的。
如图2F所示，在一些实施方式中，在将第一半导体结构400的键合垫108直接键合到第二半导体结构200的键合垫208时，在键合垫108和键合垫208之间的界面处的金属帽层416的一种或更多种元素可以扩散到键合垫108和/或键合垫208中，使得金属帽层418不再作为独立的相而存在于键合垫108和键合垫208之间的键合界面处。金属帽层416的至少一部分可以保留在键合垫108的至少一部分上，如图2F所示。键合处理之后在键合垫108之上的金属帽层416的至少一部分的存在可以是有利的，其原因如前面参照图1G在本文所讨论的。
在上述实施方式中，金属和/或非金属帽层用于改善直接键合的金属特征部的特性。在本发明的另外实施方式中，金属特征部可以选择性掺杂有一种或更多种掺杂元素，以降低电迁移或改善直接键合的金属特征部的性能和/或操作寿命。下面参照图3A至3G来描述这样的实施方式的示例。
图3A示出大体类似于图1A的第一半导体结构100的第一半导体结构600，其中第一半导体结构600包括晶体管102、垂直延伸的导电通路104和水平延伸的导电迹线106。图3A的第一半导体结构600示出为在其上形成掺杂的键合垫608之前的情形，在图3C中示出了第一半导体结构600上形成掺杂的键合垫608的情形。在一些实施方式中，键合垫608(图3C)可以在制造键合垫608的期间掺杂，如参照图3A至3C描述的。但是在其他实施方式中，键合垫608可以在形成键合垫608以后掺杂。
如图3A所示，可以在第一半导体结构600中希望形成键合垫608(图3C)的位置处形成凹部630。例如，标准的掩模和蚀刻处理可以用于在第一半导体结构600中形成这样的凹部630。尽管衬里材料632可以共形地沉积在第一半导体结构600的至少大体整个工作表面610之上，如图3A所示，但是可以在凹部630内的半导体结构600的至少露出表面上方(如，上面)设置衬里材料632。衬里材料632例如可以包括阻挡材料，该阻挡材料具有选择用于阻碍或防止一种或更多种原子种类扩散通过衬里材料632的成分。作为示例而非限制，例如，衬里材料632可以包括诸如TaN或TiN的材料。衬里材料632可以使用例如化学气相沉积(CVD)处理、物理沉积处理(如，溅射)、物理气相沉积(PVD)处理、原子层沉积(ALD)处理和施镀工艺中的一种或更多种而设置在半导体结构600上。
继续参照图3A，掺杂的金属种子材料634可以沉积在衬里材料632之上。掺杂的金属种子材料634可以用于帮助在其上沉积附加的块金属材料，如在下面参照图3B进一步详细讨论的。作为示例而非限制，掺杂的金属种子材料634可以实质由金属或金属合金构成。作为一个非限制性示例，掺杂的金属种子材料634可以实质由铜或铜合金构成。掺杂的金属种子材料634还可以包括一种或更多种掺杂元素。作为非限制示例，掺杂元素可以包括铝、银和锰中的一种或更多种。掺杂元素可以在金属种子材料634在衬里材料632上沉积期间被引入到金属种子材料634中，或者掺杂元素可以在于衬里材料632上形成金属种子材料634后引入到金属种子材料634中。掺杂的金属种子材料634可以使用例如化学气相沉积(CVD)处理、物理沉积处理(如，溅射)、物理气相沉积(PVD)处理、原子层沉积(ALD)处理和施镀工艺中的一种或更多种而设置在半导体结构600上。
参照图3B，在于衬里材料632之上形成掺杂的金属种子材料634后，金属种子材料634可以用于帮助例如在电解电镀处理中在金属种子材料634上沉积块金属材料636。例如，掺杂的金属种子材料634可以实质由掺杂的铜或掺杂的铜合金构成，以及块金属材料636可以包括块铜金属，可以使用电解电镀处理而使块铜金属沉积在掺杂的金属种子材料634上。
在将块金属材料636沉积在掺杂的金属种子材料634上后，第一半导体结构600可以经历退火处理以使掺杂元素(如，Al、Ag、Mn等)扩散到块金属材料636中。掺杂元素在块金属材料636中的存在可以是有利的，其原因进一步在下面详细讨论。可以通过选择性控制掺杂的金属种子材料634在衬里材料632上沉积的厚度来选择性地控制掺杂元素在块金属材料636中的浓度，如在Yokogawa等人的“Analysis of AlDoping Effects on Resistivity and Electromigration of Copper Interconnects”，IEEETransactions on Device and Materials Reliability，Volume 8，Issue 1，pp.216-21(2008年3月)中公开的，其全部内容通过引用并入本文。
在本发明的另外实施方式中，块金属材料636可以使用除电解处理以外的一种或更多种处理而沉积在衬里材料632上。例如，可以使用化学气相沉积(CVD)处理、物理沉积处理(如，溅射)、物理气相沉积(PVD)处理、原子层沉积(ALD)处理和施镀工艺中的一种或更多种来沉积块金属材料636，并且随着它沉积，块金属材料636可掺杂有掺杂元素。
在一些实施方式中，块金属材料636可以沉积到足以至少实质填充凹部630(图3A)的平均厚度，并且过多的块金属材料636可以在第一半导体结构600的工作表面610之上存在。因而，参照图3C，在沉积块金属材料636后，例如可以使用蚀刻处理、抛光处理或化学机械抛光(CMP)处理来去除过多的块金属材料636。作为非限制示例，第一半导体结构600的工作表面610可以经历化学机械抛光处理以从工作表面610去除过多的块金属材料636，但将块金属材料636留在凹部(630)内，由此在包括沉积在凹部630(图3A)内的大量的被掺杂块金属材料636的工作表面610中限定导电键合垫608。
如图3D所示，帽层618可以至少沉积在键合垫608的露出表面之上，以及可以至少实质完全沉积在第一半导体结构600的工作表面之上。作为示例而非限制，帽层618可以包括诸如碳化物(如，碳化硅)、氮化物(如，氮化硅)、氧化物(如，氧化硅)等材料的层。在另外的实施方式中，帽层618可以包括如本文前面关于帽层116、帽层118或帽层418描述的材料，并可以如前面相关的描述而形成。作为示例而非限制，帽层116(即，在键合和/或其他随后的处理之前)可以形成为具有以下初始平均厚度：约40纳米(40nm)或更小，约20纳米(20nm)或更小，或甚至约10纳米(10nm)或更小。例如可以使用物理气相沉积(PVD)处理、化学气相沉积(CVD)处理、原子层沉积(ALD)处理等中的一种或更多种来形成帽层618。在形成帽层618后，键合垫608可以直接键合到第二半导体结构的金属特征部。
参照图3E，第一半导体结构600可以与第二半导体结构200对准。如前面参照图1E描述的，第二半导体结构200可以包括多个工作器件特征部，工作器件特征部例如可以包括键合垫208、垂直延伸的导电通路204和水平延伸的导电迹线206中的一个或更多个。第二半导体结构200的工作器件特征部可以由电介质材料212围绕。第一半导体结构600可以与第二半导体结构200对准，使得第一半导体结构600的键合垫608与第二半导体结构200的导电金属键合垫208对准。
在键合垫608上的帽层618的表面可以限定键合垫608的一个或更多个键合表面640，以及键合垫208的外部露出表面可以限定第二半导体结构200的键合垫208的键合表面220。
参照图3F，在把第一半导体结构600与第二半导体结构200对准以使得第一半导体结构600的键合垫608与第二半导体结构200的导电金属键合垫208对准后，第一半导体结构600可以靠紧第二半导体结构200以使得第一半导体结构600的键合垫608的键合表面640(图3E)直接靠紧第二半导体结构200的键合垫208的键合表面220(图3E)。
参照图3G，接着可以把第一半导体结构600的键合垫608的键合表面640(图3E)直接键合到第二半导体结构200的键合垫208的键合表面220(图3E)以形成键合的半导体结构700，如图3G所示。第二半导体结构200的键合垫208的键合表面220(图3E)可以直接键合到第一半导体结构600的键合垫608的键合表面640(图3E)，如前面参照图1F和1G关于第一半导体结构100和第二半导体结构200所描述的。
如图3G所示，在一些实施方式中，在将第一半导体结构600的键合垫608直接键合到第二半导体结构200的键合垫208时，在键合垫608和键合垫208之间的界面处的帽层618的一种或更多种元素可以扩散到键合垫608和/或键合垫208中，使得帽层618不再作为独立的相而存在于键合垫608和键合垫208之间的键合界面处。帽层618的至少一部分可以保留在键合垫608的至少一部分之上，如图3G所示。键合处理之后在键合垫608之上的帽层618的至少一部分的存在可以是有利的，其原因如前面参照图1G在本文所讨论的。
如前面提到的，在键合垫608中掺杂元素的存在可以在至少一个方面中是有利的。例如，掺杂元素可以在晶粒边界和包括键合垫608与帽层618之间的界面的界面处析出。析出的掺杂元素可以阻碍金属原子(如，铜)的扩散，并因此可以改善由邻接的第一半导体结构600的键合垫608和第二半导体结构200的键合垫208所限定的导电结构的电迁移寿命。
这样的掺杂元素在键合垫608的存在可以增加键合垫608的电阻系数。因此，在键合垫608中的掺杂剂的浓度可以选择为使得电阻系数保持在可接受的水平，但使得由电迁移导致的金属原子的扩散被降低。
尽管以上参照通过在第一半导体结构的键合垫上设置帽层和/或通过以选择的掺杂元素掺杂键合垫而对第一半导体结构的键合垫的处理来描述本发明的实施方式，但设想的是，诸如一个或更多个导电通路104和/或导电迹线106的第一半导体结构的其他金属特征部可以在工作表面处露出并可以如上面关于键合垫所讨论地进行处理，以及可以按照与关于键合垫描述的方式类似的方式直接键合到第二半导体结构的金属特征部。另外，设想的是，在将第二半导体结构的一个或更多个导电特征部直接键合到第一半导体的一个或更多个导电特征部之前，作为对第一半导体结构的导电特征部的处理的附加或另选步骤，通过在导电特征部上设置帽层和/或通过以选择的掺杂元素来掺杂键合垫，第二半导体结构的导电特征部(诸如键合垫208、导电通路204和导电迹线206中的一个或更多个)可以如本文关于第一半导体结构的键合垫所描述地进行处理。
下面描述本发明的另外的非限制性实施方式。
实施方式1：一种把第一半导体结构直接键合到第二半导体结构的方法，该方法包括：在第一半导体结构上的第一金属特征部的表面处形成包括金属和硅的帽层，该帽层的表面限定第一金属特征部的第一键合表面；和把第二半导体结构上的第二金属特征部的第二键合表面直接键合到第一半导体结构上的第一金属特征部的第一键合表面。
实施方式2：根据实施方式1的方法，还包括：将第一金属特征部形成为包括铜。
实施方式3：根据实施方式1或实施方式2的方法，其中形成包括金属和硅的帽层的步骤包括：在第一金属特征部的表面处形成包括硅的铜化合物。
实施方式4：根据实施方式1至3中任一项的方法，其中形成包括金属和硅的帽层的步骤包括形成金属硅化物。
实施方式5：根据实施方式1至3中任一项的方法，其中形成包括金属和硅的帽层包括：形成包括金属和硅以及氮的帽层。
实施方式6：根据实施方式1至5中任一项的方法，还包括：形成第一键合表面以具有第一尺寸；和形成第二键合表面以具有与第一键合表面的第一尺寸不同的第二尺寸。
实施方式7：根据实施方式1至6中任一项的方法，还包括：形成第一键合表面以具有第一形状；和形成第二键合表面以具有与第一键合表面的第一形状不同的第二形状。
实施方式8：根据实施方式1至7中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括超低温直接键合处理。
实施方式9：根据实施方式1至8中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括表面辅助键合处理。
实施方式10：根据实施方式1至9中任一项的方法，其中把第二键合表面直接键合到第一键合表面的步骤包括：在低于约四百摄氏度(400℃)的温度的环境中使第一键合表面直接靠紧第二键合表面。
实施方式11：根据实施方式10的方法，还包括：在低于大约二百摄氏度(200℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式12：根据实施方式11的方法，其中在低于大约二百摄氏度(200℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力的步骤包括：在低于大约一百摄氏度(100℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式13：根据实施方式12的方法，其中在低于大约一百摄氏度(100℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力的步骤包括：在大约室温的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式14：根据实施方式1至13中任一项的方法，还包括：在将第二键合表面直接键合到第一键合表面之前，利用杂质掺杂第一半导体结构上的第一金属特征部。
实施方式15：根据实施方式1至14中任一项的方法，还包括：在将第二键合表面直接键合到第一键合表面之前，在第二半导体结构上的第二金属特征部的表面处形成包括金属和硅的帽层，在第二金属特征部的表面处的帽层的表面限定第二金属特征部的第二键合表面。
实施方式16：一种把第一半导体结构直接键合到第二半导体结构的方法，该方法包括：在第一半导体结构上的第一金属特征部的表面处形成金属帽层，该金属帽层的表面限定第一金属特征部的第一键合表面；以及将在第二半导体结构上的第二金属特征部的第二键合表面直接键合到第一半导体结构上的第一金属特征部的第一键合表面。
实施方式17：根据实施方式16的方法，还包括：将金属帽层形成为包括金属合金。
实施方式18：根据实施方式16或实施方式17的方法，还包括：将第一金属特征部形成为包括铜。
实施方式19：根据实施方式16至18中任一项的方法，还包括：将金属帽层形成为包括CoWP。
实施方式20：根据实施方式16至19中任一项的方法，还包括：将金属帽层形成为具有约十纳米(10nm)或更小的平均厚度。
实施方式21：根据实施方式16至20中任一项的方法，还包括：将第一键合表面形成为具有第一尺寸；以及将第二键合表面形成为具有与第一键合表面的第一尺寸不同的第二尺寸。
实施方式22：根据实施方式16至21中任一项的方法，还包括：将第一键合表面形成为具有第一形状；以及将第二键合表面形成为具有与第一键合表面的第一形状不同的第二形状。
实施方式23：根据实施方式16至22中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括超低温直接键合处理。
实施方式24：根据实施方式16至23中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括表面辅助键合处理。
实施方式25：根据实施方式16至24中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括：在低于大约二百摄氏度(200℃)的温度的环境中使第一键合表面直接靠紧第二键合表面。
实施方式26：根据实施方式25的方法，还包括：在低于大约二百摄氏度(200℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式27：根据实施方式26的方法，其中在低于大约二百摄氏度(200℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力的步骤包括：在低于大约一百摄氏度(100℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式28：根据实施方式27的方法，其中在低于大约一百摄氏度(100℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力的步骤包括：在大约室温的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式29：根据实施方式16至28中任一项的方法，还包括：在将第二键合表面直接键合到第一键合表面之前，利用杂质掺杂第一半导体结构上的第一金属特征部。
实施方式30：根据实施方式16至29中任一项的方法，还包括：在将第二键合表面直接键合到第一键合表面之前，在第二半导体结构上的第二金属特征部的表面处形成另一金属帽层，在第二金属特征部的表面处的另一金属帽层的表面限定第二金属特征部的第二键合表面。
实施方式31：一种把第一半导体结构直接键合到第二半导体结构的方法，该方法包括：使第一半导体结构上的第一金属特征部掺杂有杂质；并且把在第二半导体结构上的第二金属特征部直接键合到第一半导体结构上的第一金属特征部。
实施方式32：根据实施方式31的方法，还包括：选择杂质以包括铝、银、和锰中的至少一种。
实施方式33：根据实施方式31或实施方式32的方法，其中掺杂第一金属特征部包括：形成包括杂质的金属种子层；和在种子层之上形成第一金属特征部，并将杂质从种子层扩散到第一金属特征部中。
实施方式34：根据实施方式31至33中任一项的方法，还包括：将第一金属特征部形成为包括铜。
实施方式35：根据实施方式31至34中任一项的方法，还包括：将第一键合表面形成为具有第一尺寸；和将第二键合表面形成为具有与第一键合表面的第一尺寸不同的第二尺寸。
实施方式36：根据实施方式31至35中任一项的方法，还包括：将第一键合表面形成为具有第一形状；并且将第二键合表面形成为具有与第一键合表面的第一形状不同的第二形状。
实施方式37：根据实施方式31至36中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括超低温直接键合处理。
实施方式38：根据实施方式31至37中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括表面辅助键合处理。
实施方式39：根据实施方式31至38中任一项的方法，其中第二键合表面直接键合到第一键合表面的步骤包括：在低于大约二百摄氏度(200℃)的温度的环境中使第一键合表面直接靠紧第二键合表面。
实施方式40：根据实施方式39的方法，还包括：在低于大约二百摄氏度(200℃)的温度的环境中在第一键合表面和第二键合表面之间施加压力。
实施方式41：一种键合的半导体结构，其包括：第一半导体结构，其包括第一金属特征部；和第二半导体结构，其包括第二金属特征部，第二半导体结构的第二金属特征部直接键合到第一半导体结构的第一金属特征部；和出现在第一金属特征部和第二金属特征部之间的键合界面处的杂质。
实施方式42：根据实施方式41的键合的半导体结构，其中杂质包括铝、银、和锰中的至少一种。
实施方式43：根据实施方式41或实施方式42的键合的半导体结构，其中杂质包括硅和氮中的至少一种。
实施方式44：根据实施方式41至43中任一项的键合的半导体结构，其中杂质包括钴、钨和鳞中的至少一种。
实施方式45：根据实施方式41至44中任一项的键合的半导体结构，其中第一金属特征部和第二金属特征部的至少一个包括铜。
实施方式46：根据实施方式41至45中任一项的键合的半导体结构，其中：第一金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第一截面面积；并且第二金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第二截面面积，第二截面面积与第一截面面积不同。
实施方式47：根据实施方式41至46中任一项的键合的半导体结构，其中：第一金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第一截面形状；并且第二金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第二截面形状，第二截面形状与第一截面形状不同。
实施方式48：一种键合的半导体结构，其包括：第一半导体结构，其包括第一金属特征部，所述第一金属特征部包括第一主表面；第二半导体结构，其包括至少部分地由电介质材料围绕的第二金属特征部，第二半导体结构的第二金属特征部具有第二主表面，该第二主表面直接键合到第一半导体结构的第一金属特征部的第一主表面的一部分；和帽材料，其直接布置在电介质材料的表面和第一半导体结构的第一金属特征部的第一主表面的另一部分之间。
实施方式49：根据实施方式48的键合的半导体结构，其中帽材料包括电介质材料。
实施方式50：根据实施方式49的键合的半导体结构，其中帽材料包括CuSiN、SiC、和SiN中的至少一种。
实施方式51：根据实施方式48的键合的半导体结构，其中帽材料包括导电材料。
实施方式52：根据实施方式51的键合的半导体结构，其中帽材料包括CoWP。
实施方式53：根据实施方式48至52中任一项的键合的半导体结构，其中第一金属特征部和第二金属特征部的至少一个包括铜。
实施方式54：根据实施方式48至53中任一项的键合的半导体结构，其中：第一金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第一截面面积；并且第二金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第二截面面积，第二截面面积与第一截面面积不同。
实施方式55：根据实施方式48至54中任一项的键合的半导体结构，其中：第一金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第一截面形状；并且第二金属特征部在与第一金属特征部和第二金属特征部之间的键合界面平行的平面中具有第二截面形状，第二截面形状与第一截面形状不同。

Claims (25)

1.一种将第一半导体结构直接键合到第二半导体结构的方法，该方法包括以下步骤：
在所述第一半导体结构上的第一金属特征部的表面处形成包括金属和硅的帽层，所述帽层的表面限定了所述第一金属特征部的第一键合表面；和
将所述第二半导体结构上的第二金属特征部的第二键合表面直接键合到所述第一半导体结构上的所述第一金属特征部的所述第一键合表面。
2.根据权利要求1所述的方法，该方法还包括：将所述第一金属特征部形成为包括铜。
3.根据权利要求1所述的方法，其中，形成包括金属和硅的帽层的步骤包括：形成金属硅化物。
4.根据权利要求1所述的方法，其中，形成包括金属和硅的帽层的步骤包括：形成包括金属和硅以及氮的帽层。
5.根据权利要求1所述的方法，该方法还包括：
将所述第一键合表面形成为具有第一尺寸；和
将所述第二键合表面形成为具有与所述第一键合表面的所述第一尺寸不同的第二尺寸。
6.根据权利要求1所述的方法，该方法还包括：
将所述第一键合表面形成为具有第一形状；和
将所述第二键合表面形成为具有与所述第一键合表面的所述第一形状不同的第二形状。
7.根据权利要求1所述的方法，其中，所述第二键合表面直接键合到所述第一键合表面的步骤包括超低温直接键合处理。
8.根据权利要求1所述的方法，其中，所述第二键合表面直接键合到所述第一键合表面的步骤包括：在低于大约200℃的温度的环境中使所述第一键合表面直接靠紧所述第二键合表面。
9.根据权利要求8所述的方法，该方法还包括：在低于大约200℃的温度的环境中在所述第一键合表面和所述第二键合表面之间施加压力。
10.根据权利要求9所述的方法，其中，在低于大约200℃的温度的环境中在所述第一键合表面和所述第二键合表面之间施加压力的步骤包括：在低于大约100℃的温度的环境中在所述第一键合表面和所述第二键合表面之间施加压力。
11.根据权利要求10所述的方法，其中，在低于大约100℃的温度的环境中在所述第一键合表面和所述第二键合表面之间施加压力的步骤包括：在大约室温的环境中在所述第一键合表面和所述第二键合表面之间施加压力。
12.根据权利要求1所述的方法，该方法还包括：在将所述第二键合表面直接键合到所述第一键合表面之前，利用杂质对所述第一半导体结构上的所述第一金属特征部进行掺杂。
13.根据权利要求1所述的方法，该方法还包括：在将所述第二键合表面直接键合到所述第一键合表面之前，在所述第二半导体结构上的所述第二金属特征部的表面处形成包括金属和硅的帽层，在所述第二金属特征部的表面处的所述帽层的表面限定了所述第二金属特征部的所述第二键合表面。
14.根据权利要求1所述的方法，该方法还包括：将所述金属帽层形成为包括CoWP。
15.根据权利要求1所述的方法，该方法还包括：将所述金属帽层形成为具有大约10nm或更小的平均厚度。
16.根据权利要求14所述的方法，该方法还包括：选择所述杂质以包括铝、银和锰中的至少一种。
17.根据权利要求14所述的方法，其中，对所述第一金属特征部进行掺杂的步骤包括：
形成包括所述杂质的金属种子层；和
在种子层之上形成所述第一金属特征部，并将所述杂质从所述种子层扩散到所述第一金属特征部中。
18.一种键合的半导体结构，该键合的半导体结构包括：
第一半导体结构，其包括第一金属特征部，所述第一金属特征部包括第一主表面；
第二半导体结构，其包括至少部分地由电介质材料围绕的第二金属特征部，所述第二半导体结构的所述第二金属特征部具有第二主表面，所述第二主表面直接键合到所述第一半导体结构的所述第一金属特征部的所述第一主表面的一部分；和
帽材料，其直接布置在所述电介质材料的表面和所述第一半导体结构的所述第一金属特征部的所述第一主表面的另一部分之间。
19.根据权利要求18所述的键合的半导体结构，其中，所述帽材料包括电介质材料。
20.根据权利要求19所述的键合的半导体结构，其中，所述帽材料包括CuSiN、SiC、和SiN中的至少一种。
21.根据权利要求18所述的键合的半导体结构，其中，所述帽材料包括导电材料。
22.根据权利要求21所述的键合的半导体结构，其中，所述帽材料包括CoWP。
23.根据权利要求18所述的键合的半导体结构，其中，所述第一金属特征部和所述第二金属特征部的至少一个包括铜。
24.根据权利要求18所述的键合的半导体结构，其中：
所述第一金属特征部在与所述第一金属特征部和所述第二金属特征部之间的键合界面平行的平面中具有第一截面面积；并且
所述第二金属特征部在与所述第一金属特征部和所述第二金属特征部之间的键合界面平行的平面中具有第二截面面积，所述第二截面面积与所述第一截面面积不同。
25.根据权利要求18所述的键合的半导体结构，其中：
所述第一金属特征部在与所述第一金属特征部和所述第二金属特征部之间的键合界面平行的平面中具有第一截面形状；并且
所述第二金属特征部在与所述第一金属特征部和所述第二金属特征部之间的键合界面平行的平面中具有第二截面形状，所述第二截面形状与所述第一截面形状不同。
CN201110421060.7A 2010-12-16 2011-12-15 半导体结构直接键合在一起的方法和键合的半导体结构 Expired - Fee Related CN102543778B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/970,422 US8778773B2 (en) 2010-12-16 2010-12-16 Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
US12/970,422 2010-12-16
FR1061166 2010-12-23
FR1061166A FR2969814A1 (fr) 2010-12-23 2010-12-23 Procédés pour lier directement les unes aux autres des structures semi-conductrices, et structures semi-conductrices liées formées en utilisant ces procédés

Publications (2)

Publication Number Publication Date
CN102543778A true CN102543778A (zh) 2012-07-04
CN102543778B CN102543778B (zh) 2015-08-26

Family

ID=45218577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110421060.7A Expired - Fee Related CN102543778B (zh) 2010-12-16 2011-12-15 半导体结构直接键合在一起的方法和键合的半导体结构

Country Status (6)

Country Link
EP (1) EP2466632A3 (zh)
JP (1) JP5555218B2 (zh)
KR (1) KR101342681B1 (zh)
CN (1) CN102543778B (zh)
SG (1) SG182043A1 (zh)
TW (1) TWI458072B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064574A (zh) * 2013-03-22 2014-09-24 索尼公司 半导体装置和制造方法
CN104134615A (zh) * 2014-07-31 2014-11-05 华进半导体封装先导技术研发中心有限公司 铜铜键合的方法
CN105097655A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN109155301A (zh) * 2018-08-13 2019-01-04 长江存储科技有限责任公司 具有帽盖层的键合触点及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201407282XA (en) * 2012-07-31 2015-01-29 Univ Nanyang Tech Semiconductor device and method for forming the same
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device
KR102512017B1 (ko) * 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
JP6590961B2 (ja) * 2018-01-23 2019-10-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
US20230352371A1 (en) * 2020-05-08 2023-11-02 Rohm Co., Ltd. Semiconductor device
CN113675104A (zh) * 2021-08-18 2021-11-19 芯盟科技有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466187A (zh) * 2002-06-17 2004-01-07 台湾积体电路制造股份有限公司 无阻障层且具有多层种子层的内连线工艺与结构
US20080116584A1 (en) * 2006-11-21 2008-05-22 Arkalgud Sitaram Self-aligned through vias for chip stacking
CN101515563A (zh) * 2007-11-27 2009-08-26 台湾积体电路制造股份有限公司 覆盖层的制造方法及半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP3820975B2 (ja) * 2001-12-12 2006-09-13 ソニー株式会社 半導体装置及びその製造方法
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
FR2872625B1 (fr) * 2004-06-30 2006-09-22 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US7524755B2 (en) * 2006-02-22 2009-04-28 Chartered Semiconductor Manufacturing, Ltd. Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US7718548B2 (en) 2006-12-06 2010-05-18 Applied Materials, Inc. Selective copper-silicon-nitride layer formation for an improved dielectric film/copper line interface
JP2009164471A (ja) * 2008-01-09 2009-07-23 Panasonic Corp 高信頼性銅配線及びその製造方法
US7803704B2 (en) 2008-08-22 2010-09-28 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466187A (zh) * 2002-06-17 2004-01-07 台湾积体电路制造股份有限公司 无阻障层且具有多层种子层的内连线工艺与结构
US20080116584A1 (en) * 2006-11-21 2008-05-22 Arkalgud Sitaram Self-aligned through vias for chip stacking
CN101515563A (zh) * 2007-11-27 2009-08-26 台湾积体电路制造股份有限公司 覆盖层的制造方法及半导体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J.GAMBINO ET AL: "Yield and Reliability of Cu Capped with CoWP using a Self-Activated Process", 《IEEE INTERCONNECT TECHNOLOGY CONFERENCE,2006 INTERNATIONAL》, 7 June 2006 (2006-06-07) *
T.H.KIM ET AL: "Room temperature Cu-Cu direct bonding using surface activated bonding method", 《AMERICAN VACUUM SOCIETY》, vol. 21, no. 2, 10 February 2003 (2003-02-10) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064574A (zh) * 2013-03-22 2014-09-24 索尼公司 半导体装置和制造方法
US10134795B2 (en) 2013-03-22 2018-11-20 Sony Corporation Semiconductor device with multiple substrates electrically connected through an insulating film and manufacturing method
CN105097655A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105097655B (zh) * 2014-05-08 2018-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104134615A (zh) * 2014-07-31 2014-11-05 华进半导体封装先导技术研发中心有限公司 铜铜键合的方法
CN109155301A (zh) * 2018-08-13 2019-01-04 长江存储科技有限责任公司 具有帽盖层的键合触点及其形成方法
US11177231B2 (en) 2018-08-13 2021-11-16 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same
US11715718B2 (en) 2018-08-13 2023-08-01 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same

Also Published As

Publication number Publication date
KR101342681B1 (ko) 2014-01-10
SG182043A1 (en) 2012-07-30
TW201250971A (en) 2012-12-16
CN102543778B (zh) 2015-08-26
JP2012129521A (ja) 2012-07-05
EP2466632A2 (en) 2012-06-20
TWI458072B (zh) 2014-10-21
KR20120067936A (ko) 2012-06-26
JP5555218B2 (ja) 2014-07-23
EP2466632A3 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102543778A (zh) 半导体结构直接键合在一起的方法和键合的半导体结构
US8716105B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US8778773B2 (en) Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
TW202341395A (zh) 互連結構
CN101438404B (zh) 制造用于互连应用的可靠过孔接触
JP5441926B2 (ja) 相互接続構造のための貴金属キャップおよびこれを形成する方法（相互接続構造のための貴金属キャップ）
TWI610366B (zh) 鈷金屬障壁層
US8133810B2 (en) Structure for metal cap applications
CN100583427C (zh) 用于微电子元件的金属互连结构
US8227839B2 (en) Integrated circuit having TSVS including hillock suppression
US20080128907A1 (en) Semiconductor structure with liner
TWI619171B (zh) 障壁層
CN102498560A (zh) 用于窄互连开口的导电结构
CN101958311B (zh) 半导体结构和形成方法
CN103094138A (zh) 具有增强的铜对铜接合的三维（3d）集成电路及其形成方法
KR101258369B1 (ko) 실리콘 및 탄탈륨 함유 배리어의 인시츄 형성
TW201013840A (en) Structure and process for conductive contact integration
CN115332166A (zh) 具有自形成扩散阻挡层的低电阻率金属互连结构
TW201027684A (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
US20100207177A1 (en) Method for producing a copper contact
US20150262911A1 (en) Tsv with end cap, method and 3d integrated circuit
TWI471951B (zh) 包含退火程序之半導體結構接合方法，經接合的半導體結構及使用該方法所形成的中間結構
JPWO2002037558A1 (ja) 半導体装置及びその製造方法
US9214383B2 (en) Method of semiconductor integrated circuit fabrication
US20170154816A1 (en) Amorphous metal interconnections by subtractive etch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210112

Address after: Kanagawa Prefecture, Japan

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Fa Guoboerning

Patentee before: SOITEC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826

Termination date: 20211215