JP2013077711A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013077711A5 JP2013077711A5 JP2011216930A JP2011216930A JP2013077711A5 JP 2013077711 A5 JP2013077711 A5 JP 2013077711A5 JP 2011216930 A JP2011216930 A JP 2011216930A JP 2011216930 A JP2011216930 A JP 2011216930A JP 2013077711 A5 JP2013077711 A5 JP 2013077711A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- electrode
- wiring
- alloyed
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
前記電極は、前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられ、前記第1の半導体ウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極とすることができる。
前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられ、前記第1の半導体ウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第2の半導体ウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続されるようにすることができる。
本技術の裏面照射型固体撮像装置は、請求項1乃至4のいずれかに記載の半導体装置を含ませるようにすることができる。
前記工程において、前記電極は、前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられ、前記第1の半導体ウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成されるようにすることができる。
前記工程には、前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられる第1の工程と、前記第1の半導体ウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第2の工程とを含ませるようにすることができ、前記第2の工程において、前記第2の半導体ウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続されるようにすることができる。
本技術の裏面照射型固体撮像装置の製造方法は、請求項6乃至9のいずれかに記載の半導体装置の製造方法を含ませるようにすることができる。
第3の工程において、図3で示されるように、貫通電極TSVを形成するために層間膜F13がCIS基板1側に形成される。そして、ロジック基板2の配線CLと接続するための、接合面Bを貫通する貫通電極用の穴部H1、およびCIS基板1の配線CCと接続するための貫通電極用の穴部H2が、それぞれ配線CL,CCの手前位置、または配線CL,CCの位置まで開口形成される。さらに、穴部H1,H2の内壁は、CIS基板1に対して絶縁するための絶縁膜が形成される。
ステップS11において、CIS基板1およびロジック基板2の全体が加熱されることにより、貫通電極TSV1と配線CL間で、アルミニウムAlと銅Cuとが相互拡散されて、図12で示されるように、貫通電極TSV1と配線CLとの接触領域Gが合金化される。ここでの加熱は、温度が400℃程度に設定され、雰囲気は真空、大気、酸素雰囲気、または、窒化雰囲気のいずれの雰囲気であっても処理可能であり、1時間程度の熱処理が行われる。この熱処理が行われる過程で、配線CLのアルミニウムAlおよび貫通電極TSV1の銅Cuの合金成分が、銅Cuからなる貫通電極TSV1の内部に拡散して、銅Cuからなる貫通電極TSV1の一部が合金化される。また、このとき、アルミニウムAlからなる配線CLには、銅Cuからなる貫通電極TSV1の銅Cu成分との反応層が接触領域G(=CuAl合金層)として形成される。
Claims (10)
- 電極および配線の接触領域が合金化して接続されており、
前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される電極である
半導体装置。 - 前記電極は、前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられ、前記第1の半導体ウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極である
請求項1に記載の半導体装置。 - 前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられ、前記第1の半導体ウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第2の半導体ウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
請求項1または2に記載の半導体装置。 - 前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
請求項1乃至3のいずれかに記載の半導体装置。 - 請求項1乃至4のいずれかに記載の半導体装置を含む
裏面照射型固体撮像装置。 - 電極および配線の接触領域が合金化して接続される工程を含み、
前記工程において、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される
半導体装置の製造方法。 - 前記工程において、前記電極は、前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられ、前記第1の半導体ウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成される
請求項6に記載の半導体装置の製造方法。 - 前記工程は、
前記第1の半導体ウェハと前記第2の半導体ウェハとが貼り合わせられる第1の工程と、
前記第1の半導体ウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第2の工程とを含み、
前記第2の工程において、前記第2の半導体ウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
請求項6または7に記載の半導体装置の製造方法。 - 前記第2の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
請求項6乃至8のいずれかに記載の半導体装置の製造方法。 - 請求項6乃至9のいずれかに記載の半導体装置の製造方法の工程を含む
裏面照射型固体撮像装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216930A JP2013077711A (ja) | 2011-09-30 | 2011-09-30 | 半導体装置および半導体装置の製造方法 |
US13/587,317 US9287311B2 (en) | 2011-09-30 | 2012-08-16 | Semiconductor device and semiconductor-device manufacturing method |
EP12184812.1A EP2575174A3 (en) | 2011-09-30 | 2012-09-18 | Semiconductor device and semiconductor-device manufacturing method |
CN201210355337.5A CN103035660B (zh) | 2011-09-30 | 2012-09-21 | 半导体器件和半导体器件制造方法 |
CN201810048763.1A CN108110023B (zh) | 2011-09-30 | 2012-09-21 | 半导体器件和电子器件 |
US15/057,375 US9865639B2 (en) | 2011-09-30 | 2016-03-01 | Semiconductor device and semiconductor-device manufacturing method |
US15/862,366 US10586823B2 (en) | 2011-09-30 | 2018-01-04 | Semiconductor device and semiconductor-device manufacturing method |
US16/750,810 US11139331B2 (en) | 2011-09-30 | 2020-01-23 | Semiconductor device and semiconductor-device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216930A JP2013077711A (ja) | 2011-09-30 | 2011-09-30 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013077711A JP2013077711A (ja) | 2013-04-25 |
JP2013077711A5 true JP2013077711A5 (ja) | 2014-11-06 |
Family
ID=47040538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011216930A Pending JP2013077711A (ja) | 2011-09-30 | 2011-09-30 | 半導体装置および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US9287311B2 (ja) |
EP (1) | EP2575174A3 (ja) |
JP (1) | JP2013077711A (ja) |
CN (2) | CN108110023B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736069B2 (en) * | 2012-08-23 | 2014-05-27 | Macronix International Co., Ltd. | Multi-level vertical plug formation with stop layers of increasing thicknesses |
JP6128787B2 (ja) * | 2012-09-28 | 2017-05-17 | キヤノン株式会社 | 半導体装置 |
JP6041607B2 (ja) | 2012-09-28 | 2016-12-14 | キヤノン株式会社 | 半導体装置の製造方法 |
US8987914B2 (en) | 2013-02-07 | 2015-03-24 | Macronix International Co., Ltd. | Conductor structure and method |
US20140252561A1 (en) * | 2013-03-08 | 2014-09-11 | Qualcomm Incorporated | Via-enabled package-on-package |
US8993429B2 (en) | 2013-03-12 | 2015-03-31 | Macronix International Co., Ltd. | Interlayer conductor structure and method |
US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
US9117526B2 (en) | 2013-07-08 | 2015-08-25 | Macronix International Co., Ltd. | Substrate connection of three dimensional NAND for improving erase performance |
US8970040B1 (en) | 2013-09-26 | 2015-03-03 | Macronix International Co., Ltd. | Contact structure and forming method |
US9070447B2 (en) | 2013-09-26 | 2015-06-30 | Macronix International Co., Ltd. | Contact structure and forming method |
US9343322B2 (en) | 2014-01-17 | 2016-05-17 | Macronix International Co., Ltd. | Three dimensional stacking memory film structure |
US9405089B2 (en) * | 2014-05-22 | 2016-08-02 | Texas Instruments Incorporated | High-temperature isotropic plasma etching process to prevent electrical shorts |
US9721964B2 (en) | 2014-06-05 | 2017-08-01 | Macronix International Co., Ltd. | Low dielectric constant insulating material in 3D memory |
US9356040B2 (en) | 2014-06-27 | 2016-05-31 | Macronix International Co., Ltd. | Junction formation for vertical gate 3D NAND memory |
CN104332464B (zh) * | 2014-08-28 | 2017-06-06 | 武汉新芯集成电路制造有限公司 | 一种功率器件与控制器件的集成工艺 |
JP6404787B2 (ja) * | 2014-09-26 | 2018-10-17 | 信越化学工業株式会社 | ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 |
US9379129B1 (en) | 2015-04-13 | 2016-06-28 | Macronix International Co., Ltd. | Assist gate structures for three-dimensional (3D) vertical gate array memory structure |
US9478259B1 (en) | 2015-05-05 | 2016-10-25 | Macronix International Co., Ltd. | 3D voltage switching transistors for 3D vertical gate memory array |
KR102290020B1 (ko) * | 2015-06-05 | 2021-08-19 | 삼성전자주식회사 | 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치 |
US9425209B1 (en) | 2015-09-04 | 2016-08-23 | Macronix International Co., Ltd. | Multilayer 3-D structure with mirror image landing regions |
CN106505030B (zh) * | 2015-09-06 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构的制备方法 |
JP6907944B2 (ja) * | 2016-01-18 | 2021-07-21 | ソニーグループ株式会社 | 固体撮像素子及び電子機器 |
JP6568994B2 (ja) | 2016-02-29 | 2019-08-28 | パナソニック・タワージャズセミコンダクター株式会社 | 半導体装置及びその製造方法 |
US10296698B2 (en) * | 2016-12-14 | 2019-05-21 | Globalfoundries Inc. | Forming multi-sized through-silicon-via (TSV) structures |
JP2021535613A (ja) | 2018-09-04 | 2021-12-16 | 中芯集成電路(寧波)有限公司 | ウェハレベルパッケージ方法及びパッケージ構造 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2947818B2 (ja) * | 1988-07-27 | 1999-09-13 | 株式会社日立製作所 | 微細孔への金属穴埋め方法 |
US5262354A (en) | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
JPH06244186A (ja) * | 1993-02-16 | 1994-09-02 | Kawasaki Steel Corp | 多層配線構造の半導体装置及びその製造方法 |
US6285082B1 (en) | 1995-01-03 | 2001-09-04 | International Business Machines Corporation | Soft metal conductor |
US6565729B2 (en) * | 1998-03-20 | 2003-05-20 | Semitool, Inc. | Method for electrochemically depositing metal on a semiconductor workpiece |
JP4083921B2 (ja) * | 1998-05-29 | 2008-04-30 | 株式会社東芝 | 半導体装置の製造方法 |
JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
JP2000353703A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 半導体装置の製造方法 |
JP3329380B2 (ja) * | 1999-09-21 | 2002-09-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6727593B2 (en) * | 2001-03-01 | 2004-04-27 | Kabushiki Kaisha Toshiba | Semiconductor device with improved bonding |
JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
JP2004273523A (ja) * | 2003-03-05 | 2004-09-30 | Renesas Technology Corp | 配線接続構造 |
US20060246699A1 (en) * | 2005-03-18 | 2006-11-02 | Weidman Timothy W | Process for electroless copper deposition on a ruthenium seed |
US20060244138A1 (en) * | 2005-04-27 | 2006-11-02 | International Business Machines Corporation | Techniques for improving bond pad performance |
JP4280277B2 (ja) * | 2006-09-28 | 2009-06-17 | 株式会社神戸製鋼所 | 表示デバイスの製法 |
FR2910707B1 (fr) * | 2006-12-20 | 2009-06-12 | E2V Semiconductors Soc Par Act | Capteur d'image a haute densite d'integration |
US7791198B2 (en) * | 2007-02-20 | 2010-09-07 | Nec Electronics Corporation | Semiconductor device including a coupling region which includes layers of aluminum and copper alloys |
JP4600576B2 (ja) * | 2008-05-08 | 2010-12-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2009295676A (ja) * | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
JP2010080897A (ja) * | 2008-09-29 | 2010-04-08 | Panasonic Corp | 半導体装置及びその製造方法 |
JP5985136B2 (ja) | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
JP5493165B2 (ja) * | 2009-09-29 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5442394B2 (ja) * | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
JP5489705B2 (ja) * | 2009-12-26 | 2014-05-14 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5853351B2 (ja) | 2010-03-25 | 2016-02-09 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
US20120001336A1 (en) * | 2010-07-02 | 2012-01-05 | Texas Instruments Incorporated | Corrosion-resistant copper-to-aluminum bonds |
JP5640630B2 (ja) | 2010-10-12 | 2014-12-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
-
2011
- 2011-09-30 JP JP2011216930A patent/JP2013077711A/ja active Pending
-
2012
- 2012-08-16 US US13/587,317 patent/US9287311B2/en active Active
- 2012-09-18 EP EP12184812.1A patent/EP2575174A3/en not_active Withdrawn
- 2012-09-21 CN CN201810048763.1A patent/CN108110023B/zh active Active
- 2012-09-21 CN CN201210355337.5A patent/CN103035660B/zh active Active
-
2016
- 2016-03-01 US US15/057,375 patent/US9865639B2/en active Active
-
2018
- 2018-01-04 US US15/862,366 patent/US10586823B2/en active Active
-
2020
- 2020-01-23 US US16/750,810 patent/US11139331B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013077711A5 (ja) | ||
JP5343245B2 (ja) | シリコンインターポーザの製造方法 | |
JP2013077711A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009277895A5 (ja) | ||
JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
WO2015040784A1 (ja) | 半導体装置及びその製造方法 | |
WO2015040798A1 (ja) | 半導体装置及びその製造方法 | |
CN108122823B (zh) | 晶圆键合方法及晶圆键合结构 | |
JP2017073560A5 (ja) | ||
TWI743404B (zh) | 用於積體電路封裝的外露式可焊接散熱器 | |
JP2012039090A5 (ja) | ||
JP2014187166A5 (ja) | ||
JP2013004881A5 (ja) | ||
JP2009194322A5 (ja) | ||
JP2010171386A (ja) | 半導体装置及びその製造方法 | |
JP2011009715A (ja) | 半導体装置 | |
TW200707603A (en) | Backside method and system for fabricating semiconductor components with conductive interconnects | |
JP2016039328A5 (ja) | ||
JP2011119620A5 (ja) | ||
TW200539244A (en) | Semiconductor device, the use thereof, and method of manufacturing the same | |
TWI571185B (zh) | 電子封裝件及其製法 | |
JP2013026329A5 (ja) | ||
SG162682A1 (en) | Manufacturing method for semiconductor devices | |
JP2010283337A5 (ja) | ||
JP2010206057A5 (ja) |