CN106505030B - 硅通孔结构的制备方法 - Google Patents

硅通孔结构的制备方法 Download PDF

Info

Publication number
CN106505030B
CN106505030B CN201510561098.2A CN201510561098A CN106505030B CN 106505030 B CN106505030 B CN 106505030B CN 201510561098 A CN201510561098 A CN 201510561098A CN 106505030 B CN106505030 B CN 106505030B
Authority
CN
China
Prior art keywords
metal layer
semiconductor substrate
silicon via
metal
via structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510561098.2A
Other languages
English (en)
Other versions
CN106505030A (zh
Inventor
陈怡骏
游宽结
张彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510561098.2A priority Critical patent/CN106505030B/zh
Publication of CN106505030A publication Critical patent/CN106505030A/zh
Application granted granted Critical
Publication of CN106505030B publication Critical patent/CN106505030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种硅通孔结构的制备方法，包括：提供半导体衬底，所述半导体衬底中埋有刻蚀停止层；选择性刻蚀所述半导体衬底至所述刻蚀停止层，形成沟槽，所述半导体衬底在所述沟槽的底部的转角处形成凹坑；进行多次溅射工艺，分别在所述沟槽中形成第一金属层至第N金属层，所述第一金属层至所述第N金属层填满所述凹坑；其中，分别在所述第一金属层至所述第N金属层溅射完成后，关闭金属靶材的电源，分别对所述第一金属层至所述第N金属层进行离子轰击，所述第一金属层至所述第N金属层中的金属分别向所述凹坑中填充，并填满所述凹坑，N为大于等于2的自然数。本发明中，可以使得沟槽中的每个部分都填充金属，从而改善硅通孔结构的性能。

Description

硅通孔结构的制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种硅通孔结构的制备方法。
背景技术
硅通孔技术(TSV，Through-Silicon-Via)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通、实现芯片之间互连的技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
TSV技术通常在半导体衬底中形成沟槽，并在沟槽中填充金属，实现垂直方向上的连接导通。由于半导体衬底通常都具有相当的厚度，形成沟槽的工艺为等离子刻蚀工艺，通常为波什刻蚀技术(Bosch etch process)，波什刻蚀能够形成深宽比相当高的垂直通孔，但是，请参考图1所示，刻蚀过程中一般会进行过刻蚀(Over etch)，保证刻蚀的充分，但是过刻蚀会造成沟槽的底部的转角形成凹坑3。在后续金属填充过程中，凹坑中难以填充金属，从而导致金属连线之间的连接断开，从而影响整个TSV的互连特性，导致晶圆的电学测试(Chip probe)过程中产生断路的问题。
发明内容
本发明的目的在于，提供一种硅通孔结构的制备方法，解决现有技术中的沟槽的转角处难以填充金属的问题。
为解决上述技术问题，本发明提供一种硅通孔结构的制备方法，包括：
提供半导体衬底，所述半导体衬底中埋有刻蚀停止层；
选择性刻蚀所述半导体衬底至所述刻蚀停止层，形成沟槽，所述半导体衬底在所述沟槽的底部的转角处形成凹坑；
进行多次溅射工艺，分别在所述沟槽中形成第一金属层至第N金属层，所述第一金属层至所述第N金属层填满所述凹坑；
其中，分别在所述第一金属层至所述第N金属层溅射完成后，关闭金属靶材的电源，分别对所述第一金属层至所述第N金属层进行离子轰击，所述第一金属层至所述第N金属层中的金属分别向所述凹坑中填充，并填满所述凹坑，N为大于等于2的自然数。
可选的，所述第一金属层至所述第N金属层均为铝金属。
可选的，轰击所述第一金属层至所述第N金属层的离子均采用氩离子。
可选的，所述第一金属层至所述第N金属层的厚度均为经过离子轰击之后，所述第一金属层至所述第N金属层的厚度均为
可选的，采用干法刻蚀工艺刻蚀所述半导体衬底形成通孔。
可选的，干法刻蚀工艺过程中采用的刻蚀气体为SF6。
可选的，所述半导体衬底中还包括底部金属层，所述底部金属层位于所述沟槽的下方。
可选的，在溅射所述第一金属层之前，采用湿法工艺去除所述刻蚀停止层，并暴露所述底部金属层。
可选的，所述刻蚀停止层为氧化硅。
可选的，溅射过程中，所述金属靶材的电源电压比所述半导体衬底的电源电压大。
本发明的硅通孔结构的制备方法，先在沟槽中沉积第一金属层，之后关闭靶材的电源，此时，溅射腔体中的离子会轰击第一金属层，第一金属层由于受到离子轰击的冲力的作用，会向凹坑中填充。经过多次的交替循环的溅射、轰击过程，使得凹坑中逐渐被填充金属直至完全填充。经过本发明的硅通孔的制备方法，可以使得沟槽中的每个部分都填充满金属，从而可以改善硅通孔结构中的金属的连接，改善硅通孔结构的电学性能。
附图说明
图1为现有技术中形成的沟槽的结构示意图；
图2为本发明硅通孔结构的制备方法的流程图；
图3-图9为本发明硅通孔结构的制备方法一实施例中各步骤对应的剖面结构示意图。
具体实施方式
下面将结合示意图对本发明的硅通孔结构的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
本发明的核心思想在于，经过刻蚀的半导体衬底中形成的沟槽的底部的转角处会形成凹坑，在填充金属层的过程中，先溅射第一金属层，完成之后关闭靶材的电源，离子会轰击第一金属层，使得第一金属层中的金属由于冲击向凹坑中填充。经过多次的溅射、轰击交替循环过程，使得金属逐渐填充凹坑，从而第一金属层至第N金属层将填充满沟槽，并填充满凹坑，形成硅通孔结构，改善硅通孔结构的性能。
下文结合图2-图9对本发明的硅通孔结构的制备方法进行具体说明，图2为硅通孔结构的制备流程，具体包括如下步骤：
执行步骤S1，参考图3所示，提供半导体衬底10，所述半导体衬底10为硅衬底、锗硅衬底、SOI衬底等，本发明并不对此进行限制。所述半导体衬底10中埋有刻蚀停止层11，所述刻蚀停止层11为氧化硅，作为刻蚀形成沟槽的停止层。此外，所述半导体衬底10中还包括底部金属层12，所述底部金属层12位于所述刻蚀停止层11对着沟槽的下方，在后续工艺中与沟槽中填充的金属连接，形成通孔互连结构。可以理解的是，所述半导体衬底10中还包括有其他的器件单元，例如源区、漏区、阱区等结构，此为本领域技术人员可以理解的，在此不作赘述，
执行步骤S2，参考图4所示，在所述半导体衬底10上旋涂光刻胶，对所述半导体衬底10进行曝光、显影等步骤，从而在所述半导体衬底10上形成图形化的光刻胶20。以图形化的光刻胶20为掩膜，选择性刻蚀所述半导体衬底10至所述刻蚀停止层11，形成沟槽30。本发明中，采用干法刻蚀工艺刻蚀所述半导体衬底10，采用SF6的气体进行干法刻蚀工艺。一般的，为了使得刻蚀充分，采用过刻蚀工艺。当刻蚀到所述刻蚀停止层11时，刻蚀气体SF6对硅和氧化硅的刻蚀速率不同，刻蚀硅的速率比刻蚀氧化硅的速率块，从而，SF6会向底部两边的半导体衬底10刻蚀，从而使得所述半导体衬底10在沟槽30底部的转角处形成凹坑31，所述凹坑31会影响后续的金属填充的工艺。
刻蚀所述半导体衬底10形成沟槽30之后，接着，参考图5所示，刻蚀所述停止层11，去除所述沟槽30底部的所述刻蚀停止层11，直至暴露出所述底部金属层12。本实施例中，采用湿法刻蚀工艺刻蚀所述刻蚀停止层11，例如，采用氢氟酸(HF)溶液进行刻蚀。
执行步骤S3，将所述半导体衬底10放入离子溅射腔体中，对离子溅射的腔体进行降压升温等操作，打开金属靶材和所述半导体衬底10的电源开关，对所述半导体衬底10循环进行多次溅射工艺，分别在所述沟槽30中形成第一金属层至第N金属层，所述第一金属层至所述第N金属层填满所凹坑31。其中N为大于等于2的自然数，多次溅射的具体步骤为：
首先，参考图6所示，在溅射腔体中通入氩离子，金属靶材的电源电压(Target DC)大于半导体衬底10的电压(Table bias RF)，从而氩离子轰击金属靶材，金属靶材上的金属原子由于轰击则下落到所述半导体衬底10上，在所述沟槽30中形成第一金属层40。金属靶材为铝，所述第一金属层40为铝金属，并且，所述第一金属层40的厚度为在所述第一金属层40溅射完成后，关闭金属靶材的电源，所述半导体衬底10的电源保持打开的状态，氩离子则轰击所述第一金属层40，所述第一金属层40中的金属受到氩离子的冲击，其中的部分金属原子由于轰击向所述凹坑31中填充。此外，某些金属原子会向沟槽30的侧壁附着(图中未示出)。参考图7所示，经过离子轰击之后，所述第一金属层40覆盖所述沟槽30的底部，包括未填充金属的凹坑的底部，并且，所述第一金属层40的厚度为
接着，打开金属靶材的电源，采用与第一金属层40相同的条件，在所述第一金属层40上溅射第二金属层41，所述第二金属层覆盖部分所述第一金属层40，并且，凹坑31中未填充金属。之后，关闭金属靶材的电源，使得氩离子轰击所述第二金属层41，同样的，第二金属层41中的金属原子受到轰击，向凹坑31中填充。
根据第一金属层40以及第二金属层41的溅射、轰击的方法，循环交替在所述沟槽30中进行，从而接着在所述沟槽中形成第三金属层至第N金属层，并在每一次溅射完成之后，采用离子对该层金属层进行轰击，使得金属原子逐渐填充满所述凹坑31，使得凹坑31中填满金属。接着，可以采用相同的溅射、轰击交替循环的方法将所述沟槽30完全填充金属，形成顶部金属层50，所述顶部金属层50与所述底部金属层12形成硅通孔结构。可以理解的是，在填充满凹坑31之后，可以仅采用多次溅射的方法填充沟槽30，而不需要在每一次的溅射过程中，对金属层进行离子轰击。
需要说明的是，每一层金属层的溅射条件、离子轰击条件可以相同，也可以不相同，只要周期性的交替循环进行溅射、轰击过程，使得金属原子逐渐向凹坑中填充即可。此外，循环多次进行溅射工艺，可以防止溅射过程导致的所述半导体衬底10和金属靶材的温度过高，从而对半导体衬底和金属靶材中的物质造成损伤，影响器件的性能。
综上所述，本发明的硅通孔结构的制备方法，经过刻蚀形成的沟槽的底部的转角处会形成凹坑，溅射第一金属层，关闭靶材的电源，离子会轰击第一金属层，使得第一金属层中的金属收到冲击向凹坑中填充。经过多次的溅射、轰击过程，使得金属逐渐填充凹坑，从而第一金属层至第N金属层填充满沟槽，形成硅通孔结构，改善硅通孔结构的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种硅通孔结构的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中埋有刻蚀停止层；
选择性刻蚀所述半导体衬底至所述刻蚀停止层，形成沟槽，所述半导体衬底在所述沟槽的底部的转角处形成凹坑；
进行多次溅射工艺，分别在所述沟槽中形成第一金属层至第N金属层，所述第一金属层至所述第N金属层填满所述凹坑；
其中，分别在所述第一金属层至所述第N金属层溅射完成后，关闭金属靶材的电源，分别对所述第一金属层至所述第N金属层进行离子轰击，所述第一金属层至所述第N金属层中的金属分别向所述凹坑中填充，并填满所述凹坑，N为大于等于2的自然数。
2.如权利要求1所述的硅通孔结构的制备方法，其特征在于，所述第一金属层至所述第N金属层均为铝金属。
3.如权利要求2所述的硅通孔结构的制备方法，其特征在于，轰击所述第一金属层至所述第N金属层的离子均采用氩离子。
4.如权利要求3所述的硅通孔结构的制备方法，其特征在于，在溅射工艺完成之后，所述第一金属层至所述第N金属层的厚度均为经过离子轰击之后，所述第一金属层至所述第N金属层的厚度均为
5.如权利要求1所述的硅通孔结构的制备方法，其特征在于，采用干法刻蚀工艺刻蚀所述半导体衬底形成通孔。
6.如权利要求5所述的硅通孔结构的制备方法，其特征在于，干法刻蚀工艺过程中采用的刻蚀气体为SF6。
7.如权利要求1所述的硅通孔结构的制备方法，其特征在于，所述半导体衬底中还包括底部金属层，所述底部金属层位于所述沟槽的下方。
8.如权利要求7所述的硅通孔结构的制备方法，其特征在于，在溅射所述第一金属层之前，采用湿法工艺去除所述刻蚀停止层，并暴露所述底部金属层。
9.如权利要求1至8任一所述的硅通孔结构的制备方法，其特征在于，所述刻蚀停止层为氧化硅。
10.如权利要求1所述的硅通孔结构的制备方法，其特征在于，溅射过程中，所述金属靶材的电源电压比所述半导体衬底的电源电压大。
CN201510561098.2A 2015-09-06 2015-09-06 硅通孔结构的制备方法 Active CN106505030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510561098.2A CN106505030B (zh) 2015-09-06 2015-09-06 硅通孔结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510561098.2A CN106505030B (zh) 2015-09-06 2015-09-06 硅通孔结构的制备方法

Publications (2)

Publication Number Publication Date
CN106505030A CN106505030A (zh) 2017-03-15
CN106505030B true CN106505030B (zh) 2019-07-26

Family

ID=58287672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510561098.2A Active CN106505030B (zh) 2015-09-06 2015-09-06 硅通孔结构的制备方法

Country Status (1)

Country Link
CN (1) CN106505030B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383943B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Process for improving copper fill integrity
CN1658368A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置的制造方法
CN103035660A (zh) * 2011-09-30 2013-04-10 索尼公司 半导体器件和半导体器件制造方法
CN103199058A (zh) * 2013-04-19 2013-07-10 中微半导体设备(上海)有限公司 一种通孔的刻蚀方法
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN104347490A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 硅通孔填充的方法
CN104347345A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电容结构的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP2008172018A (ja) * 2007-01-11 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383943B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Process for improving copper fill integrity
CN1658368A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置的制造方法
CN103035660A (zh) * 2011-09-30 2013-04-10 索尼公司 半导体器件和半导体器件制造方法
CN103199058A (zh) * 2013-04-19 2013-07-10 中微半导体设备(上海)有限公司 一种通孔的刻蚀方法
CN104347345A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电容结构的形成方法
CN104347490A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 硅通孔填充的方法
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN106505030A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CA3033652C (en) Preclean methodology for superconductor interconnect fabrication
CN104658962B (zh) 通孔的形成方法
TW201026911A (en) Bottom up plating by organic surface passivation and differential plating retardation
Abbaspour et al. Fabrication and electrical characterization of sub-micron diameter through-silicon via for heterogeneous three-dimensional integrated circuits
Du et al. Optimization of through silicon via for three-dimensional integration
CN106505030B (zh) 硅通孔结构的制备方法
CN105070682B (zh) 一种高效制备硅转接板的方法
Van Huylenbroeck et al. A highly reliable 1× 5μm via-last TSV module
CN104124196B (zh) 一种制作半导体器件的方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
CN106128998A (zh) 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
Moroz et al. Numerical Simulation of Bosch Processing for Deep Silicon Plasma Etching
TW202214895A (zh) 使用脈衝偏壓的懸伸減少
CN108735797A (zh) 半导体结构及其形成方法
AU2018317964B2 (en) Deposition methodology for superconductor interconnects
CN105374742B (zh) 半导体结构的形成方法
US7351596B2 (en) Method and system for operating a physical vapor deposition process
KR20110069288A (ko) 관통형 실리콘 비아 형성 방법
CN110379766A (zh) 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN109273468A (zh) 三维硅通孔结构cmos图像传感器及其制备方法
CN105374739B (zh) 半导体结构的形成方法
CN102881640A (zh) 一种双大马士革铜互连结构的制造方法
Wang et al. Si dry etching for TSV formation and backside reveal
Chiang et al. Investigation of ICP parameters for smooth tsvs and following cu plating process in 3D integration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant