CN104124196B - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104124196B
CN104124196B CN201310143122.1A CN201310143122A CN104124196B CN 104124196 B CN104124196 B CN 104124196B CN 201310143122 A CN201310143122 A CN 201310143122A CN 104124196 B CN104124196 B CN 104124196B
Authority
CN
China
Prior art keywords
copper
groove structure
seed layer
layer
copper seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310143122.1A
Other languages
English (en)
Other versions
CN104124196A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310143122.1A priority Critical patent/CN104124196B/zh
Publication of CN104124196A publication Critical patent/CN104124196A/zh
Application granted granted Critical
Publication of CN104124196B publication Critical patent/CN104124196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成沟槽结构；在所述半导体衬底上及所述沟槽结构中形成铜晶种层；采用轰击工艺和热回流法处理所述铜晶种层。根据本发明的制造工艺可以有效避免在后段制程中出现铜孔洞问题。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种避免在后段制程（BEOL）中出现铜孔洞（Void）的方法。
背景技术
在半导体制造工艺中，随着集成电路制造工艺的不断进步，芯片集成度的不断提高，在降低互连线的RC延迟、改善电迁移等方面，金属铜与金属铝相比具有低电阻系数，高熔点和优良的电迁移耐力，在较高的电流密度和低功率的条件下也可以使用。同时，在双嵌入式工艺（Dual damascene），又称双大马革工艺，以及电化学电镀工艺中，铜互连具有成本低、较好性能和稳定性。因此，铜材料已被广泛地应用于前沿的集成电路制造工艺中，尤其对于先进的技术工艺，金属铜材料是最好的选择代替传统的铝/铜合金的互连结构。其中，在高性能的铜互连结构中检测缺陷和减少缺陷是最关键的，缺陷的减少最终能够提高半导体器件的可靠性和良品率。
通常采用被动电压对比度（Passive Voltage Contrast，PVC）的方法对缺陷的进行测试。具体的测试方法为在分析接触孔的失效机制时，采用反应离子刻蚀（RIE）工艺将接触孔上层的覆盖层去除，使所要观测的接触孔的上端刚好暴露出来，被动电压对比度技术结合聚焦离子束（FIB）和扫描电镜（SEM）电子束对器件的缺陷定位和分析。
图1A-1C为根据现有技术制作铜填充的相关步骤所获得的器件的剖视图。
如图1A所示，提供半导体衬底（未示出），在半导体衬底上形成介质层（未示出），刻蚀所述介质层形成沟槽结构，接着，采用选择性离子化物理气相沉积（selective ionizedPVD）的方法在半导体衬底上和沟槽结构中沉积形成扩散阻挡层100和铜晶种层101，以形成沟槽结构102。在采用选择性离子化物理气相沉积的方法依次沉积扩散阻挡层100和铜晶种层101的过程中，沉积材料从沟槽的顶部和侧壁入口沉积，其中在沟槽结构顶部沉积的速率为X，在沟槽结构底部沉积的速率为Y，在沟槽结构顶部沉积的速率大于在底部沉积的速率，即X>Y。这样会先在沟槽结构的顶部沉积形成铜层，产生突悬，缩小了沟槽结构开口尺寸。
如图1B所示，在沉积形成沟槽结构102之后，采用热回流法（thermal reflow）使铜晶种层101的表面变的平坦，通过加热和回旋的方式使沉积形成在铜晶种层101上的填充材料在重力和自身张力的作用下，消除铜晶种层101表面的起伏形貌，以形成铜晶种层103。其中，在温度为200～300℃的条件下执行热回流工艺。
如图1C所示，使用电化学电镀（electroplating）的方法对沟槽结构102进行填充，即在铜晶种层103的表面形成铜金属层105，通过对有机物和无机物水浴成分和补给的即时分析可以维持稳定的电镀工艺。或者，可以采用电化学电镀的方法直接填充沟槽结构102，即不使用热回流工艺处理铜晶种层101，直接使用电化学电镀的方法在铜金属层101上沉积形成铜金属层105。
在现有技术中，制作的逻辑产品（logic produce）很容易产生铜孔洞。如图1A-1C所示，在采用选择等离子化物理气相沉积的方法填充沟槽结构时，由于在沟槽结构顶部沉积的速率大于底部沉积的速率，会现在半导体衬底上和沟槽结构的顶部形成铜层，产生突悬，影响后续的填充工艺，在形成的互连结构中产生孔洞104和孔洞106。在铜互连结构中产生的铜孔洞将影响铜互连结构的电连接特性和机械特性，从而降低铜互连的寿命和良品率。
因此，目前急需一种避免在后段制程（BEOL）中出现铜孔洞（Void）的方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成沟槽结构；在所述半导体衬底上及所述沟槽结构中形成铜晶种层；采用轰击工艺和热回流法处理所述铜晶种层。
优选地，多次采用所述轰击工艺和所述热回流法处理所述铜晶种层。
优选地，执行所述轰击工艺和所述热回流法的次数至少为3次。
优选地，所述轰击工艺的轰击功率为100瓦～2000瓦。
优选地，所述轰击工艺的真空腔室内的压强小于0.1毫托。
优选地，所述轰击工艺采用的气体为氩。
优选地，所述热回流法的温度为200℃～400℃。
优选地，还包括在所述沟槽结构中沉积形成铜金属层的步骤。
优选地，采用电化学电镀的方法沉积所述铜金属层。
优选地，采用选择性离子化物理气相沉积的方法形成所述铜晶种层。
优选地，还包括在所述铜晶种层与所述沟槽结构之间形成扩散阻挡层的步骤。
优选地，采用选择性离子化物理气相沉积的方法形成所述扩散阻挡层。
综上所示，根据本发明的制造工艺可以有效避免在后段制程中出现铜孔洞问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-图1C为根据现有技术制作铜填充的相关步骤所获得的器件的剖视图；
图2A-图2E为根据本发明制作铜填充的相关步骤所获得的器件的剖视图；
图3为根据本发明一个实施方式制作铜填充的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明中的铜填充工艺是如何有效避免在后段制程中出现铜孔洞问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了克服在后段制程中出现铜填充的孔洞问题，本发明提出了一种改进的铜填充的方法。参照图2A至图2E，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图2A所示，提供半导体衬底（未示出），半导体衬底包括前段工艺中所形成的器件结构层，例如金属互连结构层等。具体举例为导线层形成于衬底内，导线层是需要引出到器件表面的金属层。接着，在半导体衬底上形成刻蚀停止层（未示出）和层间介质层（未示出），刻蚀所述层间介质层形成沟槽结构（未示出）。然后，在所述半导体衬底上和沟槽结构中依次沉积形成扩散阻挡层200和种子层201a，形成沟槽结构202。通常采用物理气相沉积（PVD）的方法制备扩散阻挡层，扩散阻挡层可于介于-40℃～400℃的温度与约介于0.1毫托(mTorr)～100毫托(mTorr)的压力下形成。铜晶种层的制备方法也通常选用物理气相沉积。但是，采用物理气相沉积的方法制备扩散阻挡层200和铜晶种层20a1会更容易地导致后续工艺形成铜孔洞。因此，在本实施例中优选采用选择性离子化物理气相沉积（selectiveionized PVD）的方法制备扩散阻挡层200和铜晶种层201a。选择离子化物理气相沉积能够控制离子沉积的方向，在一定的程度上可以减少孔洞的形成。作为一个实例，图案化的衬底被置于选择性离子化物理气相沉积的系统中的处理室内的晶片台上，用低净沉积工艺沉积扩散阻挡层，在处理室中生成高密度等离子体气体，包括惰性气体和金属气体。扩散阻挡层通常为金属或金属化合物层的材质，例如，钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外，扩散阻挡层亦可能包括多个膜层。优选在扩散阻挡层上先形成一层钴（Co）增强层（enhancement layer）（未示出）然后再形成铜晶种层201a。钴增强层能够提高铜互连的电迁移耐力，同时可以有效地加强在较小几何沟槽/结构中的铜填充能力。采用无净沉积工艺沉积铜种子层。沉积材料从沟槽结构的顶部和侧壁入口沉积，其中在沟槽结构顶部沉积的速率为X，在沟槽结构底部沉积的速率为Y，在沟槽结构顶部沉积的速率大于在底部沉积的速率，即X>Y。这样会先在半导体的衬底上和沟槽结构的顶部沉积形成铜层，产生突悬，缩小了沟槽结构202开口尺寸无法进行再填充。
如图2B所示，采用惰性气体等离子体轰击（bombardment）图案化衬底上的铜布线层以形成沟槽结构203和铜晶种层201b，即轰击扩散阻挡层200和铜晶种层201a，所述惰性气体为氩、氖、氦、氪和氙。作为一个实例，将上述半导体衬底放入反应室内与电极的一端相连接，惰性气体在电场的作用下电离产生惰性气体等离子体，所述惰性气体等离子体轰击上述半导体衬底中的铜晶种层。优选惰性气体为氩，轰击的深度范围为30埃～70埃，氩等离子体的流量为2立方厘米/分钟(sccm)～20立方厘米/分钟(sccm)，衬底的温度范围为20℃～100℃，真空腔内的气压小于0.1毫托(mTorr)，轰击功率范围为100瓦～2000瓦。通过采用氩等离子体轰击沟槽结构202中的扩散阻挡层200和铜晶种层201a将沟槽结构202顶部拐角处已经沉积的较厚的扩散阻挡层和铜晶种层薄膜重新轰击剥离，调整已经沉积在沟槽结构中填充薄膜台阶覆盖的状态，从而起到缓解沟槽结构顶部突悬的问题。
如图2C所示，采用平坦化技术对沟槽结构203中的扩散阻挡层200和铜晶种层201b进行平坦化，形成沟槽结构204中的扩散阻挡层200和铜晶种层201c。平坦化是实现多层布线和解决孔洞问题的关键。常用的平坦化技术包括，旋涂玻璃、低压化学气相沉积、电子环绕共振法和热回流法（thermal reflow）。其中优选采用热回流法（thermal reflow）使扩散阻挡层和铜晶种层的表面变的平坦，通过加热和回旋的方式使沉积形成在铜晶种层201b上的填充材料在重力和自身张力的作用下，消除铜晶种层201b表面的起伏形貌，以形成铜晶种层201c。作为一个实例，在0.28焦耳/平方厘米～0.34焦耳/平方厘米的辐射通量的条件下，通过在已沉积形成的铜晶种层201b上照射脉冲激光光束铜进行激光加温退火，利用的氨气的流量为200立方厘米/分钟(sccm)～2000立方厘米/分钟(sccm)，在温度范围为200℃～400℃的条件下执行热回流工艺，由此回流沉积铜金属层且消除孔洞。
如图2D所示，再次采用惰性气体轰击（bombardment）图案化衬底上的铜布线层以形成沟槽结构，即轰击扩散阻挡层200和铜晶种层201c，所述惰性气体为氩、氖、氦、氪和氙。作为一个实例，优选惰性气体氩，轰击的深度范围为30埃～70埃，氩的流量为2立方厘米/分钟(sccm)～20立方厘米/分钟(sccm)，衬底的温度范围为20℃～100℃，真空腔内的气压小于0.1毫托(mTorr)，轰击功率范围为100瓦～2000瓦。通过采用惰性气体氩轰击沟槽结构204中的扩散阻挡层200和铜晶种层201c将沟槽结构204顶部拐角处已经沉积的较厚的扩散阻挡层和铜金属薄膜重新轰击剥离，调整已经沉积在沟槽结构中填充薄膜台阶覆盖的状态，从而起到缓解沟槽结构顶部突悬的问题。
然后，再次采用平坦化技术对经上述轰击工艺处理过的沟槽结构中的扩散阻挡层和铜晶种层进行平坦化。平坦化是实现多层布线和解决孔洞问题的关键。常用的平坦化技术包括，旋涂玻璃、低压化学气相沉积、电子环绕共振法和热回流法（thermal reflow）。其中优选采用热回流法（thermal reflow）使扩散阻挡层和铜晶种层的表面变的平坦，通过加热和回旋的方式使沉积形成在铜晶种层上的填充材料在重力和自身张力的作用下，消除铜晶种层表面的起伏形貌。作为一个实例，在0.28焦耳/平方厘米～0.34焦耳/平方厘米的辐射通量的条件下，通过在已沉积形成的铜晶种层上照射脉冲激光光束铜进行激光加温退火，利用的氨气的流量为200立方厘米/分钟(sccm)～2000立方厘米/分钟(sccm)，在温度范围为200℃～400℃的条件下执行热回流工艺，由此回流沉积铜金属层且消除孔洞。
综上所述，多次采用惰性气体轰击工艺和热回流法工艺处理沟槽结构202中的扩散阻挡层200和铜晶种层201a，以形成已经填充了一定深度的扩散阻挡层200和铜晶种层201d的沟槽结构205。其中，采用惰性气体轰击工艺和热回流法工艺的次数至少为三次。
如图2E所示，进行铜电化学电镀工艺，在已经填充了一定深度的扩散阻挡层200和铜晶种层201d的沟槽结构205中，完成剩余的铜金属层的沟槽结构205的填充，这样欲填充的沟槽结构205就被铜金属层206填充满了。通过对有机物和无机物水浴成分和补给的即时分析可以维持稳定的电镀工艺。作为一个实例，提供一个多槽铜电镀装置，包括具有可溶阳极的主槽，具有不可溶阳极的模拟电解槽，及在主槽和模拟电解槽之间连接的循环管，该循环管使所述主槽和模拟电解槽之间流体连通，在主槽中提供铜电镀溶液，使待电镀的具有沟槽结构205的图案化的半导体衬底与主槽中的铜电镀溶液接触。将电流密度施加在可溶阳极上以在所述图案化的半导体衬底上沉积铜，用循环管将铜电镀溶液从主槽加入模拟电解槽，使铜电镀溶液进行模拟电解，然后用循环管将铜电镀溶液从模拟电解槽加入主槽。
图3是根据本发明一个实施方式制作铜填充的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，在半导体衬底上形成介质层，刻蚀所述介质层以形成沟槽结构，在所述沟槽结构中沉积形成扩散阻挡层和铜晶种层，以形成沟槽结构202。在步骤302中，采用惰性气体轰击沟槽结构202，以形成沟槽结构203。在步骤303中，采用热回流法处理沟槽结构203，使扩散阻挡层和铜晶种层的表面变的平坦，以形成沟槽结构204。在步骤304中，继续采用惰性气体轰击和热回流法工艺处理沟槽结构204，形成沟槽结构205。在步骤305中，在沟槽结构205中采用电化学电镀的方法沉积形成铜金属层206。
综上所示，本发明提出了一种改进的铜填充的方法，根据本发明工艺形成的铜互连结构具有良好的电学性能和较长的使用寿命，解决了现有技术中存在的后段制程中出现的铜孔洞问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (11)

1.一种制作半导体器件的方法，包括：
提供半导体衬底，在所述半导体衬底上形成沟槽结构；
采用选择性离子化物理气相沉积的方法在所述半导体衬底上及所述沟槽结构中形成铜晶种层；
采用轰击工艺处理所述铜晶种层，以将所述沟槽结构顶部拐角处沉积的所述铜晶种层轰击剥离，从而缓解所述沟槽结构顶部突悬问题；
采用热回流法处理所述铜晶种层，以平坦化所述铜晶种层。
2.如权利要求1所述的方法，其特征在于，多次采用所述轰击工艺和所述热回流法处理所述铜晶种层。
3.如权利要求2所述的方法，其特征在于，执行所述轰击工艺和所述热回流法的次数至少为3次。
4.如权利要求1所述的方法，其特征在于，所述轰击工艺的轰击功率为100瓦～2000瓦。
5.如权利要求1所述的方法，其特征在于，所述轰击工艺的真空腔室内的压强小于0.1毫托。
6.如权利要求1所述的方法，其特征在于，所述轰击工艺采用的气体为氩。
7.如权利要求1所述的方法，其特征在于，所述热回流法的温度为200℃～400℃。
8.如权利要求1所述的方法，其特征在于，还包括在所述沟槽结构中沉积形成铜金属层的步骤。
9.如权利要求8所述的方法，其特征在于，采用电化学电镀的方法沉积所述铜金属层。
10.如权利要求1所述的方法，其特征在于，还包括在所述铜晶种层与所述沟槽结构之间形成扩散阻挡层的步骤。
11.如权利要求10所述的方法，其特征在于，采用选择性离子化物理气相沉积的方法形成所述扩散阻挡层。
CN201310143122.1A 2013-04-23 2013-04-23 一种制作半导体器件的方法 Active CN104124196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310143122.1A CN104124196B (zh) 2013-04-23 2013-04-23 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310143122.1A CN104124196B (zh) 2013-04-23 2013-04-23 一种制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104124196A CN104124196A (zh) 2014-10-29
CN104124196B true CN104124196B (zh) 2018-10-23

Family

ID=51769562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310143122.1A Active CN104124196B (zh) 2013-04-23 2013-04-23 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104124196B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653680A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN108735797B (zh) * 2017-04-25 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112151398B (zh) * 2019-06-26 2023-12-15 上海微电子装备（集团）股份有限公司 一种芯片封装方法
CN113380648A (zh) * 2021-05-13 2021-09-10 中国科学院微电子研究所 键合半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410383B1 (en) * 2000-03-16 2002-06-25 Sharp Laboratories Of America, Inc. Method of forming conducting diffusion barriers
CN101643891A (zh) * 2008-08-05 2010-02-10 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410383B1 (en) * 2000-03-16 2002-06-25 Sharp Laboratories Of America, Inc. Method of forming conducting diffusion barriers
CN101643891A (zh) * 2008-08-05 2010-02-10 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法

Also Published As

Publication number Publication date
CN104124196A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
TWI345288B (en) Semiconductor devices and fabrication method thereof
CN104124196B (zh) 一种制作半导体器件的方法
JP2011091242A (ja) 半導体装置の製造方法
CN103681466B (zh) 互连结构的制作方法
JP2006310752A (ja) 半導体素子の製造方法
US6949457B1 (en) Barrier enhancement
CN112466846B (zh) 一种tsv结构及其制备方法
CN102683270B (zh) 半导体器件制造方法以及半导体器件
US6610597B2 (en) Method of fabricating a semiconductor device
US7767572B2 (en) Methods of forming a barrier layer in an interconnect structure
CN107895710A (zh) 导通孔的铜填充工艺
CN106206406B (zh) 一种半导体器件及其制作方法和电子装置
CN106486415B (zh) 互连结构的制造方法
CN105575888A (zh) 金属互连结构的形成方法
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
JP7360432B2 (ja) 貫通シリコンビアの製造
CN108735797A (zh) 半导体结构及其形成方法
US20160204066A1 (en) Semiconductor device and fabrication method thereof
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
CN109545741B (zh) 钨填充凹槽结构的方法
CN103094091B (zh) 半导体器件的刻蚀方法
US20090127097A1 (en) Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch
CN112466845B (zh) 一种硅通孔结构及其制备方法
CN103956333A (zh) 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant