CN103681466B - 互连结构的制作方法 - Google Patents

互连结构的制作方法 Download PDF

Info

Publication number
CN103681466B
CN103681466B CN201210349798.1A CN201210349798A CN103681466B CN 103681466 B CN103681466 B CN 103681466B CN 201210349798 A CN201210349798 A CN 201210349798A CN 103681466 B CN103681466 B CN 103681466B
Authority
CN
China
Prior art keywords
inculating crystal
crystal layer
layer
manufacture method
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210349798.1A
Other languages
English (en)
Other versions
CN103681466A (zh
Inventor
周鸣
平延磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210349798.1A priority Critical patent/CN103681466B/zh
Publication of CN103681466A publication Critical patent/CN103681466A/zh
Application granted granted Critical
Publication of CN103681466B publication Critical patent/CN103681466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种互连结构的制作方法，包括：提供半导体衬底；在半导体衬底上形成层间介质层；刻蚀层间介质层，在层间介质层中形成沟槽或通孔；在沟槽或通孔的底部和侧壁依次形成阻挡层和籽晶层；在沟槽或通孔开口处的籽晶层中注入氮气；在沟槽或通孔中填充满铜金属层；进行平坦化处理，形成互连线或金属插塞。本发明在形成籽晶层之后，增加在沟槽或通孔侧壁上部的籽晶层中注入氮气的步骤，注入的氮气与对应位置的籽晶层反应生成氮化铜，包括氮化铜的籽晶层的电阻率大于籽晶层其它位置的电阻率，从而使得铜金属在沟槽底部或通孔底部的沉积速率大于在沟槽顶部或通孔顶部的沉积速率，最终可以避免沟槽或通孔中空洞的形成，提高了半导体器件的性能。

Description

互连结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种互连结构的制作方法。
背景技术
随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中，半导体器件之间的信号传输需要高密度的金属互连线，利用铜工艺制作金属互连线可以降低互连线的RC延迟、改善电迁移等引起的可靠性问题，因此铜互连结构的应用越来越广泛。
现有技术中形成互连结构的方法包括：
提供半导体衬底；
在所述半导体衬底上形成层间介质层；
刻蚀所述层间介质层，在层间介质层中形成沟槽或通孔；
在所述沟槽或通孔的底部和侧壁依次形成阻挡层和籽晶层；
在所述沟槽或通孔中填充满铜金属层；
进行平坦化处理，形成互连线或金属插塞。
然而，随着半导体工艺节点的不断减小，半导体器件中的沟槽或通孔的关键尺寸（CD，criticaldimension）也相应减小，在沟槽或通孔中填充铜金属时易产生空洞（void），从而将导致所形成互连结构电迁移（EM，ElectronicMigration）失效，严重影响包含所形成互连结构的半导体器件的晶圆电性能测试（WAT，waferacceptancetest）以及晶圆测试（CP，circuitprobing）的成品率。
在公开号为CN101996924A的中国专利申请中可以发现更多关于互连结构的形成方法。
因此，如何避免在铜互连结构内产生空洞就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种互连结构的制作方法，可以避免在铜互连结构内产生空洞，最终提高半导体器件的性能。
为解决上述问题，本发明提供了一种互连结构的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成层间介质层；
刻蚀所述层间介质层，在所述层间介质层中形成沟槽或通孔；
在所述沟槽或通孔的底部和侧壁依次形成阻挡层和籽晶层；
在所述沟槽或通孔开口处的籽晶层中注入氮气；
在所述沟槽或通孔中填充满铜金属层；
进行平坦化处理，形成互连线或金属插塞。
可选地，所述氮气的注入方向与所述半导体衬底上表面之间的夹角范围包括：5°~15°。
可选地，所述氮气的注入能量范围包括：1keV~30keV。
可选地，所述氮气的注入剂量小于或等于1×1015/cm2。
与现有技术相比，本发明技术方案具有以下优点：在形成籽晶层之后，增加在沟槽或通孔的侧壁上部（即开口处）的籽晶层中注入氮气的步骤，注入的氮气与对应位置的籽晶层反应生成氮化铜，包括氮化铜的籽晶层的电阻率大于籽晶层其它位置的电阻率，从而使得铜金属在沟槽底部或通孔底部的沉积速率大于在沟槽顶部或通孔顶部的沉积速率，最终可以避免沟槽或通孔中空洞的形成，提高了半导体器件的性能。
附图说明
图1是本发明实施方式中互连结构的制作方法的流程示意图；
图2至图7是本发明实施例中互连结构的制作方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有技术在制作铜互连结构时，容易产生空洞，从而严重影响了所形成互连结构的电学性能。
发明人经过研究发现：在形成籽晶层之后形成铜金属层的过程中，随着互连结构尺寸的减小，电场强度不断变大，电流也随之变大，采用电镀工艺形成铜金属层的速率也越来越快，因此在沟槽或通孔中下半部分沉积铜金属层的速率小于在沟槽或通孔顶部沉积铜金属层的速率，从而就会影响铜金属层的填充，在铜互连结构中产生空洞，最终导致所形成互连结构电迁移失效。此外，在沟槽或通孔侧壁沉积阻挡层和籽晶层时，所沉积的阻挡层和籽晶层也易在沟槽或通孔开口处形成凸起，进一步减小了所形成沟槽或通孔开口的宽度，严重影响后续的铜金属填充工艺，进一步导致所形成的铜金属互连线内产生空洞。
针对上述缺陷，当籽晶层的电阻率较小时，形成铜金属层的速率会较大；当籽晶层的电阻率较大时，形成铜金属层的速率会较小，因此当使位于沟槽或通孔侧壁顶部的籽晶层电阻率比较大，而使沟槽或通孔侧壁中下半部分和底部的籽晶层电阻率比较小时，就可以使铜金属层在沟槽或通孔中下半部分的形成速率大于在沟槽或通孔顶部的形成速率，从而就可以避免空洞的形成，最终可以提高半导体器件的性能。
由于籽晶层中必然包括铜金属，当在籽晶层中通入氮气时，氮气会与籽晶层中的铜反应生成氮化铜，通过合理控制氮气的注入位置、注入角度和注入能量就可以使与氮化铜对应位置的籽晶层的电阻率大于籽晶层其它位置的电阻率，即达到了使位于沟槽或通孔侧壁顶部的籽晶层电阻率大于位于沟槽或通孔侧壁中下半部分和底部的籽晶层电阻率的目的。
下面以形成金属插塞为例，结合附图进行详细说明。
参考图1所示，本实施例提供了一种互连结构的制作方法，包括以下步骤：
步骤S1，提供半导体衬底；
步骤S2，在所述半导体衬底上依次形成停止层和层间介质层；
步骤S3，刻蚀所述层间介质层和停止层至露出所述半导体衬底，在层间介质层和停止层中形成通孔；
步骤S4，在所述通孔的底部和侧壁形成阻挡层；
步骤S5，在所述阻挡层上形成籽晶层；
步骤S6，在所述通孔开口处的所述籽晶层中注入氮气；
步骤S7，在所述通孔中填充满铜金属层；
步骤S8，进行平坦化处理，形成金属插塞。
本实施方式在形成籽晶层之后，增加在通孔侧壁顶部（即开口处）的籽晶层中注入氮气的步骤，注入的氮气与对应位置的籽晶层反应生成氮化铜，包括氮化铜的籽晶层的电阻率大于籽晶层其它位置的电阻率，由于籽晶层的电阻率越大，铜金属层的沉积速率越小，因此铜金属层在通孔底部的沉积速率大于铜金属层在通孔顶部的沉积速率，最终可以避免在通孔中形成空洞，保证所形成互连结构电迁移率有效。
参考图2所示，提供半导体衬底100。
本实施例中，所述半导体衬底100的材料为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，本发明对此不做限制。
此外，所述半导体衬底100中可以形成有器件结构（图未示），所述器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等；所述半导体衬底100中还可以包括用于实现电连接的金属导线。
继续参考图2所示，在所述半导体衬底100上形成停止层200。
所述停止层200为铜阻挡层，其可以用于防止后续形成于通孔中的铜金属原子扩散至半导体衬底100中。具体地，所述停止层200的材料可以为氮化硅，其可以采用化学气相沉积工艺形成。
继续参考图2所示，在所述停止层200上形成层间介质层300。
所述层间介质层300的材料为低介电常数材料（lowk）或超低介电常数材料（Ultralowk，ULK），用于隔离后续形成的金属层，以减小金属层之间的寄生电容。形成所述层间介质层300的方法可以为化学气相沉积工艺。
需要说明的是，在本发明的其它实施例中，可以不形成停止层，而是直接在半导体衬底上形成层间介质层。
参考图3所示，依次刻蚀所述层间介质层300和所述停止层200至露出所述半导体衬底100，形成通孔。
所述通孔具体可以采用干法刻蚀或湿法刻蚀方式形成。
当不包括停止层时，为了形成通孔，只需刻蚀层间介质层至露出半导体衬底，此时通孔仅形成在层间介质层中。
参考图4所示，在所述通孔的底部和侧壁形成阻挡层400。
所述阻挡层400可以防止铜原子向层间介质层300内扩散，且还可以提高后续填充的铜金属层与通孔侧壁的层间介质层300之间的粘附性。
所述阻挡层400的材料可以包括：钽、钛、氮化钽和氮化钛中的一种或多种组合。
所述阻挡层400的厚度范围可以包括：
所述阻挡层400可以采用原子层沉积（ALD）、物理气相沉积（PVD）或化学气相沉积（CVD）工艺形成，其对于本领域技术人员是熟知的，在此不再赘述。
继续参考图4所示，在所述阻挡层400的上表面形成籽晶层500。
所述籽晶层500为后续铜金属层的沉积提供了导电层。
所述籽晶层500的材料可以为铜或铜合金。具体地，所述铜合金可以包括：铜铝合金、铜钌合金或铜铝合金中一种或多种。
所述籽晶层500的厚度范围可以包括：
所述籽晶层500可以采用原子层沉积、物理气相沉积或化学气相沉积工艺形成，其对于本领域技术人员是熟知的，在此不再赘述。
此时，所述籽晶层500各部分的导电率相同，通过材料选择可以控制籽晶层500的导电率。当向籽晶层500的上表面沉积金属材料时，由于通孔的存在，会使在通孔中下半部分的籽晶层500上沉积金属材料的速率小于在通孔顶部的籽晶层500上沉积金属材料的速率，进而将产生空洞。
为了解决空洞问题，需要使在通孔中下半部分的籽晶层500上沉积金属材料的速率大于在通孔顶部的籽晶层500上沉积金属材料的速率，进而需要使位于通孔中下半部分的籽晶层500的导电率小于位于通孔顶部的籽晶层500的导电率。为此，结合参考图5所示，在图4所示的通孔侧壁顶部的所述籽晶层500中注入氮气。
图4所示的籽晶层500中包括铜金属原子，注入的氮气可以与通孔顶部的籽晶层500中的铜反应生成氮化铜晶体，此时图4所示的籽晶层500被分为两部分，位于通孔开口处的籽晶层510（如图5中阴影部分所示）和位于通孔中下部分的籽晶层520。由于铜的s能带与氮原子的p能带交叠，形成满带，所以纯的氮化铜晶体是绝缘体。然而氮化铜晶体特殊的反三氧化铼晶格结构，很容易被别的原子填充到Cu3N晶格的中心空位而引起晶体本身电性性质的改变，当有金属原子填充到它的中心空位时，会引起晶体能带结构发生变化，同时也向晶体提供了导电电子，空位中所占的杂质原子越多，导电的载流子数目就越多，从而使氮化铜晶体实现从绝缘体和导体的转变。因此，通过合理控制氮气的流量和剂量就可以控制包括氮化铜的籽晶层510的导电率。
本实施例中所述氮气的注入方向与所述半导体衬底100上表面之间的夹角范围可以包括：5°~15°，以控制氮化铜形成的位置。
本实施例中所述氮气的注入能量范围包括：1keV~30keV，以控制氮化铜形成的深度。
本实施例中所述氮气的注入剂量小于或等于1×1015/cm2，以控制籽晶层510的导电率大于籽晶层520的导电率，从而控制在籽晶层510上沉积铜金属材料的速率小于在籽晶层520上沉积铜金属材料的速率，最终可以杜绝空洞的产生，有效保证后续形成的半导体器件的性能。
本实施例中所述籽晶层510的下表面可以低于所述层间介质层300的上表面。
需要说明的是，在其它实施例中，所述籽晶层510的下表面也可能等于或者高于所述层间介质层300的上表面，其不限制本发明的保护范围。
继续参考图6所示，在所述籽晶层510和520的表面形成填充满通孔的铜金属层600。
具体地，所述铜金属层600可以采用电镀工艺形成，但其不限制本发明的保护范围。
由于此时籽晶层510的电阻率大于籽晶层520的电阻率，因此可以保证铜金属层600在籽晶层520上的形成速率大于在籽晶层510上的形成速率，即使通孔的开口比较小，也可以避免形成空洞。
最后参考图7所示，进行平坦化处理，形成金属插塞650。
为了不影响半导体器件的性能，最好将籽晶层510去除。
本实施例中可以采用化学机械研磨（CMP）工艺依次对图6中所示的铜金属层600、籽晶层510、阻挡层400和层间介质层300进行平坦化处理，使图7中剩余的阻挡层450的上表面、籽晶层520的上表面和金属插塞650的上表面与剩余的层间介质层350的上表面齐平。
为了保证能将图6中的籽晶层510全部去除，还可以去除部分的籽晶层520及对应的层间介质层400。
在其它实施例中，当籽晶层510的下表面高于或等于层间介质层300的上表面时，可以无需去除层间介质层300。
需要说明的是，还可以采用本发明技术方案在层间介质层中形成沟槽以制作互连线等其它互连结构，在此不再赘述。
此外，本发明不限制互连结构的具体形状，如可以采用本发明技术方案形成双大马士革（dualdamascene）结构。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种互连结构的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成层间介质层；
刻蚀所述层间介质层，在所述层间介质层中形成沟槽或通孔；
在所述沟槽或通孔的底部和侧壁依次形成阻挡层和籽晶层；
在所述沟槽或通孔开口处的籽晶层中注入氮气；
在所述沟槽或通孔中填充满铜金属层；
进行平坦化处理，形成互连线或金属插塞；所述氮气的注入方向与所述半导体衬底上表面之间的夹角范围包括：5°～15°。
2.如权利要求1所述的互连结构的制作方法，其特征在于，所述阻挡层的材料包括：氮化钽或氮化钛；所述阻挡层的厚度范围包括：
3.如权利要求1或2所述的互连结构的制作方法，其特征在于，所述阻挡层采用原子层沉积、物理气相沉积或化学气相沉积工艺形成。
4.如权利要求1所述的互连结构的制作方法，其特征在于，所述籽晶层的材料为铜或铜合金；所述籽晶层的厚度范围包括：
5.如权利要求1或4所述的互连结构的制作方法，其特征在于，所述籽晶层采用原子层沉积、物理气相沉积或化学气相沉积工艺形成。
6.如权利要求4所述的互连结构的制作方法，其特征在于，所述铜合金包括：铜铝合金、铜钌合金或铜铝合金中一种或多种。
7.如权利要求1所述的互连结构的制作方法，其特征在于，所述氮气的注入能量范围包括：1keV～30keV。
8.如权利要求1所述的互连结构的制作方法，其特征在于，所述氮气的注入剂量小于或等于1×1015/cm2。
9.如权利要求1所述的互连结构的制作方法，其特征在于，所述铜金属层采用电镀工艺形成。
10.如权利要求1所述的互连结构的制作方法，其特征在于，所述层间介质层的材料为低介电常数或超低介电常数绝缘材料。
11.如权利要求1所述的互连结构的制作方法，其特征在于，所述进行平坦化处理包括：去除与所述氮气对应位置的籽晶层。
CN201210349798.1A 2012-09-18 2012-09-18 互连结构的制作方法 Active CN103681466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210349798.1A CN103681466B (zh) 2012-09-18 2012-09-18 互连结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210349798.1A CN103681466B (zh) 2012-09-18 2012-09-18 互连结构的制作方法

Publications (2)

Publication Number Publication Date
CN103681466A CN103681466A (zh) 2014-03-26
CN103681466B true CN103681466B (zh) 2016-03-16

Family

ID=50318611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210349798.1A Active CN103681466B (zh) 2012-09-18 2012-09-18 互连结构的制作方法

Country Status (1)

Country Link
CN (1) CN103681466B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946234A (zh) * 2017-11-20 2018-04-20 睿力集成电路有限公司 半导体互连结构及其制备方法
US11101171B2 (en) 2019-08-16 2021-08-24 Micron Technology, Inc. Apparatus comprising structures including contact vias and conductive lines, related methods, and memory devices
CN112530856A (zh) * 2019-09-18 2021-03-19 长鑫存储技术有限公司 半导体器件、半导体结构及互连结构的制造方法
CN112736030A (zh) * 2019-10-29 2021-04-30 长鑫存储技术有限公司 半导体结构及其制备方法
US11257677B2 (en) * 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11942324B2 (en) 2020-06-10 2024-03-26 Applied Materials, Inc. Method for BEOL metal to dielectric adhesion
CN113053809A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN117133717B (zh) * 2023-10-27 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924096A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 硅通孔结构及其形成工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166754A (ja) * 1991-12-18 1993-07-02 Sharp Corp 半導体装置の製造方法
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924096A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 硅通孔结构及其形成工艺

Also Published As

Publication number Publication date
CN103681466A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681466B (zh) 互连结构的制作方法
US7563710B2 (en) Method of fabrication of interconnect structures
TWI559447B (zh) 半導體裝置與其形成方法
TWI587393B (zh) 無障蔽單相互連體
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
US20040021226A1 (en) Contact capping local interconnect
KR102567527B1 (ko) 반도체 소자 및 그 제조 방법.
US10886169B2 (en) Airgap formation in BEOL interconnect structure using sidewall image transfer
US9466563B2 (en) Interconnect structure for an integrated circuit and method of fabricating an interconnect structure
US6984581B2 (en) Structural reinforcement of highly porous low k dielectric films by ILD posts
CN103474416B (zh) 互连结构及其形成方法
US9553017B2 (en) Methods for fabricating integrated circuits including back-end-of-the-line interconnect structures
US8957519B2 (en) Structure and metallization process for advanced technology nodes
US8669176B1 (en) BEOL integration scheme for copper CMP to prevent dendrite formation
US6960519B1 (en) Interconnect structure improvements
CN103094184B (zh) 一种铜互连结构的制造方法
US9257329B2 (en) Methods for fabricating integrated circuits including densifying interlevel dielectric layers
US10741497B2 (en) Contact and interconnect structures
US8389401B2 (en) Contact elements of semiconductor devices formed on the basis of a partially applied activation layer
KR20180034221A (ko) 반도체 디바이스 및 그 제조 방법
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN103515292B (zh) 半导体结构的形成方法
CN104124197B (zh) 一种半导体器件的制备方法
US20060035457A1 (en) Interconnection capacitance reduction
CN104282644B (zh) 一种可编程硅通孔结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant