CN105374739B

CN105374739B - 半导体结构的形成方法

Info

Publication number: CN105374739B
Application number: CN201410438412.3A
Authority: CN
Inventors: 何作鹏; 丁敬秀; 赵洪波
Original assignee: Semiconductor Manufacturing International Shanghai Corp; China Core Integrated Circuit Ningbo Co Ltd
Current assignee: Semiconductor Manufacturing International Shanghai Corp; China Core Integrated Circuit Ningbo Co Ltd
Priority date: 2014-08-29
Filing date: 2014-08-29
Publication date: 2019-07-02
Anticipated expiration: 2034-08-29
Also published as: CN105374739A

Abstract

一种半导体结构的形成方法，包括：提供基底，在所述基底内形成有通孔；形成覆盖于所述基底表面、通孔底部和侧壁表面的金属层；在所述金属层表面形成苯并环丁烯层；在所述苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔；对所述光刻胶膜进行烘烤处理；图形化所述光刻胶膜形成光刻胶层，所述光刻胶层位于通孔上方；以所述光刻胶层为掩膜，刻蚀苯并环丁烯层以及金属层直至暴露出基底表面，剩余的金属层为再分布层；去除所述光刻胶层以及苯并环丁烯层。本发明通过在金属层表面形成苯并环丁烯层，以保护位于通孔内的金属层不被刻蚀，提高形成的再分布层的质量，从而提高半导体结构的可靠性以及电学性能。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体制作技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD：Critical Dimension) 越小。

三维集成电路(IC：Integrated Circuit)是利用先进的芯片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快；简言之，三维集成电路的堆叠技术具有以下优点：满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

要实现三维集成电路的堆叠技术，硅通孔技术(TSV：Trough Silicon Via) 是新一代使堆叠的芯片能够互连的技术，是目前热门的关键技术之一。TSV 技术使得集成电路中芯片间的信号传递路径更短，因此三维集成电路的运行速度更快，且不存在堆叠芯片数目的限制。

TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，从而实现芯片之间互连的最新技术。与传统集成电路封装键合的叠加技术不同， TSV技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能，因此，TSV技术也被称为三维(3D)TSV技术。TSV 技术的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的二维(2D)互连，降低寄生效应和功耗等。

然而，现有采用TSV技术形成的半导体结构的电学性能以及可靠性有待提高。

发明内容

本发明解决的问题是如何避免位于通孔底部和侧壁表面的金属层被刻蚀去除，提高形成的再分布层的质量，从而提高半导体结构的电学性能和可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，在所述基底内形成有通孔；形成覆盖于所述基底表面、通孔底部和侧壁表面的金属层；在所述金属层表面形成苯并环丁烯层；在所述苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔；对所述光刻胶膜进行烘烤处理；图形化所述光刻胶膜形成光刻胶层，所述光刻胶层位于通孔上方；图形化所述苯并环丁烯层，暴露出金属层表面；以所述光刻胶层为掩膜，刻蚀所述暴露的金属层直至暴露出基底表面，剩余的金属层为再分布层；去除所述光刻胶层以及苯并环丁烯层。

可选的，所述光刻胶膜封闭所述通孔后，通孔内具有空气。

可选的，在所述烘烤处理过程中，通孔内的空气体积膨胀。

可选的，所述烘烤处理包括前烘处理以及后烘处理。

可选的，采用化学气相沉积工艺形成所述苯并环丁烯层。

可选的，所述化学气相沉积工艺的工艺参数为：反应原材料包括二乙烯基硅氧烷—双苯并环丁烯，在100度至200度加热环境下使所述反应原材料气化，通过He、Ar或N₂作为载气将气化后的反应原材料引入反应腔室中，反应腔室温度为300度至400度，反应腔室压强为2托至5托。

可选的，采用旋转涂覆工艺形成所述光刻胶膜。

可选的，采用曝光显影处理图形化所述光刻胶膜。

可选的，所述金属层的材料为Cu、Al、W或Ag。

可选的，采用曝光显影处理，图形化所述并环丁烯层。

可选的，在同一道工艺步骤中，图形化所述光刻胶膜以及苯并环丁烯层。

可选的，采用湿法刻蚀工艺刻蚀去除金属层直至暴露出基底表面。

可选的，所述湿法刻蚀工艺对金属层的刻蚀速率大于对苯并环丁烯层的刻蚀速率。

可选的，所述湿法刻蚀工艺的刻蚀液体包括硝酸、硫酸、双氧水、氟化铵以及去离子水的混合溶液，其中，硝酸与混合溶液的质量百分比小于10％，硫酸与混合溶液的质量百分比小于5％，双氧水与混合溶液的质量百分比小于 8％，氟化铵与混合溶液的质量百分比小于5％。

可选的，采用灰化工艺去除所述光刻胶层以及苯并环丁烯层。

可选的，在所述基底内形成通孔的工艺步骤包括：提供基底；在所述基底表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀去除部分厚度的基底，在所述基底内形成通孔；去除图形化的掩膜层。

可选的，所述通孔为硅通孔。

可选的，还包括步骤：在所述再分布层表面形成绝缘层，且所述绝缘层填充满所述通孔。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例的半导体结构的形成方法中，在基底表面、通孔底部和侧壁表面形成金属层之后，在金属层表面形成苯并环丁烯层；在苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔，受到通孔尺寸的影响以及光刻胶膜形成工艺的影响，所述光刻胶膜难以填充通孔，因此通孔内具有空气，与未形成有苯并环丁烯层相比较，本发明实施例中通孔内的空气含量要少的多；对光刻胶膜进行烘烤处理以及图形化过程中，通孔内通孔体积膨胀对形成的光刻胶层的形貌影响较小，减小位于通孔上方的光刻胶层的形貌变化量。

同时，由于通孔内的金属层表面形成有苯并环丁烯层，即使位于通孔上方的光刻胶层的厚度变薄，所述苯并环丁烯层仍能起到保护通孔内金属层不被刻蚀的作用，提高形成的再分布层的质量，从而提高半导体结构的可靠性即电学性能。

进一步，为了提高苯并环丁烯层的台阶覆盖性，使得位于通孔内的金属层表面全部被苯并环丁烯层所覆盖，本发明实施例采用化学气相沉积工艺形成所述苯并环丁烯层。

更进一步，采用灰化工艺去除所述光刻胶层以及苯并环丁烯层，防止去除苯并环丁烯层的工艺对再分布层造成损伤，从而进一步提高半导体结构的可靠性及电学性能。

附图说明

图1至图2为一实施例提供的半导体结构形成过程的剖面结构示意图；

图3至图12为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术采用TSV技术形成的半导体结构的电学性能以及可靠性有待提高。

经研究发现，位于TSV通孔底部和侧壁表面的再布线层(RDL， RedistributionLayer)的性能差，具体的，位于TSV通孔底部和侧壁表面某些区域的再布线层厚度非常薄、甚至未被再布线层覆盖，这是导致半导体结构的电学性能以及可靠性差的一个重要原因。

针对半导体结构的形成方法进行研究，形成所述半导体结构的工艺步骤包括：

请参考图1，提供基底100，在所述基底100内形成通孔101；在所述基底100表面、通孔101底部和侧壁表面形成金属层102；采用旋涂工艺形成初始光刻胶层103，所述初始光刻胶层103覆盖于基底100表面的金属层102表面，且所述初始光刻胶层103封闭通孔101。

由于通孔101具有较大的纵宽比，且受到旋涂工艺的工艺限制，初始光刻胶层103难以填充满通孔101，使得在形成初始光刻胶层103后，初始光刻胶层103封闭通孔101的一端，且在通孔101内具有空气。

请参考图2，对所述初始光刻胶层103(请参考图1)进行软烘处理、曝光处理、显影处理以及硬烘处理，形成图形化的光刻胶层104，且期望所述图形化光刻胶层104封闭通孔101。

由于软烘处理以及硬烘处理中存在加热过程，在加热过程中通孔101内的空气体积会膨胀，进而造成位于通孔101上方的初始光刻胶层103发生形变，使得位于通孔101上方的图形化的光刻胶层104某些区域的厚度变得非常薄，甚至某些区域的图形化的光刻胶层104断开，在图形化的光刻胶层104 内出现缺口105。

当后续以所述图形化的光刻胶层104为掩膜对金属层102进行刻蚀时，由于位于通孔101上方的图形化的光刻胶层104某些区域厚度很薄，甚至具有缺口105，通孔101底部和侧壁的金属层102也会被刻蚀，造成通孔101底部和侧壁某些区域的金属层102厚度很薄甚至被完全刻蚀去除，即形成的再分布层的导电性能差或者出现开路问题，影响半导体结构的电学性能以及可靠性。

为此，本发明提供一种半导体结构的形成方法，提供基底，在所述基底内形成有通孔；形成覆盖于所述基底表面、通孔底部和侧壁表面的金属层；在所述金属层表面形成苯并环丁烯层；在所述苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔；对所述光刻胶膜进行烘烤处理；图形化所述光刻胶膜形成光刻胶层，所述光刻胶层位于通孔上方；图形化所述苯并环丁烯，暴露出金属层表面；以所述光刻胶层为掩膜，刻蚀所述暴露的金属层直至暴露出基底表面，剩余的金属层为再分布层；去除所述光刻胶层以及苯并环丁烯层。本发明通过在金属层表面形成苯并环丁烯层，所述苯并环丁烯层保护位于通孔内的金属层不被刻蚀，从而提高形成的再分布层的质量，提高半导体结构的可靠性以及电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图3，提供基底200；在所述基底200表面形成图形化的掩膜层201，所述图形化的掩膜层201内具有暴露出基底200表面的开口202。

所述基底200的材料为单晶硅、单晶锗、碳化硅、锗化硅、砷化镓、绝缘体上的硅或绝缘体上的锗。

所述基底200内还可以形成有半导体器件，例如，NMOS晶体管、PMOS 晶体管、CMOS晶体管、电容器、电阻器或电感器。所述基底200表面还可以形成有若干外延层或界面层以提高半导体结构的电学性能。

所述基底200表面还可以形成有层间介质层，所述层间介质层的材料为氧化硅、氮化硅或氮氧化硅。

本实施例以所述基底200的材料为硅为例做示范性说明，后续形成的通孔为硅通孔。

所述开口202的位置和大小定义出后续形成的通孔的位置和大小。所述图形化的掩膜层201的材料为氧化硅、氮化硅、氮氧化硅、金属或光刻胶，所述图形化的掩膜层201为单层结构或叠层结构。

本实施例中，所述图形化的掩膜层201为单层结构，图形化的掩膜层201 的材料为氮化硅。

作为一个具体实施例，形成图形化的掩膜层201的工艺步骤包括：在所述基底200表面形成初始掩膜层；在所述初始掩膜层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层，形成具有开口202的图形化的掩膜层201；去除所述图形化的光刻胶层。

请参考图4，以所述图形化的掩膜层201(参考图3)为掩膜，沿开口202 刻蚀去除部分厚度的基底200，在所述基底200内形成通孔203。

采用各向异性刻蚀工艺，刻蚀所述基底200形成通孔203。本实施例中，采用交替进行的刻蚀步骤和聚合物沉积步骤的刻蚀工艺，对基底200进行刻蚀，形成通孔203。

所述聚合物沉积步骤在通孔203侧壁形成聚合物层(钝化层)，使得在刻蚀步骤中，刻蚀工艺对垂直方向的刻蚀速度远远大于对通孔203侧壁的刻蚀速度，保护通孔203侧壁不被刻蚀工艺损伤，从而改善通孔203侧壁粗糙度。

作为一个实施例，所述刻蚀步骤采用的工艺为反应离子刻蚀，所述反应离子刻蚀的工艺参数为：刻蚀气体包括S₆F₈、NF₃或SF₆中的一种或几种，刻蚀气体还包括O₂，其中，S₆F₈、NF₃或SF₆的流量之和为200sccm至500sccm， O₂流量为100sccm至200sccm，反应腔室压强为200毫托至600毫托，射频功率为1000瓦至2500瓦。所述聚合物沉积步骤的工艺参数为：反应气体包括C₄H₈和O₂，C₄H₈的流量为300sccm至600sccm，O₂流量为100sccm至 200sccm，反应腔室压强为300毫托至450毫托。

本实施例中，所述刻蚀步骤时间为5秒至15秒，所述刻蚀步骤时间大于聚合物沉积步骤时间的5倍，有利于缩短形成通孔203的工艺时间，减小半导体结构的生产周期。

所述刻蚀步骤和聚合物沉积步骤交替进行，直至形成的通孔203深度满足要求。

本实施例中，基底200的材料为硅，则形成的通孔203为硅通孔。

在本发明实施例中，通过调节刻蚀步骤和聚合物沉积步骤的工艺条件，形成具有理想形貌的通孔203，即形成的通孔203具有垂直于基底200表面的侧壁。在其他实施例中，随着刻蚀时间的推移，反应副产物(主要为一些聚合物)在通孔203内聚积，导致通孔203的特征尺寸(即孔径)随刻蚀深度增加而趋于减小，即在垂直界面上形成倒梯形形状，形成的通孔203具有倒梯形的截面形貌。

在形成通孔203后，去除所述图形化的掩膜层201。采用湿法刻蚀工艺去除所述图形化的掩膜层201；作为一个实施例，所述湿法刻蚀的刻蚀液体为热磷酸溶液，其中，溶液温度为120度至200度，溶液中磷酸的质量百分比为 70％至85％。

在本发明其他实施例中，若所述图形化的掩膜层为光刻胶层或光刻胶层和抗反射涂层的叠层结构，则采用灰化工艺或湿法刻蚀工艺去除所述图形化的掩膜层。

请参考图5，形成覆盖于所述基底200表面、通孔203底部和侧壁表面的金属层204。

所述金属层204为后续形成再分布层提供基础。

所述金属层204的材料为Al、Cu、W或Ag中的一种或几种。本实施例以所述金属层204的材料为Al为例做示范性说明。

采用物理气相沉积或原子层沉积工艺形成所述金属层204。本实施例中采用溅射工艺形成所述金属层204。

在形成金属层204之前，还可以包括步骤：在所述通孔203底部和侧壁表面形成氧化层，为形成金属层204提供良好的界面基础，修复通孔203底部和侧壁表面受到的刻蚀损伤，提高通孔203底部和侧壁表面与金属层204 之间的粘附性。

采用热氧化工艺形成所述氧化层。

请参考图6，在所述金属层204表面形成苯并环丁烯层205。

所述苯并环丁烯层205的作用为：所述苯并环丁烯层205覆盖于位于通孔203底部和侧壁表面的金属层204表面，在后续刻蚀工艺过程中，保护位于通孔203底部和侧壁表面的金属层204不被刻蚀，提高形成的再分布层的性能。并且，本实施例中，由于通孔203内形成有苯并环丁烯层205，与未形成有苯并环丁烯层的情况相比，在后续形成光刻胶膜后，本实施例通孔203 内的空气含量明显更少一些(苯并环丁烯层205占据了空气体积)，因此本实施例通孔203内空气体积膨胀对后续形成的光刻胶层的形貌影响更小，避免后续在通孔203上方形成的光刻胶层的厚度过薄。

所述苯并环丁烯层205的材料为苯并环丁烯(Benzocyclobutene，BCB)，分子式为C₈H₈。所述苯并环丁烯层205的材料为光敏材料，后续在对光刻胶膜进行曝光显影处理时，也能对苯并环丁烯层205进行曝光处理，在去除光刻胶层的同时能够去除苯并环丁烯层205，尽量减少额外的工艺步骤，提高半导体生产效率。

为了提高苯并环丁烯层205在通孔203内的台阶覆盖性(step coverage)，使苯并环丁烯层205完全覆盖在位于通孔203内的金属层204表面，本实施例采用化学气相沉积工艺形成所述苯并环丁烯层205。

采用苯并环丁烯层205保护通孔203底部和侧壁表面的金属层204的原因在于：一方面，后续在刻蚀所述金属层204形成再分布层时，所述刻蚀金属层204的工艺对苯并环丁烯的刻蚀速率很小甚至为零，从而防止苯并环丁烯层205被刻蚀去除后对金属层204造成刻蚀。另一方面，采用化学气相沉积工艺形成所述苯并环丁烯层205时，所述苯并环丁烯层205具有很好的台阶覆盖性，使得位于通孔203底部和侧壁表面的金属层204表面均被苯并环丁烯层205所覆盖。同时，在后续去除光刻胶层时，能够同时去除所述苯并环丁烯层205，即去除光刻胶层的工艺能够去除苯并环丁烯层205，避免去除苯并环丁烯层205的工艺对金属层204造成损伤，进一步提高形成的半导体结构的电学性能和可靠性。

采用化学气相沉积工艺形成的苯并环丁烯层205具有平滑过渡的表面。作为一个具体实施例，所述化学气相沉积工艺的工艺参数为：反应原材料包括二乙烯基硅氧烷—双苯并环丁烯，在100度至200度加热环境下使所述反应原材料气化，通过He、Ar或N₂作为载气将气化后的反应原材料引入反应腔室中，反应腔室温度为300度至400度，反应腔室压强为2托至5托。

需要说明的是，为了节约半导体生产成本，提高生产效率，所述苯并环丁烯层205未填充满通孔203，所述苯并环丁烯层205覆盖于金属层204表面即可。这是由于：若苯并环丁烯层填充满通孔，那么位于基底表面上方的苯并环丁烯层将非常厚，使得形成苯并环丁烯层的成本高；并且，后续在刻蚀苯并环丁烯层时，刻蚀所需的时间也将很长。

请参考图7，在所述苯并环丁烯层205表面形成光刻胶膜206，所述光刻胶膜206封闭所述通孔203。

所述光刻胶膜206用于后续形成光刻胶层，定义出后续形成的再分布层的位置。

采用旋转涂覆工艺(spin-on-coating)形成所述光刻胶膜206。

受到形成工艺以及通孔203纵宽比的影响，所述光刻胶膜206很难填充满通孔203，因此光刻胶膜206封闭所述通孔203后，通孔203内具有空气。

作为一个具体实施例，所述光刻胶膜206的厚度为100埃至2000埃。

请参考图8，图形化所述光刻胶膜206(请参考图7)形成光刻胶层207，所述光刻胶层207位于通孔203上方，并且图形化所述光刻胶膜206包括步骤：对所述光刻胶膜206进行烘烤处理。

所述光刻胶层207定义出后续形成的再分布层的位置。

采用曝光显影处理图形化所述光刻胶膜206。

所述烘烤处理包括前烘处理(软烘处理，soft bake)以及后烘处理(硬烘处理，hard bake)，具体的，在进行曝光显影处理之前，对光刻胶膜206进行前烘处理，在曝光显影处理后，对光刻胶膜206进行后烘处理，以形成光刻胶层207。

在所述烘烤处理过程中，通孔203内的空气温度升高，使得通孔203内的空气体积膨胀，对位于通孔203上方的光刻胶层207的形貌造成一定的影响。

具体的：若通孔203内不存在空气体积膨胀问题，那么形成的光刻胶层 207形貌与同一位置的光刻胶膜206形貌基本一致，位于通孔203上方的光刻胶层207的厚度较厚；而本实施例中，在图形化光刻胶膜206过程中存在烘烤处理，通孔203内的空气体积膨胀对位于通孔203上方的光刻胶膜206造成一定的推力，使得位于通孔203上方的光刻胶膜206底部上移，造成位于通孔203上方的光刻胶层207的厚度变薄，更严重的，位于通孔203上方的光刻胶层207在某些区域断开。

作为一个具体实施例，所述前烘处理的工艺参数为：烘烤温度为80度至 120度；所述后烘处理的工艺参数为：烘烤温度为100度至150度。

请参考图9，图形化所述苯并环丁烯层205，暴露出金属层204表面。

采用曝光显影处理，图形化所述苯并环丁烯层205。本实施例中，在同一道工艺步骤中，图形化所述光刻胶膜206(请参考图7)以及苯并环丁烯层205，即，在对光刻胶膜206进行曝光处理的同时，对苯并环丁烯层205进行曝光处理；在对光刻胶膜206进行显影处理的同时，对苯并环丁烯层205进行显影处理。

在其他实施例中，也可以先对光刻胶膜进行曝光显影处理，后对苯并环丁烯层进行曝光显影处理。

请参考图10，以所述光刻胶层207为掩膜，刻蚀所述暴露的金属层204 (请参考图9)直至暴露出基底200表面，剩余的金属层204为再分布层209。

采用湿法刻蚀工艺刻蚀所述金属层204。

作为一个具体实施例，所述湿法刻蚀工艺的刻蚀液体为：所述湿法刻蚀工艺的刻蚀液体包括硝酸、硫酸、双氧水、氟化铵以及去离子水的混合溶液，其中，硝酸与混合溶液的质量百分比小于10％，硫酸与混合溶液的质量百分比小于5％，双氧水与混合溶液的质量百分比小于8％，氟化铵与混合溶液的质量百分比小于5％。

一方面，由于位于通孔203底部和侧壁表面的金属层204表面形成有苯并环丁烯层205，所述苯并环丁烯层205起到保护通孔203区域内的金属层 204的作用，防止所述金属层204被刻蚀，从而提高形成的再分布层209的性能。

另一方面，由于通孔203内形成有苯并环丁烯层205，所述苯并环丁烯层 205占据了空气体积，使得通孔203内空气体积膨胀对光刻胶层207形貌的影响变小，避免位于通孔203上方的光刻胶层207由于空气体积膨胀影响而造成厚度过薄，提高光刻胶层207的形貌，从而进一步防止对通孔203内的金属层204造成刻蚀，进一步提高形成的再分布层209的质量，提高半导体结构的可靠性和电学性能。

请参考图11，去除所述光刻胶层207(请参考图10)以及苯并环丁烯层 205(请参考图10)。

本实施例中，由于苯并环丁烯层205的材料为苯并环丁烯，去除光刻胶层207的工艺也同样适用于去除苯并环丁烯层205，从而避免去除所述苯并环丁烯层205的工艺对再分布层209造成损伤。

作为一个具体实施例，采用灰化工艺去除所述光刻胶层207以及苯并环丁烯层205，所述灰化工艺的工艺参数为：O₂流量为20sccm至200sccm，灰化温度为300度至500度。

请参考图12，在所述再分布层209表面形成绝缘层210，所述绝缘层210 填充满所述通孔203(请参考图11)。

所述绝缘层210的作用为：避免再分布层209与外界环境所接触，防止再分布层209被外界环境所氧化或腐蚀，提高半导体结构的可靠性。

所述绝缘层210的材料为氧化硅、氮化硅或氮氧化硅。

综上，本发明提供的半导体结构的形成方法的技术方案具有以下优点：

首先，在基底表面、通孔底部和侧壁表面形成金属层之后，在金属层表面形成苯并环丁烯层；在苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔，受到通孔尺寸的影响以及光刻胶膜形成工艺的影响，所述光刻胶膜难以填充通孔，因此通孔内具有空气，与未形成有苯并环丁烯层相比较，本发明实施例中通孔内的空气含量要少的多；对光刻胶膜进行烘烤处理以及图形化过程中，通孔内通孔体积膨胀对形成的光刻胶层的形貌影响较小，减小位于通孔上方的光刻胶层的形貌变化量。

其次，为了提高苯并环丁烯层的台阶覆盖性，使得位于通孔内的金属层表面全部被苯并环丁烯层所覆盖，本发明实施例采用化学气相沉积工艺形成所述苯并环丁烯层。

再次，采用灰化工艺去除所述光刻胶层以及苯并环丁烯层，防止去除苯并环丁烯层的工艺对再分布层造成损伤，从而进一步提高半导体结构的可靠性及电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，在所述基底内形成有通孔；

形成覆盖于所述基底表面、通孔底部和侧壁表面的金属层；

在所述金属层表面形成苯并环丁烯层；

在所述苯并环丁烯层表面形成光刻胶膜，所述光刻胶膜封闭所述通孔；

对所述光刻胶膜进行烘烤处理；

图形化所述光刻胶膜形成光刻胶层，所述光刻胶层位于通孔上方；

图形化所述苯并环丁烯层，暴露出金属层表面；

以所述光刻胶层为掩膜，刻蚀所述暴露的金属层直至暴露出基底表面，剩余的金属层为再分布层；

去除所述光刻胶层以及苯并环丁烯层。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述光刻胶膜封闭所述通孔后，通孔内具有空气。

3.如权利要求2所述半导体结构的形成方法，其特征在于，在所述烘烤处理过程中，通孔内的空气体积膨胀。

4.如权利要求1所述半导体结构的形成方法，其特征在于，所述烘烤处理包括前烘处理以及后烘处理。

5.如权利要求1所述半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述苯并环丁烯层。

6.如权利要求5所述半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的工艺参数为：反应原材料包括二乙烯基硅氧烷—双苯并环丁烯，在100摄氏度至200摄氏度加热环境下使所述反应原材料气化，通过He、Ar或N₂作为载气将气化后的反应原材料引入反应腔室中，反应腔室温度为300摄氏度至400摄氏度，反应腔室压强为2托至5托。

7.如权利要求1所述半导体结构的形成方法，其特征在于，采用旋转涂覆工艺形成所述光刻胶膜。

8.如权利要求1所述半导体结构的形成方法，其特征在于，采用曝光显影处理图形化所述光刻胶膜。

9.如权利要求1所述半导体结构的形成方法，其特征在于，所述金属层的材料为Cu、Al、W或Ag。

10.如权利要求1所述半导体结构的形成方法，其特征在于，采用曝光显影处理，图形化所述苯并环丁烯层。

11.如权利要求10所述半导体结构的形成方法，其特征在于，在同一道工艺步骤中，图形化所述光刻胶膜以及苯并环丁烯层。

12.如权利要求1所述半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺刻蚀去除金属层直至暴露出基底表面。

13.如权利要求12所述半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺对金属层的刻蚀速率大于对苯并环丁烯层的刻蚀速率。

14.如权利要求12所述半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体包括硝酸、硫酸、双氧水、氟化铵以及去离子水的混合溶液，其中，硝酸与混合溶液的质量百分比小于10％，硫酸与混合溶液的质量百分比小于5％，双氧水与混合溶液的质量百分比小于8％，氟化铵与混合溶液的质量百分比小于5％。

15.如权利要求1所述半导体结构的形成方法，其特征在于，采用灰化工艺去除所述光刻胶层以及苯并环丁烯层。

16.如权利要求1所述半导体结构的形成方法，其特征在于，在所述基底内形成通孔的工艺步骤包括：提供基底；在所述基底表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀去除部分厚度的基底，在所述基底内形成通孔；去除图形化的掩膜层。

17.如权利要求1所述半导体结构的形成方法，其特征在于，所述通孔为硅通孔。

18.如权利要求1所述半导体结构的形成方法，其特征在于，还包括步骤：在所述再分布层表面形成绝缘层，且所述绝缘层填充满所述通孔。