CN103545275A - 硅通孔封装结构及形成方法 - Google Patents

硅通孔封装结构及形成方法 Download PDF

Info

Publication number
CN103545275A
CN103545275A CN201210241511.3A CN201210241511A CN103545275A CN 103545275 A CN103545275 A CN 103545275A CN 201210241511 A CN201210241511 A CN 201210241511A CN 103545275 A CN103545275 A CN 103545275A
Authority
CN
China
Prior art keywords
substrate
layer
silicon
protective layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210241511.3A
Other languages
English (en)
Other versions
CN103545275B (zh
Inventor
甘正浩
陈芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210241511.3A priority Critical patent/CN103545275B/zh
Priority to US13/684,165 priority patent/US8816501B2/en
Publication of CN103545275A publication Critical patent/CN103545275A/zh
Application granted granted Critical
Publication of CN103545275B publication Critical patent/CN103545275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种硅通孔封装结构及形成方法，所述硅通孔封装结构包括：第一基板，第二基板，贯穿所述第二基板的硅通孔，所述硅通孔与暴露出的第一金属互连结构相对应，位于所述硅通孔侧壁表面的绝缘层，位于所述暴露出的第一金属互连结构、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面的扩散阻挡层，位于所述扩散阻挡层表面的金属互连层，覆盖金属互连层表面的第三保护层，金属互连层与第二金属互连结构电学连接，且绝缘层、扩散阻挡层、金属互连层的总厚度小于硅通孔的半径。由于金属互连层未填充满硅通孔，即使金属互连层发生热膨胀，也不会有金属互连层或第三保护层从硅通孔的开口处挤出，可以避免现有技术中形成金属突起的问题。

Description

硅通孔封装结构及形成方法
技术领域
本发明涉及半导体封装技术，特别涉及一种硅通孔封装结构及形成方法。
背景技术
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔（Through Silicon Via，TSV）的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。
目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，直到暴露出填充满铜的通孔，形成硅通孔，利用所述硅通孔将所述硅衬底表面的半导体器件和位于硅衬底底面的另一硅衬底上的半导体器件电学连接。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。
但是现有技术中，所述绝缘层的材料通常为氧化硅，硅衬底的材料为硅。由于后续形成互连层的温度通常都比较高，铜、硅、氧化硅都会发生热膨胀，但由于所述三种材料的热膨胀系数各不相同，铜的热膨胀系数最大，铜的体积增幅最大，而位于所述半导体基底、绝缘层内的硅通孔的容积的增幅不足以满足铜的体积增幅，请参考图1，硅通孔01内的铜从硅通孔的开口处挤出，形成铜突起02，所述铜突起02会使得后续形成的金属层03和层间介质层04表面不平整，可能产生缺陷，影响互连结构的电学性能。当所述硅通孔表面已经形成有互连结构时，所述铜突起更会影响所述互连结构的电学性能，甚至可能会导致金属层短路或断路。即使所述硅通孔的温度从形成互连层时的高温降到室温，铜发生收缩，但由于铜在热膨胀时晶格的排列发生了变化，所述硅通孔中铜的形状很难完全复原，仍会形成较小的铜突起，影响互连结构的电学性能。
发明内容
本发明解决的问题是提供一种硅通孔封装结构及形成方法，可以避免硅通孔中的金属发生突起。
为解决上述问题，本发明技术方案提供了一种硅通孔封装结构，包括：第一基板，位于所述第一基板表面的第一金属互连结构，位于所述第一金属互连结构和第一基板表面的第一保护层，且所述第一保护层暴露出部分第一金属互连结构；第二基板，所述第二基板包括第一表面和第二表面，所述第二基板的第二表面与第一基板的第一保护层表面相键合，位于所述第二基板的第一表面的第二金属互连结构，位于所述第二金属互连结构和第二基板的第一表面的第二保护层，且所述第二保护层暴露出部分第二金属互连结构；贯穿所述第二基板的硅通孔，所述硅通孔与暴露出的第一金属互连结构相对应，位于所述硅通孔侧壁表面的绝缘层，位于所述暴露出的第一金属互连结构、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面的扩散阻挡层，位于所述扩散阻挡层表面的金属互连层，覆盖所述金属互连层表面的第三保护层，所述金属互连层与第二金属互连结构电学连接，且所述绝缘层、扩散阻挡层、金属互连层的总厚度小于所述硅通孔的半径。
可选的，所述金属互连层的材料为钨或铝。
可选的，所述第一基板内具有第一半导体器件，所述第一半导体器件与第一金属互连结构电学连接。
可选的，所述第二基板内具有第二半导体器件，所述第二半导体器件与第二金属互连结构电学连接。
可选的，所述第一半导体器件、第二半导体器件为MOS晶体管、二极管、存储器、电阻、电容或电感其中的一种或几种。
可选的，所述绝缘层、扩散阻挡层、金属互连层和第三保护层的总厚度小于所述硅通孔的半径。
可选的，所述第三保护层、金属互连层、扩散阻挡层和绝缘层的总厚度小于1μm。
可选的，所述硅通孔的直径范围为5μm~15μm。
可选的，所述第二基板的第二表面与第一保护层表面之间具有键合层。
可选的，所述键合层的材料为氧化硅、环氧树脂、干性薄膜、聚酰亚胺或干刻蚀型苯丙环丁烯。
可选的，所述第三保护层暴露出部分金属互连层表面。
本发明技术方案还提供了一种硅通孔封装结构的形成方法，包括：提供第一基板和第二基板，在所述第一基板表面形成第一金属互连结构，在所述第一金属互连结构表面形成第一保护层，所述第二基板包括第一表面和第二表面，在所述第二基板的第一表面形成第二金属互连结构，在所述第二金属互连结构表面形成第二保护层，所述第二基板的第二表面与第一基板的第一保护层表面相键合，且在所述第二基板和第二保护层内形成贯穿所述第二基板和第二保护层的硅通孔；对所述硅通孔底部的第一保护层和所述第二保护层上的部分第二保护层进行刻蚀，直到暴露出所述第一金属互连结构和部分第二金属互连结构表面，在所述硅通孔的侧壁形成绝缘层，在所述暴露出的第一金属互连结构、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面形成扩散阻挡层，在所述扩散阻挡层表面形成金属互连层，所述绝缘层、扩散阻挡层、金属互连层的总厚度小于所述硅通孔的半径；在所述金属互连层和第二保护层表面形成第三保护层。
可选的，将第一基板、第二基板相键合且形成硅通孔的具体方法包括：提供第一基板，所述第一基板表面形成有第一金属互连结构，所述第一金属互连结构表面形成有第一保护层；提供第二基板，所述第二基板包括第一表面和第二表面，所述第二基板的第一表面形成有第二金属互连结构，所述第二金属互连结构表面形成有第二保护层；将所述第二基板的第二表面与第一基板上的第一保护层表面相键合；对所述第二基板、第二保护层进行刻蚀，直到暴露出所述第一保护层，形成贯穿所述第二基板、第二保护层的硅通孔。
可选的，在所述第二基板的第二表面与第一基板上的第一保护层表面相键合之前，在所述第二基板的第二表面形成键合层，利用所述键合层表面与第一基板上的第一保护层表面相键合。
可选的，将第一基板、第二基板相键合且形成硅通孔的具体方法包括：提供第一基板，所述第一基板表面形成有第一金属互连结构，所述第一金属互连结构表面形成有第一保护层；提供第二基板，所述第二基板包括第一表面和第二表面，所述第二基板的第一表面形成有第二金属互连结构，所述第二金属互连结构表面形成有第二保护层，在所述第二基板内形成贯穿所述第二基板、第二保护层的硅通孔；将所述第二基板的第二表面与第一基板上的第一保护层表面相键合。
可选的，在所述第二基板的第二表面与第一基板上的第一保护层表面相键合之前，在所述第二基板的第二表面形成键合层，利用所述键合层表面与第一基板上的第一保护层表面相键合。
可选的，所述硅通孔在裸片时形成，或在形成第二保护层之后形成，或在形成键合层之后形成。
可选的，所述键合工艺包括高温直接键合工艺、低温直接键合工艺、阳极键合工艺或玻璃焊料键合工艺。
可选的，所述形成硅通孔的工艺为深反应离子刻蚀工艺或博世工艺。
可选的，所述金属互连层的形成工艺包括溅射、等离子体物理气相沉积、高密度等离子体化学气相沉积、低压化学气相沉积或原子层沉积。
可选的，所述第一基板内形成有第一半导体器件，所述第一半导体器件与第一金属互连结构电学连接。
可选的，所述第二基板内形成有第二半导体器件，所述第二半导体器件与第二金属互连结构电学连接。
可选的，所述绝缘层、扩散阻挡层、金属互连层和第三保护层的总厚度小于所述硅通孔的半径。
可选的，所述第三保护层填充满所述剩余的硅通孔，使得所述第三保护层表面平坦。
可选的，对所述第二保护层上覆盖金属互连层的第三保护层进行刻蚀，直到暴露出部分金属互连层，以所述暴露出的金属互连层作为接触点与外部电路相连接。
与现有技术相比，本发明具有以下优点：
在本发明实施例中的硅通孔中，在所述硅通孔侧壁形成绝缘层，并在暴露出的第一金属互连层、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面形成扩散阻挡层，在所述扩散阻挡层表面形成金属互连层，且所述金属互连层、扩散阻挡层和绝缘层的总厚度小于硅通孔的半径，使得所述金属互连层、扩散阻挡层和绝缘层未填充满所述硅通孔。由于所述金属互连层未填充满所述硅通孔，即使所述金属互连层发生热膨胀，也不会有金属互连层或第三保护层从硅通孔的开口处挤出，可以避免现有技术中形成金属突起的问题。
附图说明
图1是现有技术中金属从硅通孔内挤出的结构示意图；
图2是本发明第一实施例的硅通孔封装结构的形成方法的流程示意图；
图3~图11是本发明第一实施例的硅通孔封装结构的形成过程的剖面结构示意图；
图12是本发明第二实施例的硅通孔封装结构的形成方法的流程示意图。
具体实施方式
由于现有技术形成的硅通孔中填充满铜，发生热膨胀时铜会从硅通孔表面挤出，形成较小的铜突起，可能会导致硅通孔上方的金属层短路或断路，因此，本发明实施例提供了一种硅通孔封装结构及形成方法，所述硅通孔内形成的绝缘层、扩散阻挡层、金属互连层、第三保护层的总厚度小于所述硅通孔的半径，所述绝缘层、扩散阻挡层、金属互连层、第三保护层未填充满所述硅通孔，即使金属互连层发生热膨胀，也不会有金属互连层从硅通孔的开口处挤出，可以避免现有技术中形成金属突起的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明第一实施例首先提供了一种硅通孔封装结构的形成方法，请参考图2，为本发明第一实施例的硅通孔封装结构的形成方法的流程示意图，具体包括：
步骤S101，提供第一基板，所述第一基板内具有第一半导体器件，在所述第一基板表面形成第一金属互连结构，所述第一金属互连结构与第一半导体器件电学连接，在所述第一金属互连结构表面形成第一保护层；
步骤S102，提供第二基板，所述第二基板包括第一表面和第二表面，所述第二基板内具有第二半导体器件，在所述第二基板的第一表面形成第二金属互连结构，所述第二金属互连结构与第二半导体器件电学连接，在所述第二金属互连结构表面形成第二保护层，在所述第二基板的第二表面形成键合层；
步骤S103，将所述第二基板的第二表面上的键合层表面与第一基板上的第一保护层表面相键合；
步骤S104，对所述第二保护层、第二基板和键合层进行刻蚀，直到暴露出所述第一保护层，形成贯穿所述第二保护层、第二基板和键合层的硅通孔；
步骤S105，在所述硅通孔的侧壁和底部表面、第二基板上的第二保护层表面形成绝缘材料层；
步骤S106，对所述硅通孔底部的绝缘材料层和第一保护层进行刻蚀，直到暴露出所述第一金属互连结构，除去所述第二保护层上的绝缘材料层和部分第二保护层，暴露出部分第二金属互连结构表面；
步骤S107，在所述暴露出的第一金属互连结构、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面形成扩散阻挡层，在所述扩散阻挡层表面形成金属互连层；
步骤S108，在所述金属互连层和第二保护层表面形成第三保护层；
步骤S109，对所述第二保护层上的覆盖金属互连层的第三保护层进行刻蚀，直到暴露出所述金属互连层。
具体的，请参考图3，提供第一基板110，所述第一基板110内具有第一半导体器件116，在所述第一基板110表面形成第一金属互连结构120，所述第一金属互连结构120与第一半导体器件116通过互连结构113电学连接，在所述第一金属互连结构120表面形成第一保护层130。
所述第一基板110包括第一半导体衬底111，位于第一半导体衬底111上的第一半导体器件116，覆盖所述第一半导体器件116、第一半导体衬底111表面的第一层间介质层112，位于所述第一层间介质层112内的互连结构113。所述第一半导体衬底111可以为硅衬底、锗衬底、绝缘体上硅衬底、玻璃衬底其中的一种，在本实施例中，所述半导体衬底111为硅衬底。所述第一半导体器件116为MOS晶体管、二极管、存储器、电容、电阻、电感其中一种或几种。在本发明实施例的图3、图5~图10中，以一个MOS晶体管作为第一半导体器件116的示例。所述第一层间介质层112包括一层或多层介质层，所述一层或多层介质层内具有互连结构113，所述互连结构113包括金属层和位于相邻金属层之间的导电插塞，利用所述互连结构113将第一半导体器件116与第一金属互连结构120电学连接。
所述第一金属互连结构120可以只包括金属互连层，也可以为金属互连层与导电插塞的组合。所述第一金属互连结构120的材料为铜、铝、钨等。在本实施例中，所述第一金属互连结构120仅包括一层金属互连层，所述第一金属互连结构120与互连结构113电学连接，且所述第一金属互连结构120的其中一部分的位置对应于后续硅通孔形成的位置，使得后续硅通孔中的金属互连层与所述第一金属互连结构120电学连接。
所述第一保护层130的材料为氧化硅、氮化硅或氮氧化硅等，所述第一保护层130用于保护第一金属互连结构120免受外界的干扰。在本实施例中，所述第一保护层130的材料为氧化硅。由于后续需要在第一保护层130表面与第二基板进行键合，当采用直接键合工艺将所述第一保护层130表面与第二基板进行键合时，由于第二基板的键合面的材料多为氧化硅或硅，氧化硅-氧化硅键合和氧化硅-硅键合为业界常见的直接键合方式，工艺成熟，可以降低成本。
请参考图4，提供第二基板210，所述第二基板210包括第一表面214和第二表面215，所述第二基板210内具有第二半导体器件216，在所述第二基板210的第一表面214形成第二金属互连结构220，使得所述第二金属互连结构220与第二半导体器件216电学连接，在所述第二金属互连结构220表面形成第二保护层230，在所述第二基板210的第二表面215形成键合层240。
所述第二基板210包括第二半导体衬底211，位于第二半导体衬底211表面的第二半导体器件216，覆盖所述第二半导体器件216、第二半导体衬底211表面的第二层间介质层212，位于所述第二层间介质层212内的互连结构213。所述第二半导体衬底211可以为硅衬底、锗衬底、绝缘体上硅衬底、玻璃衬底其中的一种，在本实施例中，所述半导体衬底211为硅衬底。所述第二半导体器件216为MOS晶体管、二极管、存储器、电容、电阻、电感等，在本发明实施例的图4~图10中，以一个MOS晶体管作为第二半导体器件216的示例。所述第二层间介质层212包括一层或多层介质层，所述一层或多层介质层内具有互连结构213，所述互连结构213包括金属层和位于相邻金属层之间的导电插塞，利用所述互连结构213将第二半导体器件216与第二金属互连结构220电学连接。
所述第二金属互连结构220可以只包括金属互连层或导电插塞，也可以为金属互连层与导电插塞的组合。所述第二金属互连结构220的材料为铜、铝或钨等。在本实施例中，所述第二金属互连结构220仅包括一层金属互连层，所述第二金属互连结构220与所述互连结构213电学连接。
所述第二保护层230的材料为氧化硅、氮化硅或氮氧化硅等，所述第二保护层230用于保护第二金属互连结构220免受外界的干扰。在本实施例中，所述第二保护层230的材料为氧化硅。
在本实施例中，在所述第二基板210的第二表面215形成键合层240，所述键合层240的材料为氧化硅，后续利用所述氧化硅键合层240与第一基板110上的第一保护层130进行键合。所述键合层240可以在形成所述第二保护层230之后形成，也可以在形成所述第二半导体器件216之前形成。
在其他实施例中，还可以根据键合方式合理地选择键合层的材料。当采用聚合物黏合键合工艺时，所述键合层的材料可以为环氧树脂、干性薄膜或聚酰亚胺、BCB（干刻蚀型苯丙环丁烯）等黏合材料。
在其他实施例中，所述键合层还可以形成于所述第一保护层的表面。
在其他实施例中，也可以不在所述第二基板的第二表面形成键合层，利用所述第二基板的第二表面直接与第一基板上的第一保护层进行键合。
在其他实施例中，当所述封装结构包括三层或三层以上的基板时，即后续还要在第二基板的第一表面上再键合至少一层基板时，所述第二金属互连结构的其中一部分的位置对应于后续硅通孔形成的位置，使得后续形成的另一个硅通孔中的金属互连层与所述第二金属互连结构电学连接。且所述第二保护层的材料为氧化硅，当后续需要在第二保护层表面与另一个基板进行键合，氧化硅-氧化硅键合和氧化硅-硅键合为业界常见的键合方式，工艺成熟，可以降低成本。
在其他实施例中，在形成所述键合层之前，利用背磨工艺对所述第二基板的第二表面进行减薄，有利于降低后续硅通孔的刻蚀深度，有利于降低刻蚀成本。所述背磨工艺包括磨削、研磨、化学机械抛光（CMP）、干式抛光（drypolishing）、电化学腐蚀（electrochemical etching）、湿法腐蚀（wet etching）、等离子辅助化学腐蚀（PACE）、常压等离子腐蚀（atmospheric downstreamplasma etching，ADPE）其中一种或多种的组合。
请参考图5，将所述第二基板210的第二表面215的键合层240表面与第一基板110上的第一保护层130表面相键合。
将所述第二基板210的第二表面215上的键合层240表面与第一基板110上的第一保护层130表面相键合的工艺包括：高温直接键合工艺、低温直接键合工艺、阳极键合工艺、玻璃焊料键合工艺、激光键合工艺、聚合物黏合键合工艺等。
其中低温直接键合工艺包括湿法亲水性直接键合、等离子体活化处理直接键合和真空低温直接键合等，由于所述低温直接键合工艺的退火温度不高于300℃，不需要高温退火，当所述第一半导体器件、第二半导体器件中存在含有温度敏感性材料的器件时，仍能将所述第一基板和第二基板进行键合
在本实施例中，所述键合工艺为等离子体活化处理直接键合，具体包括：对所述键合层240表面和第一保护层130表面进行抛光，并利用氩离子对所述键合层240表面和第一保护层130表面进行活化处理；将所述键合层240表面和第一保护层130表面相对贴合在一起进行预键合；然后采用低温退火工艺将所述第二基板210的第二表面215上的键合层240表面与第一基板110上的第一保护层130相键合，退火温度范围为100℃~300℃。
请参考图6，对所述第二保护层230、第二基板210和键合层240进行刻蚀，直到暴露出所述第一保护层130，形成贯穿所述第二基板210和键合层240的硅通孔250。
在其他实施例中，对所述第二保护层、第二基板和部分键合层进行刻蚀后，暴露出所述键合层，形成贯穿所述第二基板的硅通孔。
在本实施例中，利用深反应离子刻蚀（DRIE）工艺对所述第二保护层230、第二基板210进行刻蚀，形成硅通孔250，所述硅通孔250的直径范围为5μm~15μm。
在其他实施例中，形成所述硅通孔的工艺还可以为其他工艺。在其中一个实施例中，形成所述硅通孔的工艺为博世（Bosch）工艺，具体包括：刻蚀阶段，对第二基板和第二保护层进行等离子体刻蚀；形成聚合物阶段，在刻蚀形成的通孔的侧壁形成聚合物；所述刻蚀阶段和形成聚合物阶段交替进行，直到所述硅通孔刻蚀完成。利用所述博世工艺可以提高硅通孔的深宽比。
请参考图7，在所述硅通孔250的侧壁和底部表面、第二基板210上的第二保护层230表面形成绝缘材料层260。
在本实施例中，所述绝缘材料层260的材料为氧化硅，形成所述绝缘材料层260的工艺为等离子体增强化学气相沉积、低压化学气相沉积工艺、高密度等离子体化学气相沉积工艺等，由于上述沉积工艺具有较佳的台阶覆盖能力，可以在较大深宽比的硅通孔内形成绝缘材料层。
请参考图8，对所述硅通孔250底部的绝缘材料层260（请参考图7）和第一保护层130进行刻蚀，直到暴露出所述第一金属互连结构120，除去所述第二保护层230上的绝缘材料层260和部分第二保护层230，至少暴露出部分第二金属互连结构220表面。
对所述绝缘材料层260进行刻蚀，使得位于硅通孔250底部（即暴露出的第一保护层130表面）的绝缘材料层260被除去，且位于第二保护层230表面的绝缘材料层260也被除去，剩余的位于通孔250侧壁表面的绝缘材料层260形成绝缘层265，所述绝缘层265用于将第二基板210与后续形成的金属互连层电学隔离。
对所述绝缘材料层260进行刻蚀后，继续对所述硅通孔250底部的第一保护层230进行刻蚀，直到暴露出所述第一金属互连结构120，使得所述第一金属互连结构120与后续形成的金属互连层电学连接。
在本实施例中，所述第一保护层130的厚度等于第二保护层230的厚度，对所述硅通孔250底部的第一保护层230进行刻蚀的同时，对所述部分第二保护层进行刻蚀，使得暴露出部分第一金属互连结构120的同时，暴露出部分第二金属互连结构220，使得所述暴露出的第二金属互连结构220可以与后续形成金属互连层电学连接。
在其他实施例中，当所述第一保护层的厚度不等于第二保护层的厚度，对所述硅通孔底部的第一保护层的刻蚀和对部分第二金属互连结构表面的第二保护层的刻蚀分开进行，利用化学机械研磨工艺、刻蚀工艺或两者相结合的工艺除去部分第二金属互连结构表面的第二保护层，暴露出部分第二金属互连结构表面。
请参考图9，在所述暴露出的第一金属互连层120、绝缘层265、部分第二保护层230和暴露出的第二金属互连结构220表面形成扩散阻挡层270，在所述扩散阻挡层270表面形成金属互连层280。
所述扩散阻挡层270的材料为钛、钽、氮化钛、氮化钽、钛钨其中的一种或几种，所述扩散阻挡层270用于防止将金属互连层280中的金属扩散到第二基板210中。所述金属互连层280的材料为钨、铝等。所述扩散阻挡层270和金属互连层280的形成工艺包括溅射、等离子体物理气相沉积、高密度等离子体化学气相沉积、低压化学气相沉积、原子层沉积等。其中等离子体物理气相沉积、高密度等离子体化学气相沉积、低压化学气相沉积、原子层沉积工艺具有较佳的台阶覆盖能力，可以避免形成的扩散阻挡层270和金属互连层280填充满所述硅通孔250。
在本实施例中，所述扩散阻挡层270和金属互连层280的形成工艺具体包括：利用高密度等离子体化学气相沉积工艺在所述暴露出的第一金属互连层120、绝缘层265、第二保护层230和暴露出的第二金属互连结构220表面形成扩散阻挡材料层（未图示），在所述扩散阻挡材料层表面形成金属互连材料层（未图示）；在所述金属互连材料层表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，对所述金属互连材料层和扩散阻挡材料层进行刻蚀，在所述暴露出的第一金属互连层120、绝缘层265、部分第二保护层230和暴露出的第二金属互连结构220表面形成扩散阻挡层270，在所述扩散阻挡层270表面形成金属互连层280。所述金属互连层280、扩散阻挡层270和绝缘层265的总厚度小于硅通孔的半径。由于所述金属互连层280通过扩散阻挡层270与第一金属互连结构120、第二金属互连结构220电学连接，使得第一基板110内的第一半导体器件116和第二基板110内的第二半导体器件216电学连接。
在其他实施例中，在形成所述绝缘材料层后，在所述绝缘材料层表面形成扩散阻挡材料层，对所述绝缘材料层、扩散阻挡材料层和部分第二保护层进行刻蚀，暴露出所述硅通孔底部的第一金属互连结构和部分第二金属互连结构，在硅通孔侧壁表面形成绝缘层和位于所述绝缘层表面的扩散阻挡层，然后在所述硅通孔侧壁的扩散阻挡层表面、所述硅通孔底部的第一金属互连结构表面、暴露出的第二金属互连结构表面和第二保护层表面形成金属互连材料层，并对所述金属互连材料层进行刻蚀，形成覆盖暴露出的第一金属互连层、扩散阻挡层、部分第二保护层和暴露出的第二金属互连结构表面的金属互连层。由于所述金属互连层直接与所述第一金属互连结构、第二金属互连结构相连接，所述金属互连层的电阻小于所述扩散阻挡层的电阻，有利于降低导通电阻，降低导通电路中的能量损耗，且所述扩散阻挡层仍能防止金属互连层中的金属与第二基板的材料之间互相扩散。
请参考图10，在所述金属互连层280和第二保护层230表面形成第三保护层290。所述第三保护层290的材料为氧化硅、氮化硅或氮氧化硅。所述第三保护层290、金属互连层280、扩散阻挡层270和绝缘层265的总厚度小于硅通孔的半径，使得所述第三保护层290、金属互连层280、扩散阻挡层270和绝缘层265未填充满所述硅通孔250。在本发明实施例中，所述第三保护层290、金属互连层280、扩散阻挡层270和绝缘层265的总厚度小于1μm。由于所述金属互连层未填充满所述硅通孔，即使所述金属互连层发生热膨胀，也不会有金属互连层或第三保护层从硅通孔的开口处挤出，可以避免现有技术中形成金属突起的问题。
在其他实施例中，所述第三保护层在覆盖金属互连层、第二保护层的同时，填充满所述硅通孔的剩余部分，使得所述第三保护层表面平坦，有利于后续在所述第三保护层表面再形成互连结构、半导体器件或再键合一层基板。本发明实施例中硅通孔内的互连结构为金属层，而现有技术中的硅通孔内的互连结构为填充满整个硅通孔的铜柱，现有技术的硅通孔内的金属体积远远大于本发明实施例中硅通孔内的金属体积，本发明实施例不容易产生形变较大的热膨胀。且本发明实施例中，当所述金属互连层的材料为钨时，钨的热膨胀系数小于铜的热膨胀系数，能进一步避免发生硅通孔中的金属从硅通孔表面挤出。
请参考图11，对所述第二保护层230上的覆盖金属互连层280的第三保护层290进行刻蚀，直到暴露出部分金属互连层280。
在本实施例中，当所述封装结构包括两个基板时，对所述第三保护层290进行刻蚀，暴露出部分金属互连层280，后续以所述暴露出的金属互连层280作为接触点与外部电路或印刷电路板相连接。
在其他事实例中，还可以利用刻蚀工艺暴露出部分第二金属互连结构，利用所述暴露出的部分第二金属互连结构作为接触点与外部电路或印刷电路板相连接。
在其他实施例中，当所述封装结构包括至少三个基板时，后续还需要在所述第二基板上的第三保护层表面与另一个基板相键合，在所述金属互连层和第二保护层表面形成第三保护层后，不需要对所述金属互连层上的第三保护层进行刻蚀。
本发明第二实施例提供了另一种硅通孔封装结构的形成方法，请参考图12，为本发明第二实施例的硅通孔封装结构的形成方法的流程示意图，具体包括：
步骤S201，提供第一基板，所述第一基板内具有第一半导体器件，在所述第一基板表面形成第一金属互连结构，使得所述第一金属互连结构与第一半导体器件电学连接，在所述第一金属互连结构表面形成第一保护层；
步骤S202，提供第二基板，所述第二基板包括第一表面和第二表面，所述第二基板内具有第二半导体器件，在所述第二基板的第一表面形成第二金属互连结构，使得所述第二金属互连结构与第二半导体器件电学连接，在所述第二金属互连结构表面形成第二保护层，在所述第二基板的第二表面形成键合层，在所述第二基板内形成贯穿所述第二基板、第二保护层和键合层的硅通孔；
步骤S203，将所述第二基板的第二表面上的键合层表面与第一基板上的第一保护层表面相键合；
步骤S204，在所述硅通孔的侧壁和底部表面、第二基板上的第二保护层表面形成绝缘层；
步骤S205，对所述硅通孔底部的绝缘层和第一保护层进行刻蚀，直到暴露出所述第一金属互连结构，除去所述第二保护层上的绝缘层和部分第二保护层，暴露出部分第二金属互连结构表面；
步骤S206，在所述暴露出的第一金属互连层、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面形成扩散阻挡层，在所述扩散阻挡层表面形成金属互连层；
步骤S207，在所述金属互连层和第二保护层表面形成第三保护层；
步骤S208，对所述第二保护层上的第三保护层进行刻蚀，直到暴露出所述金属互连层。
本发明第二实施例与第一实施例的不同点在于：在将所述第二基板和第一基板键合之前，在所述第二基板内形成贯穿所述第二基板和第二保护层的硅通孔。所述形成硅通孔的工艺可以在裸片时形成，也可以在形成第二保护层之后形成，也可以在形成键合层之后形成，其中，所述裸片为尚未形成任何器件的第二半导体衬底。当所述硅通孔在裸片时形成时，半导体器件在硅通孔形成之后形成，避免硅通孔形成工艺对半导体器件造成的不良影响。
在本实施例中，所述硅通孔在形成第二保护层之后，形成键合层之前形成，形成所述硅通孔的具体工艺包括：在所述利用深反应离子刻蚀（DRIE）工艺对所述第二保护层、第二基板进行刻蚀，形成硅通孔，所述硅通孔伟贯穿所述第二基板，对所述第二基板的第二表面进行减薄，直到暴露出所述硅通孔，使得所述硅通孔贯穿所述第二基板，所述硅通孔的位置与第一金属互连结构的位置相对应。形成所述硅通孔后，再在所述第二基板的第二表面形成键合层，并利用所述键合层与第一基板上的第一保护层相键合。
此外，本发明第二实施例的其他工艺步骤与本发明第一实施例的工艺步骤相同，请参考第一实施例的硅通孔封装结构的形成工艺，在此不作赘述。
据此，本发明实施例还提供了一种利用上述形成方法形成的硅通孔封装结构，请参考图10，具体包括：第一基板110，所述第一基板110包括第一半导体衬底111，位于第一半导体衬底111上的第一半导体器件116，覆盖所述第一半导体器件116、第一半导体衬底111表面的第一层间介质层112，位于所述第一层间介质层112内的互连结构113；位于所述第一基板110表面的第一金属互连结构120，所述第一金属互连结构120通过互连结构113与第一半导体器件116电学连接，位于所述第一金属互连结构120和第一基板110表面的第一保护层130，且所述第一保护层130暴露出部分第一金属互连结构120；
第二基板210，所述第二基板210包括第一表面214和第二表面215，所述第二基板210包括第二半导体衬底211，位于第二半导体衬底211表面的第二半导体器件216，覆盖所述第二半导体器件216、第二半导体衬底211表面的第二层间介质层212，位于所述第二层间介质层212内的互连结构213；位于所述第二基板210的第二表面215的键合层240，所述键合层240表面与第一基板110上的第一保护层130表面相键合，位于所述第二基板210的第一表面214的第二金属互连结构220，位于所述第二金属互连结构220和第二基板210的第一表面214的第二保护层230，且所述第二保护层230暴露出部分第二金属互连结构220；
贯穿所述第一保护层130、键合层240、第二基板210、第二保护层230的硅通孔250，所述硅通孔250与暴露出的第一金属互连层120相对应，位于所述硅通孔250侧壁表面的绝缘层265，位于所述暴露出的第一金属互连层120、绝缘层265、部分第二保护层230和暴露出的第二金属互连结构220表面的扩散阻挡层270，位于所述扩散阻挡层270表面的金属互连层280，覆盖所述金属互连层280表面的第三保护层290，所述金属互连层290与第二金属互连结构220电学连接，且所述绝缘层265、扩散阻挡层270、金属互连层280、第三保护层290的总厚度小于所述硅通孔250的半径。
由于所述第三保护层290、金属互连层280、扩散阻挡层270和绝缘层265的总厚度小于硅通孔的半径，使得所述第三保护层290、金属互连层280、扩散阻挡层270和绝缘层265未填充满所述硅通孔250，即使所述金属互连层发生热膨胀，也不会有金属互连层或第三保护层从硅通孔的开口处挤出，可以避免现有技术中形成金属突起的问题。
在其他实施例中，所述绝缘层、扩散阻挡层、金属互连层的总厚度小于所述硅通孔的半径，所述第三保护层填充满所述硅通孔。由于所述第三保护层表面平坦，且所述金属互连层仅仅为一层金属层，不容易发生金属热膨胀，既有利于后续在所述第三保护层表面形成互连结构、半导体器件或再键合一层基板，也不会造成互连金属从硅通孔内挤出。
综上，在本发明实施例中的硅通孔中，在所述硅通孔侧壁形成绝缘层，并在暴露出的第一金属互连层、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面形成扩散阻挡层，在所述扩散阻挡层表面形成金属互连层，且所述金属互连层、扩散阻挡层和绝缘层的总厚度小于硅通孔的半径，使得所述金属互连层、扩散阻挡层和绝缘层未填充满所述硅通孔。由于所述金属互连层未填充满所述硅通孔，即使所述金属互连层发生热膨胀，也不会有金属互连层或第三保护层从硅通孔的开口处挤出，可以避免现有技术中形成金属突起的问题。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (25)

1.一种硅通孔封装结构，其特征在于，包括：
第一基板，位于所述第一基板表面的第一金属互连结构，位于所述第一金属互连结构和第一基板表面的第一保护层，且所述第一保护层暴露出部分第一金属互连结构；
第二基板，所述第二基板包括第一表面和第二表面，所述第二基板的第二表面与第一基板的第一保护层表面相键合，位于所述第二基板的第一表面的第二金属互连结构，位于所述第二金属互连结构和第二基板的第一表面的第二保护层，且所述第二保护层暴露出部分第二金属互连结构；
贯穿所述第二基板的硅通孔，所述硅通孔与暴露出的第一金属互连结构相对应，位于所述硅通孔侧壁表面的绝缘层，位于所述暴露出的第一金属互连结构、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面的扩散阻挡层，位于所述扩散阻挡层表面的金属互连层，覆盖所述金属互连层表面的第三保护层，所述金属互连层与第二金属互连结构电学连接，且所述绝缘层、扩散阻挡层、金属互连层的总厚度小于所述硅通孔的半径。
2.如权利要求1所述的硅通孔封装结构，其特征在于，所述金属互连层的材料为钨或铝。
3.如权利要求1所述的硅通孔封装结构，其特征在于，所述第一基板内具有第一半导体器件，所述第一半导体器件与第一金属互连结构电学连接。
4.如权利要求1所述的硅通孔封装结构，其特征在于，所述第二基板内具有第二半导体器件，所述第二半导体器件与第二金属互连结构电学连接。
5.如权利要求3或4所述的硅通孔封装结构，其特征在于，所述第一半导体器件、第二半导体器件为MOS晶体管、二极管、存储器、电阻、电容或电感其中的一种或几种。
6.如权利要求1所述的硅通孔封装结构，其特征在于，所述绝缘层、扩散阻挡层、金属互连层和第三保护层的总厚度小于所述硅通孔的半径。
7.如权利要求6所述的硅通孔封装结构，其特征在于，所述第三保护层、金属互连层、扩散阻挡层和绝缘层的总厚度小于1μm。
8.如权利要求1所述的硅通孔封装结构，其特征在于，所述硅通孔的直径范围为5μm~15μm。
9.如权利要求1所述的硅通孔封装结构，其特征在于，所述第二基板的第二表面与第一保护层表面之间具有键合层。
10.如权利要求1所述的硅通孔封装结构，其特征在于，所述键合层的材料为氧化硅、环氧树脂、干性薄膜、聚酰亚胺或干刻蚀型苯丙环丁烯。
11.如权利要求1所述的硅通孔封装结构，其特征在于，所述第三保护层暴露出部分金属互连层表面。
12.一种硅通孔封装结构的形成方法，其特征在于，包括：
提供第一基板和第二基板，在所述第一基板表面形成第一金属互连结构，在所述第一金属互连结构表面形成第一保护层，所述第二基板包括第一表面和第二表面，在所述第二基板的第一表面形成第二金属互连结构，在所述第二金属互连结构表面形成第二保护层，所述第二基板的第二表面与第一基板的第一保护层表面相键合，且在所述第二基板和第二保护层内形成贯穿所述第二基板和第二保护层的硅通孔；
对所述硅通孔底部的第一保护层和所述第二保护层上的部分第二保护层进行刻蚀，直到暴露出所述第一金属互连结构和部分第二金属互连结构表面，在所述硅通孔的侧壁形成绝缘层，在所述暴露出的第一金属互连结构、绝缘层、部分第二保护层和暴露出的第二金属互连结构表面形成扩散阻挡层，在所述扩散阻挡层表面形成金属互连层，所述绝缘层、扩散阻挡层、金属互连层的总厚度小于所述硅通孔的半径；
在所述金属互连层和第二保护层表面形成第三保护层。
13.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，将第一基板、第二基板相键合且形成硅通孔的具体方法包括：
提供第一基板，所述第一基板表面形成有第一金属互连结构，所述第一金属互连结构表面形成有第一保护层；
提供第二基板，所述第二基板包括第一表面和第二表面，所述第二基板的第一表面形成有第二金属互连结构，所述第二金属互连结构表面形成有第二保护层；
将所述第二基板的第二表面与第一基板上的第一保护层表面相键合；
对所述第二基板、第二保护层进行刻蚀，直到暴露出所述第一保护层，形成贯穿所述第二基板、第二保护层的硅通孔。
14.如权利要求13所述的硅通孔封装结构的形成方法，其特征在于，在所述第二基板的第二表面与第一基板上的第一保护层表面相键合之前，在所述第二基板的第二表面形成键合层，利用所述键合层表面与第一基板上的第一保护层表面相键合。
15.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，将第一基板、第二基板相键合且形成硅通孔的具体方法包括：
提供第一基板，所述第一基板表面形成有第一金属互连结构，所述第一金属互连结构表面形成有第一保护层；
提供第二基板，所述第二基板包括第一表面和第二表面，所述第二基板的第一表面形成有第二金属互连结构，所述第二金属互连结构表面形成有第二保护层，在所述第二基板内形成贯穿所述第二基板、第二保护层的硅通孔；
将所述第二基板的第二表面与第一基板上的第一保护层表面相键合。
16.如权利要求15所述的硅通孔封装结构的形成方法，其特征在于，在所述第二基板的第二表面与第一基板上的第一保护层表面相键合之前，在所述第二基板的第二表面形成键合层，利用所述键合层表面与第一基板上的第一保护层表面相键合。
17.如权利要求16所述的硅通孔封装结构的形成方法，其特征在于，所述硅通孔在裸片时形成，或在形成第二保护层之后形成，或在形成键合层之后形成。
18.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述键合工艺包括高温直接键合工艺、低温直接键合工艺、阳极键合工艺或玻璃焊料键合工艺。
19.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述形成硅通孔的工艺为深反应离子刻蚀工艺或博世工艺。
20.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述金属互连层的形成工艺包括溅射、等离子体物理气相沉积、高密度等离子体化学气相沉积、低压化学气相沉积或原子层沉积。
21.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述第一基板内形成有第一半导体器件，所述第一半导体器件与第一金属互连结构电学连接。
22.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述第二基板内形成有第二半导体器件，所述第二半导体器件与第二金属互连结构电学连接。
23.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述绝缘层、扩散阻挡层、金属互连层和第三保护层的总厚度小于所述硅通孔的半径。
24.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，所述第三保护层填充满所述剩余的硅通孔，使得所述第三保护层表面平坦。
25.如权利要求12所述的硅通孔封装结构的形成方法，其特征在于，对所述第二保护层上覆盖金属互连层的第三保护层进行刻蚀，直到暴露出部分金属互连层，以所述暴露出的金属互连层作为接触点与外部电路相连接。
CN201210241511.3A 2012-07-12 2012-07-12 硅通孔封装结构及形成方法 Active CN103545275B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210241511.3A CN103545275B (zh) 2012-07-12 2012-07-12 硅通孔封装结构及形成方法
US13/684,165 US8816501B2 (en) 2012-07-12 2012-11-22 IC device including package structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210241511.3A CN103545275B (zh) 2012-07-12 2012-07-12 硅通孔封装结构及形成方法

Publications (2)

Publication Number Publication Date
CN103545275A true CN103545275A (zh) 2014-01-29
CN103545275B CN103545275B (zh) 2016-02-17

Family

ID=49913305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210241511.3A Active CN103545275B (zh) 2012-07-12 2012-07-12 硅通孔封装结构及形成方法

Country Status (2)

Country Link
US (1) US8816501B2 (zh)
CN (1) CN103545275B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374739A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105428310A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv孔的制作方法
CN105470225A (zh) * 2015-12-09 2016-04-06 西安交通大学 基于穿硅电容的三维容性耦合互连结构的制作方法
CN106395733A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106992144A (zh) * 2016-01-21 2017-07-28 美光科技公司 半导体装置的制作方法
CN107359210A (zh) * 2016-05-09 2017-11-17 佳能株式会社 用于制造光电转换设备的方法
CN108470722A (zh) * 2018-04-17 2018-08-31 中芯集成电路（宁波）有限公司 半导体结构及其形成方法
CN109390283A (zh) * 2018-09-13 2019-02-26 中国科学院上海微系统与信息技术研究所 一种cmos电路与超导sfq电路的单片集成方法
CN110211924A (zh) * 2019-06-20 2019-09-06 武汉新芯集成电路制造有限公司 一种晶圆结构的制造方法
CN110491847A (zh) * 2018-05-14 2019-11-22 北京信息科技大学 基于硅通孔的神经元功能电路单元
CN110767605A (zh) * 2019-11-04 2020-02-07 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法
CN110783310A (zh) * 2019-10-23 2020-02-11 中国科学院上海微系统与信息技术研究所 半导体电路与超导电路单片集成的复合芯片及其制作方法
CN114578595A (zh) * 2022-03-11 2022-06-03 Tcl华星光电技术有限公司 液晶显示面板和显示装置
WO2023004710A1 (zh) * 2021-07-29 2023-02-02 华为技术有限公司 一种半导体装置以及半导体装置的制作方法

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
KR20140073163A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 반도체 장치 및 그의 형성방법
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) * 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US10297580B2 (en) * 2012-12-22 2019-05-21 Monolithic 3D Inc. 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9196587B2 (en) * 2013-03-14 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having a die and through substrate-via
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
JP6104772B2 (ja) * 2013-03-29 2017-03-29 ソニーセミコンダクタソリューションズ株式会社 積層構造体及びその製造方法
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9418985B2 (en) 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN105679703A (zh) * 2016-03-23 2016-06-15 中国科学院微电子研究所 一种基于硅通孔结构的金属填充方法及硅通孔结构
CN106356365A (zh) * 2016-10-10 2017-01-25 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US10658280B2 (en) * 2017-12-29 2020-05-19 Advanced Semiconductor Engineering, Inc. Electrical device including a through-silicon via structure
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
GB2587374B (en) * 2019-09-25 2022-08-17 X Fab Semiconductor Foundries Gmbh Through silicon via and redistribution layer
EP4233090A4 (en) * 2020-12-23 2023-12-06 Huawei Technologies Co., Ltd. METHOD FOR FORMING LAST TSV INTERCONNECTION IN A SLICE SET AND METHOD FOR FORMING THE SLICE SET
CN115084000A (zh) * 2021-03-10 2022-09-20 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158787A1 (en) * 2003-11-13 2007-07-12 Rajen Chanchani Heterogeneously integrated microsystem-on-a-chip
CN101330025A (zh) * 2007-06-20 2008-12-24 海力士半导体有限公司 用于封装的半导体芯片的和半导体封装的制造方法
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
DE102008054765A1 (de) * 2008-12-16 2010-06-24 Robert Bosch Gmbh Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158787A1 (en) * 2003-11-13 2007-07-12 Rajen Chanchani Heterogeneously integrated microsystem-on-a-chip
CN101330025A (zh) * 2007-06-20 2008-12-24 海力士半导体有限公司 用于封装的半导体芯片的和半导体封装的制造方法
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374739B (zh) * 2014-08-29 2019-07-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105374739A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106395733A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106395733B (zh) * 2015-07-31 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105470225A (zh) * 2015-12-09 2016-04-06 西安交通大学 基于穿硅电容的三维容性耦合互连结构的制作方法
CN105470225B (zh) * 2015-12-09 2018-04-17 西安交通大学 基于穿硅电容的三维容性耦合互连结构的制作方法
CN105428310A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv孔的制作方法
CN106992144A (zh) * 2016-01-21 2017-07-28 美光科技公司 半导体装置的制作方法
CN106992144B (zh) * 2016-01-21 2019-07-19 美光科技公司 半导体装置的制作方法
CN107359210A (zh) * 2016-05-09 2017-11-17 佳能株式会社 用于制造光电转换设备的方法
US10559464B2 (en) 2016-05-09 2020-02-11 Canon Kabushiki Kaisha Method for manufacturing photoelectric conversion device
CN108470722A (zh) * 2018-04-17 2018-08-31 中芯集成电路（宁波）有限公司 半导体结构及其形成方法
CN108470722B (zh) * 2018-04-17 2020-05-19 中芯集成电路（宁波）有限公司 半导体结构及其形成方法
CN110491847A (zh) * 2018-05-14 2019-11-22 北京信息科技大学 基于硅通孔的神经元功能电路单元
CN109390283A (zh) * 2018-09-13 2019-02-26 中国科学院上海微系统与信息技术研究所 一种cmos电路与超导sfq电路的单片集成方法
CN110211924A (zh) * 2019-06-20 2019-09-06 武汉新芯集成电路制造有限公司 一种晶圆结构的制造方法
CN110211924B (zh) * 2019-06-20 2021-01-22 武汉新芯集成电路制造有限公司 一种晶圆结构的制造方法
CN110783310A (zh) * 2019-10-23 2020-02-11 中国科学院上海微系统与信息技术研究所 半导体电路与超导电路单片集成的复合芯片及其制作方法
CN110767605A (zh) * 2019-11-04 2020-02-07 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法
CN110767605B (zh) * 2019-11-04 2022-10-18 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法
WO2023004710A1 (zh) * 2021-07-29 2023-02-02 华为技术有限公司 一种半导体装置以及半导体装置的制作方法
CN114578595A (zh) * 2022-03-11 2022-06-03 Tcl华星光电技术有限公司 液晶显示面板和显示装置

Also Published As

Publication number Publication date
CN103545275B (zh) 2016-02-17
US20140015136A1 (en) 2014-01-16
US8816501B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
CN103545275B (zh) 硅通孔封装结构及形成方法
CN101800207B (zh) 半导体器件的封装结构及其制造方法
CN103972159B (zh) 三维封装结构及其形成方法
CN103137511B (zh) 硅通孔测试结构及对应的测试方法
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
CN102379038B (zh) 电子器件安装构造及电子器件安装方法
CN102403270B (zh) 硅通孔互连结构的形成方法
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
CN103633013B (zh) 硅通孔封装结构的形成方法
CN103213936B (zh) 制备圆片级mems惯性器件tsv堆叠封装结构的方法
KR20130082315A (ko) 집적회로 소자
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN101807560A (zh) 半导体器件的封装结构及其制造方法
WO2020029096A1 (zh) 芯片封装结构及其制造方法
CN102931158B (zh) 芯片封装结构
CN103077932B (zh) 高深宽比通孔的互连结构及制作方法
CN202917476U (zh) 芯片封装结构
CN103000571B (zh) 半导体器件及其制作方法
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
CN103219303A (zh) 一种tsv背面漏孔的封装结构及方法
CN103420322B (zh) 晶片封装体及其形成方法
CN104766806A (zh) 晶圆三维集成的方法
CN104733371A (zh) 硅通孔形成方法及半导体器件的对准结构
CN102931098A (zh) 芯片封装方法
CN105097720A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant