CN106356365A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN106356365A
CN106356365A CN201610883687.7A CN201610883687A CN106356365A CN 106356365 A CN106356365 A CN 106356365A CN 201610883687 A CN201610883687 A CN 201610883687A CN 106356365 A CN106356365 A CN 106356365A
Authority
CN
China
Prior art keywords
layer
opening
semiconductor device
protective
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610883687.7A
Other languages
English (en)
Inventor
刘珩
占琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201610883687.7A priority Critical patent/CN106356365A/zh
Publication of CN106356365A publication Critical patent/CN106356365A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种半导体器件及其制备方法，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层，使得在后续填充金属的过程中，可以很好的防止金属离子渗透到所述第一衬底中，提高器件的可靠性。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体制备技术领域，特别是涉及一种半导体器件及其制备方法。
背景技术
随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。晶圆的三维集成是在保持现有技术节点的同时提高芯片性能的解决方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时提高了芯片的性能；同时缩短了功能芯片之间的金属互连，使得发热、功耗、延迟大幅度减少；并大幅度提高了功能模块之间的带宽，从而在保持现有技术节点的同时提高了芯片的性能。
堆叠(Stacking)技术在当前晶圆的三维集成工艺中已占据重要地位，UTS(UltraThin Stacking，超薄堆叠)结构作为堆叠结构的连接单元的工艺也广泛应用于半导体相关生产当中。当前日趋复杂和高集成度的工艺也对UTS结构连接的可靠性也要求越来越高。
然而，随着晶圆集成度的加大，在UTS的后续工艺也变得复杂，这些后续工艺对UTS本身的(特别是顶端)带来了很多可靠性问题。例如UTS在进行金属填充供以后，往往会出现可靠性失效等问题，这是本领域技术人员所不愿意见到的。
发明内容
本发明的目的在于，提供一种半导体器件及其制备方法，可以提高器件的可靠性。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供一键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括层叠的第一衬底和第一介质层，所述第一介质层中设置有第一金属层，所述第二晶圆包括层叠的第二衬底和第二介质层，所述第二介质层中设置有第二金属层，且所述第一介质层面向所述第二介质层设置；
在所述第一衬底背离所述第二晶圆的一侧形成第一开口；
在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层；
在所述第一开口内形成互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层的至少部分表面和所述第二金属层的至少部分表面；
在所述第一开口和互连硅穿孔中填充金属。
进一步的，在所述半导体器件的制备方法中，所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠。
进一步的，在所述半导体器件的制备方法中，所述互连硅穿孔包括第二开口和第三开口，所述第二开口暴露出所述第二金属层的至少部分表面，所述第三开口暴露出所述第一金属层的至少部分表面。
进一步的，在所述半导体器件的制备方法中，在所述第一开口内形成互连硅穿孔的步骤包括：
在所述第一开口内形成第二开口，所述第二开口位于所述第二金属层上方；
在所述第一开口内形成第三开口，所述第三开口暴露出所述第一金属层的至少部分表面，同时，所述第二开口继续加深，以暴露出所述第二金属层的至少部分表面。
进一步的，在所述半导体器件的制备方法中，所述氧化物保护层的材料为氧化硅。
进一步的，在所述半导体器件的制备方法中，所述氧化物保护层的厚度为
进一步的，在所述半导体器件的制备方法中，所述氮化物保护层的材料为氮化硅。
进一步的，在所述半导体器件的制备方法中，所述氮化物保护层的厚度为
进一步的，在所述半导体器件的制备方法中，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层时，所述氧化物保护层和氮化物保护层还覆盖所述第一开口的底壁。
进一步的，在所述半导体器件的制备方法中，所述第一金属层和所述第二金属层均为垫片结构。
进一步的，在所述半导体器件的制备方法中，所述第一介质层面向所述第二介质层的一侧设置有第一保护层，所述第二介质层面向所述第一介质层的一侧设置有第二保护层，所述第一保护层和第二保护层通过一粘合层连接。
根据本发明的另一面，还提供一种半导体器件，包括：
键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括层叠的第一衬底和第一介质层，所述第一介质层中设置有第一金属层，所述第二晶圆包括层叠的第二衬底和第二介质层，所述第二介质层中设置有第二金属层，且所述第一介质层面向所述第二介质层设置；
所述第一衬底背离所述第二晶圆的一侧设置有第一开口；
所述第一开口的侧壁自内之外依次设置有氧化物保护层和氮化物保护层；
所述第一开口内设置有互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层的至少部分表面和所述第二金属层的至少部分表面；
所述第一开口和互连硅穿孔中设置有金属。
进一步的，在所述半导体器件中，所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠。
进一步的，在所述半导体器件中，所述互连硅穿孔包括第二开口和第三开口，所述第二开口暴露出所述第二金属层的至少部分表面，所述第三开口暴露出所述第一金属层的至少部分表面。
进一步的，在所述半导体器件中，所述氧化物保护层的材料为氧化硅。
进一步的，在所述半导体器件中，所述氧化物保护层的厚度为
进一步的，在所述半导体器件中，所述氮化物保护层的材料为氮化硅。
进一步的，在所述半导体器件中，所述氮化物保护层的厚度为
进一步的，在所述半导体器件中，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层时，所述氧化物保护层和氮化物保护层还覆盖所述第一开口的底壁。
进一步的，在所述半导体器件中，所述第一介质层面向所述第二介质层的一侧设置有第一保护层，所述第二介质层面向所述第一介质层的一侧设置有第二保护层，所述第一保护层和第二保护层通过一粘合层连接。
进一步的，在所述半导体器件中，所述第一金属层和所述第二金属层均为垫片结构。
与现有技术相比，本发明提供的半导体器件及其制备方法具有以下优点：
在所述半导体器件及其制备方法中，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层，使得在后续填充金属的过程中，可以很好的防止金属离子渗透到所述第一衬底中，提高器件的可靠性。
附图说明
图1为本发明一实施例中半导体器件的制备方法的流程图；
图2至图7为本发明一实施例的半导体器件的制备方法中器件结构的示意图。
具体实施方式
现有技术中UTS结构在进行金属填充供以后，往往会出现可靠性失效等问题，发明对现有技术进行研究发现，在填充金属时，金属离子渗透到所述第一衬底中，影响器件的可靠性。发明人进一步研究发现，如果在金属和所述第一衬底之间形成氧化物保护层和氮化物保护层，则氧化物保护层可以很好的对金属和所述第一衬底进行绝缘，氮化物保护层可以防止金属离子渗透到所述第一衬底中。
本发明提供一种半导体器件，包括：键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括层叠的第一衬底和第一介质层，所述第一介质层中设置有第一金属层，所述第二晶圆包括层叠的第二衬底和第二介质层，所述第二介质层中设置有第二金属层，且所述第一介质层面向所述第二介质层设置；所述第一衬底背离所述第二晶圆的一侧设置有第一开口；所述第一开口的侧壁自内之外依次设置有氧化物保护层和氮化物保护层；所述第一开口内设置有互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层的至少部分表面和所述第二金属层的至少部分表面；所述第一开口和互连硅穿孔中设置有金属。
其中，在金属和所述第一衬底之间形成氧化物保护层和氮化物保护层，则氧化物保护层可以很好的对金属和所述第一衬底进行绝缘，氮化物保护层可以防止金属离子渗透到所述第一衬底中，提高器件的可靠性。
本发明还提供一种半导体器件及其制备方法，如图1所示，包括如下步骤：
步骤S11，提供一键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括层叠的第一衬底和第一介质层，所述第一介质层中设置有第一金属层，所述第二晶圆包括层叠的第二衬底和第二介质层，所述第二介质层中设置有第二金属层，且所述第一介质层面向所述第二介质层设置；
步骤S12，在所述第一衬底背离所述第二晶圆的一侧形成第一开口；
步骤S13，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层；
步骤S14，在所述第一开口内形成互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层的至少部分表面和所述第二金属层的至少部分表面；
步骤S15，在所述第一开口和互连硅穿孔中填充金属提供第一基底，所述第一基底具有第一面和与所述第一面相背的第二面，所述第一基底包括第一区域和第二区域，所述第一区域上设置有控制电路。
下面将结合示意图对本发明的半导体器件及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下结合图2至图7，具体说明本发明的半导体器件的制备方法，图2至图7为本发明一实施例的半导体器件的制备方法中器件结构的示意图。
在所述半导体器件的制备方法中，首先，进行步骤S11，如图2所示，提供一键合晶圆，所述键合晶圆包括第一晶圆100和第二晶圆200，所述第一晶圆100包括层叠的第一衬底110和第一介质层120，所述第一介质层120中设置有第一金属层121，所述第二晶圆200包括层叠的第二衬底210和第二介质层220，所述第二介质层220中设置有第二金属层221，且所述第一介质层120与所述第二介质层220相对设置。
在图2中，所述第一金属层121为垫片结构，在其他实施例中，所述第一金属层121还可以为其它互连结构。其中，所述第一晶圆100用于形成第一器件，例如，在本实施例中，所述第一晶圆100用于形成光电二极管，所述第一衬底110中可以包括用于形成光电二极管的器件，所述第一金属层121可以通过金属互连结构和所述第一衬底110中的器件电连接。
在图2中，所述第二介质层220为垫片结构，在其他实施例中，所述第二介质层220还可以为其它互连结构。其中，所述第二晶圆200用于形成第二器件，例如，在本实施例中，所述第二晶圆200用于形成逻辑电路，所述第二衬底210中可以包括用于形成逻辑电路的器件，所述第二金属层221可以通过金属互连结构和所述第二衬底210中的器件电连接。
较佳的，所述第一金属层121和所述第二金属层221在同一水平面上的垂直投影互不重叠或仅部分重叠，可以方便后续的UTS结构将所述第一金属层121和所述第二金属层221导通。
在本实施例中，所述第一介质层120面向所述第二介质层220的一侧设置有第一保护层130，所述第二介质层220面向所述第一介质层120的一侧设置有第二保护层230，所述第一保护层130和第二保护层230用于保护所述第一金属层121和所述第二金属层221等互连结构。为了实现将所述第一晶圆100和第二晶圆200进行键合，所述第一保护层130和第二保护层230通过一粘合层300连接。其中，所述第一保护层130和第二保护层230的材料为氧化物，所述粘合层300的材料为正硅酸乙酯。
在本实施例中，由于所述第一晶圆100用于形成光电二极管，所述第一衬底110背离所述第二晶圆200的一侧还形成有一器件层140，以用于形成光电二极管。
然后，进行步骤S12，如图3所示，在所述第一衬底110背离所述第二晶圆200的一侧形成第一开口510。具体的，可以在所述器件层140背离所述第一衬底110的一侧形成第一图案掩膜层，然后以第一图案掩膜层为掩膜，刻蚀所述器件层140和所述第一衬底110，较佳的，在同一水平面上的垂直投影中，所述第一开口510的投影至少覆盖部分所述第一金属层121的投影以及至少覆盖部分所述第二金属层221的投影，以方便使得后续的UTS结构将所述第一金属层121和所述第二金属层221导通。
接着，进行步骤S13，如图4所示，在所述第一开口510的侧壁自内之外依次形成氧化物保护层610和氮化物保护层620。进一步的，所述氧化物保护层610和氮化物保护层620还覆盖所述第一开口510的底壁，以及所述键合晶圆的上表面。所述氧化物保护层610可以很好的对金属和所述第一衬底110进行绝缘，所述氮化物保护层620可以防止金属离子渗透到所述第一衬底110中。
较佳的，所述氧化物保护层610的材料为氧化硅，可以很好的对金属和所述第一衬底110进行绝缘，所述氧化物保护层的厚度为例如 较佳的，所述氮化物保护层620的材料为氮化硅，可以很好的防止金属离子渗透到所述第一衬底110中，所述氮化物保护层620的厚度为例如
之后，进行步骤S14，在所述第一开口510内形成互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层121的至少部分表面和所述第二金属层221的至少部分表面。较佳的，在所述步骤S14步骤包括：
步骤S141，如图5所示，在所述第一开口510内形成第二开口521，所述第二开口521位于所述第二金属层221上方，例如，在本实施例中，所述第二开口521停在所述第二保护层230上；
步骤S142，如图6所示，在所述第一开口510内形成第三开口522，所述第三开口522暴露出所述第一金属层121的至少部分表面，同时，所述第二开口521继续加深，以暴露出所述第二金属层221的至少部分表面。在此过程的，位于所述键合晶圆表面的氧化物保护层610和氮化物保护层620被去除。
在形成的所述互连硅穿孔520中，包括第二开口521和第三开口522，所述第二开口521暴露出所述第二金属层221的至少部分表面，所述第三开口522暴露出所述第一金属层121的至少部分表面。
随后，进行步骤S15，如图7所示，在所述第一开口510和互连硅穿孔520中填充金属700，以形成UTS结构。
如图7所示，在形成的所述半导体器件中，包括：
键合晶圆，所述键合晶圆包括第一晶圆100和第二晶圆200，所述第一晶圆100包括层叠的第一衬底110和第一介质层120，所述第一介质层120中设置有第一金属层121，所述第二晶圆200包括层叠的第二衬底210和第二介质层220，所述第二介质层220中设置有第二金属层221，且所述第一介质层120面向所述第二介质层220设置；
所述第一衬底110背离所述第二晶圆200的一侧设置有第一开口510；
所述第一开口510的侧壁自内之外依次设置有氧化物保护层610和氮化物保护层620；
所述第一开口510内设置有互连硅穿孔520，所述互连硅穿520孔分别暴露所述第一金属层221的至少部分表面和所述第二金属层121的至少部分表面；
所述第一开口510和互连硅穿孔520中设置有金属700。
其中，在金属700和所述第一衬底110之间形成氧化物保护层610和氮化物保护层620，所述氧化物保护层610可以很好的对金属700和所述第一衬底110进行绝缘，所述氮化物保护层620可以防止金属离子渗透到所述第一衬底110中，提高器件的可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (21)

1.一种半导体器件的制备方法，其特征在于，包括：
提供一键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括层叠的第一衬底和第一介质层，所述第一介质层中设置有第一金属层，所述第二晶圆包括层叠的第二衬底和第二介质层，所述第二介质层中设置有第二金属层，且所述第一介质层面向所述第二介质层设置；
在所述第一衬底背离所述第二晶圆的一侧形成第一开口；
在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层；
在所述第一开口内形成互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层的至少部分表面和所述第二金属层的至少部分表面；
在所述第一开口和互连硅穿孔中填充金属。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述互连硅穿孔包括第二开口和第三开口，所述第二开口暴露出所述第二金属层的至少部分表面，所述第三开口暴露出所述第一金属层的至少部分表面。
4.如权利要求3所述的半导体器件的制备方法，其特征在于，在所述第一开口内形成互连硅穿孔的步骤包括：
在所述第一开口内形成第二开口，所述第二开口位于所述第二金属层上方；
在所述第一开口内形成第三开口，所述第三开口暴露出所述第一金属层的至少部分表面，同时，所述第二开口继续加深，以暴露出所述第二金属层的至少部分表面。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氧化物保护层的材料为氧化硅。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氧化物保护层的厚度为
7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氮化物保护层的材料为氮化硅。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氮化物保护层的厚度为
9.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层时，所述氧化物保护层和氮化物保护层还覆盖所述第一开口的底壁。
10.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一介质层面向所述第二介质层的一侧设置有第一保护层，所述第二介质层面向所述第一介质层的一侧设置有第二保护层，所述第一保护层和第二保护层通过一粘合层连接。
11.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一金属层和所述第二金属层均为垫片结构。
12.一种半导体器件，其特征在于，包括：
键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括层叠的第一衬底和第一介质层，所述第一介质层中设置有第一金属层，所述第二晶圆包括层叠的第二衬底和第二介质层，所述第二介质层中设置有第二金属层，且所述第一介质层面向所述第二介质层设置；
所述第一衬底背离所述第二晶圆的一侧设置有第一开口；
所述第一开口的侧壁自内之外依次设置有氧化物保护层和氮化物保护层；所述第一开口内设置有互连硅穿孔，所述互连硅穿孔分别暴露所述第一金属层的至少部分表面和所述第二金属层的至少部分表面；
所述第一开口和互连硅穿孔中设置有金属。
13.如权利要求12所述的半导体器件，其特征在于，所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠。
14.如权利要求13所述的半导体器件，其特征在于，所述互连硅穿孔包括第二开口和第三开口，所述第二开口暴露出所述第二金属层的至少部分表面，所述第三开口暴露出所述第一金属层的至少部分表面。
15.如权利要求12所述的半导体器件，其特征在于，所述氧化物保护层的材料为氧化硅。
16.如权利要求12所述的半导体器件，其特征在于，所述氧化物保护层的厚度为
17.如权利要求12所述的半导体器件，其特征在于，所述氮化物保护层的材料为氮化硅。
18.如权利要求12所述的半导体器件，其特征在于，所述氮化物保护层的厚度为
19.如权利要求12所述的半导体器件，其特征在于，在所述第一开口的侧壁自内之外依次形成氧化物保护层和氮化物保护层时，所述氧化物保护层和氮化物保护层还覆盖所述第一开口的底壁。
20.如权利要求12所述的半导体器件，其特征在于，所述第一介质层面向所述第二介质层的一侧设置有第一保护层，所述第二介质层面向所述第一介质层的一侧设置有第二保护层，所述第一保护层和第二保护层通过一粘合层连接。
21.如权利要求12所述的半导体器件，其特征在于，所述第一金属层和所述第二金属层均为垫片结构。
CN201610883687.7A 2016-10-10 2016-10-10 半导体器件及其制备方法 Pending CN106356365A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610883687.7A CN106356365A (zh) 2016-10-10 2016-10-10 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610883687.7A CN106356365A (zh) 2016-10-10 2016-10-10 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN106356365A true CN106356365A (zh) 2017-01-25

Family

ID=57865914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610883687.7A Pending CN106356365A (zh) 2016-10-10 2016-10-10 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN106356365A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298644A (zh) * 2016-10-12 2017-01-04 武汉新芯集成电路制造有限公司 半导体器件的制备方法
CN109166820A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 半导体器件制作方法以及半导体器件
CN109166840A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
WO2019037584A1 (en) * 2017-08-24 2019-02-28 Yangtze Memory Technologies Co., Ltd. METHOD FOR FORMING CONDUCTIVE WIRES IN HYBRID LINK SEMICONDUCTOR DEVICES
CN109449091A (zh) * 2018-11-05 2019-03-08 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673719A (zh) * 2008-09-08 2010-03-17 台湾积体电路制造股份有限公司 在sin和tin之间引入金属层以改善p-tsv的cbd接触电阻
US20140015136A1 (en) * 2012-07-12 2014-01-16 Zhenghao Gan Ic device including package structure and method of forming the same
CN104051424A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法
CN104733381A (zh) * 2015-03-31 2015-06-24 武汉新芯集成电路制造有限公司 一种晶圆硅穿孔互连工艺
CN104766806A (zh) * 2015-03-31 2015-07-08 武汉新芯集成电路制造有限公司 晶圆三维集成的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673719A (zh) * 2008-09-08 2010-03-17 台湾积体电路制造股份有限公司 在sin和tin之间引入金属层以改善p-tsv的cbd接触电阻
US20140015136A1 (en) * 2012-07-12 2014-01-16 Zhenghao Gan Ic device including package structure and method of forming the same
CN104051424A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法
CN104733381A (zh) * 2015-03-31 2015-06-24 武汉新芯集成电路制造有限公司 一种晶圆硅穿孔互连工艺
CN104766806A (zh) * 2015-03-31 2015-07-08 武汉新芯集成电路制造有限公司 晶圆三维集成的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298644A (zh) * 2016-10-12 2017-01-04 武汉新芯集成电路制造有限公司 半导体器件的制备方法
CN106298644B (zh) * 2016-10-12 2019-03-26 武汉新芯集成电路制造有限公司 半导体器件的制备方法
WO2019037584A1 (en) * 2017-08-24 2019-02-28 Yangtze Memory Technologies Co., Ltd. METHOD FOR FORMING CONDUCTIVE WIRES IN HYBRID LINK SEMICONDUCTOR DEVICES
US10763158B2 (en) 2017-08-24 2020-09-01 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
US11322392B2 (en) 2017-08-24 2022-05-03 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
US11670543B2 (en) 2017-08-24 2023-06-06 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
US11996322B2 (en) 2017-08-24 2024-05-28 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
CN109166820A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 半导体器件制作方法以及半导体器件
CN109166840A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN109449091A (zh) * 2018-11-05 2019-03-08 武汉新芯集成电路制造有限公司 半导体器件的制作方法
CN109449091B (zh) * 2018-11-05 2020-04-10 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Similar Documents

Publication Publication Date Title
CN106356365A (zh) 半导体器件及其制备方法
US11417576B2 (en) Seal for microelectronic assembly
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
US9202803B2 (en) Laser cavity formation for embedded dies or components in substrate build-up layers
CN106328632B (zh) 电子封装件及其制法
TWI345830B (en) Image sensor package and fabrication method thereof
CN108695292A (zh) 具有微带架构和电接地表面导电层的集成电路封装基底
CN103329266B (zh) 具有连接有源芯片的插板的堆叠微电子组件
JP6468071B2 (ja) 半導体装置及び電子装置並びに半導体装置の製造方法
TWI812794B (zh) 積體電路晶片、積體電路晶片的製造方法以及包括所述積體電路晶片的積體電路封裝及顯示裝置
CN103109349A (zh) 具有与第一通路或中间通路结构连接的后触点的微电子元件
CN103329264A (zh) 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
CN104867865B (zh) 一种晶圆三维集成引线工艺
TW200950006A (en) Circuit board process
JP2009004783A (ja) システムインパッケージの金属電極形成方法
CN110783311B (zh) 一种闪存电路及其制备方法
CN106252333B (zh) 多元件封装体与其制备方法
KR20130072555A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
TW201528469A (zh) 多晶片疊合封裝結構及其製作方法
CN105990350A (zh) 半导体器件及其制造方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
JP2013219317A (ja) 半導体基板、これを有する半導体チップおよび積層半導体パッケージ
CN105789176A (zh) 封装结构及其制法
CN105742197B (zh) 一种键合晶圆结构及其制备方法
CN105977236B (zh) 键合晶圆结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170125

RJ01 Rejection of invention patent application after publication