JP6104772B2 - 積層構造体及びその製造方法 - Google Patents

積層構造体及びその製造方法 Download PDF

Info

Publication number
JP6104772B2
JP6104772B2 JP2013193060A JP2013193060A JP6104772B2 JP 6104772 B2 JP6104772 B2 JP 6104772B2 JP 2013193060 A JP2013193060 A JP 2013193060A JP 2013193060 A JP2013193060 A JP 2013193060A JP 6104772 B2 JP6104772 B2 JP 6104772B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
substrate
laminated structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013193060A
Other languages
English (en)
Other versions
JP2014209533A5 (ja
JP2014209533A (ja
Inventor
利仁 三浦
利仁 三浦
智英 中
智英 中
利昭 長谷川
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2013193060A priority Critical patent/JP6104772B2/ja
Priority to CN201410074929.9A priority patent/CN104078444B/zh
Priority to US14/220,791 priority patent/US10217666B2/en
Publication of JP2014209533A publication Critical patent/JP2014209533A/ja
Publication of JP2014209533A5 publication Critical patent/JP2014209533A5/ja
Application granted granted Critical
Publication of JP6104772B2 publication Critical patent/JP6104772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、積層構造体及びその製造方法に関する。
例えば、発光素子を駆動するための駆動用超小型の半導体装置を製造するバックエンド加工プロセスにあっては、トランジスタ、配線等から構成された半導体装置といった一種の積層構造体を、シリコン半導体基板に、多数、作製した後、それぞれの積層構造体に分離する。ここで、積層構造体を分離するために、積層構造体と積層構造体との間に分離溝(溝部)を形成する場合がある。更には、積層構造体が使用される分野にも依存するが、分離溝の形成時、各積層構造体において、接続端子部としての配線を分離溝内に露出させる場合がある。分離溝は、通常、積層構造体に形成された酸化膜をエッチングすることで形成する。
また、半導体基板の表面側にトランジスタ、配線等が形成され、半導体基板の裏面にバンプが設けられ、半導体基板を貫通する接続部によって配線とバンプとを接続する半導体装置の製造方法が、例えば、特開2012−028557から公知である。このような接続部は、スルーチップビヤ(TCV)と呼ばれる。
特開2012−028557
ところで、分離溝の形成において酸化膜をエッチングするが、このとき、分離溝内に露出した接続端子部としての配線がエッチングされ、接続端子部の信頼性が低下するといった問題がある。また、第1の配線が形成された基板と、第2の配線が形成された基体とを、第1の配線と第2の配線が離間し、且つ、対向した状態で接合した後、第1の配線と第2の配線とを接続するために、スルーチップビヤ形成技術を適用するとき、基板をエッチングし、更に、第2の配線に至るまで開口部を形成するが、第1の配線がエッチングされ、第1の配線と第2の配線との接続の信頼性が低下するといった問題が生じる虞がある。
従って、本開示の第1の目的は、基板に形成された複数の例えば半導体装置といった積層構造体を分離するための分離溝(溝部)を形成する際に、分離溝に露出した接続端子部の信頼性が低下することの無い構成、構造を有する積層構造体及びその製造方法を提供することにある。また、本開示の第2の目的は、第1の配線が形成された基板と、第2の配線が形成された基体とを、第1の配線と第2の配線が離間し、且つ、対向した状態で接合した後、第1の配線と第2の配線を接続するために、スルーチップビヤ形成技術を適用するとき、第1の配線と第2の配線との接続の信頼性が低下することの無い構成、構造を有する積層構造体及びその製造方法を提供することにある。
上記の第1の目的を達成するための本開示の第1の態様に係る積層構造体は、
下から、配線、絶縁層及び基板が積層されて成る積層構造体であって、
積層構造体の側面から配線の端部が突出しており、
絶縁層を構成する材料と異なる材料から成る保護層が、絶縁層と少なくとも配線の一部との間に形成されている。
上記の第2の目的を達成するための本開示の第2の態様に係る積層構造体は、
絶縁層が形成され、絶縁層上に第1の配線が形成された基板、及び、
第2の配線が形成された基体、
を備えており、
基板は、第1の配線と第2の配線とが離間した状態であって、第1の配線と第2の配線とが対向した状態で、基体と接合されており、
少なくとも第1の配線の端面、及び、第2の配線の一部が露出した開口部が、基板及び絶縁層に形成されており、
開口部には導電材料が埋め込まれており、
絶縁層を構成する材料と異なる材料から成る保護層が、絶縁層と少なくとも第1の配線の一部との間に形成されている。
上記の第1の目的を達成するための本開示の第1の態様に係る積層構造体の製造方法は、
(A)基板上に絶縁層を形成し、少なくとも配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端部を有する配線を形成した後、
(B)基板の配線が形成されている側と支持基板とを接合し、次いで、
(C)基板を薄くした後、
(D)基板及び絶縁層をエッチングし、以て、保護層によって表面が被覆された配線の端部が露出した溝部を形成し、その後、
(E)溝部に露出した保護層を除去し、配線の端部を露出させる、
各工程を備えている。
上記の第2の目的を達成するための本開示の第2の態様に係る積層構造体の製造方法は、
第2の配線が形成された基体を準備しておき、
(A)基板上に絶縁層を形成し、少なくとも第1の配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端面を有する第1の配線を形成した後、
(B)第1の配線と第2の配線とが離間した状態であって、第1の配線と第2の配線とが対向した状態で、基板と基体とを接合し、次いで、
(C)基板を薄くした後、
(D)基板及び絶縁層をエッチングし、以て、第2の配線の一部及び少なくとも第1の配線の端面が露出した開口部を形成し、その後、
(E)開口部に導電材料を埋め込む、
各工程を備えている。
本開示の第1の態様に係る積層構造体あるいはその製造方法にあっては、溝部(分離溝)の形成時、絶縁層を構成する材料と異なる材料から成る保護層が配線の少なくとも一部を被覆しているので、配線に損傷が発生することを防止することができ、接続端子部の信頼性の低下発生を抑制することができる。また、本開示の第2の態様に係る積層構造体あるいはその製造方法にあっては、スルーチップビヤ加工時、絶縁層を構成する材料と異なる材料から成る保護層が絶縁層と第1の配線との間に形成されているので、第1の配線に損傷が発生することを防止することができ、第1の配線と第2の配線との接続の信頼性低下を抑制することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図1A、図1B、図1C及び図1Dは、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図2A及び図2Cは、図1Bに引き続き、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図であり、図2Bは、図2Aとは異なる仮想垂直面で基板等を切断したときの基板等の模式的な一部端面図である。 図3A及び図3Bは、それぞれ、図2B及び図2Cに引き続き、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図4A及び図4Bは、それぞれ、図3A及び図3Bに引き続き、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図5A及び図5Bは、それぞれ、図4A及び図4Bに引き続き、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図6A及び図6Bは、図5Aに引き続き、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図7A、図7B及び図7Cは、実施例2の積層構造体の製造途中における基板等の模式的な一部端面図である。 図8A、図8B及び図8Cは、実施例3の積層構造体の製造途中における基板等の模式的な一部端面図である。 図9A及び図9Bは、実施例3の積層構造体の模式的な一部端面図である。 図10A、図10B及び図10Cは、実施例3の積層構造体の変形例の製造途中における基板等の模式的な一部端面図である。 図11A、図11B及び図11Cは、実施例4の積層構造体の製造途中における基板等の模式的な一部断面図である。 図12A、図12B及び図12Cは、図11A、図11B及び図11Cに引き続き、実施例4の積層構造体の製造途中における基板等の模式的な一部端面図である。 図13A及び図13Bは、実施例5の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図14A及び図14Bは、図13Bに引き続き、実施例5の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図15A及び図15Bは、実施例6の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図16A及び図16Bは、実施例7の積層構造体の製造方法を説明するための基板等の模式的な一部端面図であり、図16Cは、図16Bとは異なる仮想垂直面で基板等を切断したときの基板等の模式的な一部端面図である。 図17A及び図17Bは、図16Bに引き続き、実施例7の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図18A及び図18Bは、図17Bに引き続き、実施例7の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。 図19は、図18Bに引き続き、実施例7の積層構造体の製造方法を説明するための基板等の模式的な一部端面図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本開示の第1の態様〜第2の態様に係る積層構造体及びその製造方法、全般に関する説明
2.実施例1(本開示の第1の態様に係る積層構造体及びその製造方法)
3.実施例2(実施例1の変形)
4.実施例3(実施例1の別の変形)
5.実施例4(実施例1の更に別の変形)
6.実施例5(実施例1の更に別の変形)
7.実施例6(実施例5の変形)
8.実施例7(本開示の第2の態様に係る積層構造体及びその製造方法)、その他
[本開示の第1の態様〜第2の態様に係る積層構造体及びその製造方法、全般に関する説明]
本開示の第1の態様〜第2の態様に係る積層構造体、あるいは又、本開示の第1の態様〜第2の態様に係る積層構造体の製造方法において、保護層を構成する材料は、絶縁層を構成する材料よりもエッチングされ難い形態とすることが好ましい。限定するものではないが、絶縁層のエッチングレートを「1」としたとき、保護層のエッチングレートは「0.1」以下であることが好ましい。
上記の好ましい形態を含む本開示の第1の態様に係る積層構造体の製造方法において、前記工程(A)には、配線と配線との間に層間絶縁層を形成する工程が含まれる構成とすることができる。尚、端部を有する配線を保護層上に形成した後、配線と配線の間の保護層の部分の上に層間絶縁層を形成してもよいし、保護層上に層間絶縁層を形成した後、端部を有する配線を層間絶縁層と層間絶縁層の間の保護層の部分の上に形成してもよい。また、上記の好ましい形態を含む本開示の第2の態様に係る積層構造体の製造方法において、前記工程(A)には、第1の配線と第1の配線との間に層間絶縁層を形成する工程が含まれる構成とすることができる。尚、端面を有する第1の配線を保護層上に形成した後、第1の配線と第1の配線の間の保護層の部分の上に層間絶縁層を形成してもよいし、保護層上に層間絶縁層を形成した後、端面を有する第1の配線を層間絶縁層と層間絶縁層との間の保護層の部分の上に形成してもよい。
あるいは又、上記の好ましい形態を含む本開示の第1の態様に係る積層構造体の製造方法にあっては、前記工程(A)において、配線を形成すべき絶縁層の領域に凹部を形成し、次いで、凹部の側面及び底面に、絶縁層を構成する材料と異なる材料から成る保護層を形成した後、凹部内に配線を形成する構成とすることができる。また、上記の好ましい形態を含む本開示の第2の態様に係る積層構造体の製造方法にあっては、前記工程(A)において、第1の配線を形成すべき絶縁層の領域に凹部を形成し、次いで、凹部の側面及び底面に、絶縁層を構成する材料と異なる材料から成る保護層を形成した後、凹部内に第1の配線を形成する構成とすることができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第1の態様に係る積層構造体の製造方法にあっては、前記工程(D)において、溝部の形成の際、基板と支持基板の接合部をエッチングする形態とすることができるし、更には、支持基板の一部をエッチングしてもよい。あるいは又、前記工程(B)において、基板の配線が形成されている側と支持基板とを接着剤層を用いて接合する形態とすることができる。そして、この場合、前記工程(D)において、溝部の形成の際、接着剤層の一部をエッチングする形態とすることができる。また、以上に説明した好ましい形態、構成を含む本開示の第2の態様に係る積層構造体の製造方法にあっては、前記工程(D)において、開口部の形成の際、基板と基体の接合部をエッチングする形態とすることができるし、前記工程(B)において、基板と基体とを接着剤層を用いて接合する形態とすることができる。そして、この場合、前記工程(D)において、開口部の形成の際、接着剤層の一部をエッチングする形態とすることができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第1の態様に係る積層構造体の製造方法にあっては、
前記工程(D)において、溝部の形成の際、配線の下方に位置する接着剤層の一部をエッチングし、
前記工程(D)と工程(E)の間で、基板上及び溝部内に第2絶縁層を形成する、
工程を備えている形態とすることができる。そして、この場合、基板上及び溝部内に第2絶縁層を形成した後、少なくとも溝部の側壁上の第2絶縁層の上に遮光膜を形成する形態とすることができるし、更には、溝部の側壁上及び基板上の第2絶縁層の部分の上に遮光膜を形成する形態とすることができるし、更には、これらの場合、遮光膜を形成した後、遮光膜上に(場合によっては、遮光膜上及び第2絶縁層上に)、第3絶縁層を形成する形態とすることができる。前記工程(D)において、溝部の形成の際、配線の下方に位置する接着剤層の一部をエッチングするので、少なくとも第2絶縁層に不連続な部分が形成される。その結果、最終的に支持基板を基板から容易に除去することが可能となるし、支持基板を取り外した後の積層構造体の位置決め精度が低下することが無いし、後述する実装用基板への積層構造体の正確な配置を行うことが可能となる。
以上に説明した好ましい態様、構成を含む本開示の第1の態様〜第2の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体において、
基板は半導体基板から成り、
基板には素子(具体的には、例えば、トランジスタ)が形成されており、
素子と配線(あるいは第1の配線)とを接続する接続部が絶縁層に形成されている形態とすることができる。素子をトランジスタから構成する場合の積層構造体として、具体的には、例えば、一辺が60μm乃至150μmの微細な半導体装置を挙げることができる。
更には、以上に説明した好ましい態様、構成を含む本開示の第1の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体において、保護層は、絶縁層と少なくとも配線の一部との間、及び、少なくとも配線の一部と配線の一部との間に形成されている構成とすることができ、この場合、層間絶縁層が配線と配線の間に形成されており、層間絶縁層と絶縁層との間に保護層が形成されている構成とすることができ、更には、配線の端部の端面は、層間絶縁層によって被覆されている構成とすることができる。また、以上に説明した好ましい態様、構成を含む本開示の第2の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体において、保護層は、絶縁層と少なくとも第1の配線の一部との間、及び、少なくとも第1の配線の一部と第1の配線の一部との間に形成されている構成とすることができ、この場合、層間絶縁層が、第1の配線と第1の配線の間であって、保護層と絶縁層との間に形成されており、層間絶縁層と絶縁層との間に保護層が形成されている構成とすることができる。尚、以上の説明における「配線の一部」あるいは「第1の配線の一部」とは、具体的には、積層構造体の側面の近傍に位置する配線の部分、あるいは、開口部の近傍に位置する第1の配線の部分を指す。
更には、以上に説明した好ましい態様、構成を含む本開示の第1の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体において、保護層は、絶縁層の下方に位置する配線の部分の頂面の少なくとも一部に形成されている形態とすることができる。あるいは又、保護層は、絶縁層の下方に位置する配線の部分の頂面に形成されている形態とすることができ、この場合、保護層は、絶縁層の下方に位置する配線の部分の頂面から側面に亙り形成されている形態とすることができ、更には、場合によっては、配線の端部の端面は、保護層によって被覆されている形態とすることができる。また、以上に説明した好ましい態様、構成を含む本開示の第2の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体において、保護層は、絶縁層の下方に位置する第1の配線の部分の頂面の少なくとも一部に形成されている形態とすることができる。あるいは又、保護層は、絶縁層の下方に位置する第1の配線の部分の頂面に形成されている形態とすることができ、この場合、保護層は、絶縁層の下方に位置する第1の配線の部分の頂面から側面に亙り形成されている形態とすることができる。
更には、以上に説明した好ましい態様、構成を含む本開示の第1の態様に係る積層構造体あるいはその製造方法において、配線の端部は接続端子部である形態とすることができる。
更には、以上に説明した好ましい態様、構成を含む本開示の第1の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体において、少なくとも積層構造体の側面には、第2絶縁層が形成されている形態とすることができる。そして、この場合、積層構造体の頂面にも第2絶縁層が形成されている形態とすることができ、更には、第2絶縁層は、積層構造体の下面の一部にまで延在している形態とすることができるし、あるいは又、積層構造体の下面には接着剤層が形成されており、第2絶縁層は、接着剤層の一部にまで延在している構成とすることができ、更には、これらの場合、第2絶縁層の上には遮光膜が形成されている形態とすることができ、更には、遮光膜上には(場合によっては、遮光膜上及び第2絶縁層上には)、第3絶縁層が形成されている形態とすることができる。
以上に説明した好ましい形態、構成を含む本開示の第1の態様に係る積層構造体あるいはその製造方法を、以下、総称して、単に、『本開示の第1の態様』と呼ぶ場合があるし、以上に説明した好ましい形態、構成を含む本開示の第2の態様に係る積層構造体あるいはその製造方法を、総称して、単に、『本開示の第2の態様』と呼ぶ場合がある。
本開示の第1の態様において、配線や、素子と配線とを接続する接続部は、周知の導電材料から構成すればよく、例えば、銅(Cu)やアルミニウム(Al)、これらの合金を例示することができる。同様に、本開示の第2の態様においても、第1の配線や第2の配線、接続部は、周知の導電材料から構成すればよく、例えば、銅(Cu)やアルミニウム(Al)、これらの合金を例示することができるし、開口部を埋め込むための導電材料も、周知の導電材料から構成すればよい。素子と配線とを接続する接続部の形成方法、開口部に導電材料を埋め込む方法として、接続部を構成する導電材料、開口部に埋め込むべき導電材料にも依存するが、スパッタリング法等の物理的気相成長法(PVD法)、化学的気相成長法(CVD法)を挙げることができる。
本開示の第1の態様において、絶縁層、第2絶縁層、第3絶縁層、層間絶縁層を構成する材料として、また、本開示の第2の態様において、絶縁層、層間絶縁層を構成する材料として、例えば、シリコン酸化物系の材料を挙げることができるし、SiOCH、有機SOG、ポリイミド系樹脂、フッ素系樹脂といった低誘電率絶縁材料(例えば、フルオロカーボン、アモルファス・テトラフルオロエチレン、ポリアリールエーテル、フッ化アリールエーテル、フッ化ポリイミド、パリレン、ベンゾシクロブテン、アモルファス・カーボン、シクロパーフルオロカーボンポリマー、フッ化フラーレン)を挙げることができる。一方、保護層を構成する材料として、例えば、SiONを含むSiN系の材料、SiCH,SiCO、SiCOH、SiCN、SiCNH、SiOCN、SiOCNH、アモルファスカーボン、各種樹脂、ポリシリコン、絶縁性を有する金属化合物(例えば、酸化アルミニウム)を挙げることができる。本開示の第1の態様において、遮光膜を構成する材料として、チタン(Ti)やクロム(Cr)、タングステン(W)、タンタル(Ta)、アルミニウム(Al)、MoSi2等の光を遮光することができる材料を挙げることができる。基板、絶縁層及び保護層のエッチング方法として、例えば、RIE法を挙げることができる。基板の厚さを薄くする方法として、例えば、基板をエッチングする方法や、ラッピングする方法、化学的機械的研磨法(CMP法)を挙げることができる。
本開示の第1の態様において、基板として、シリコン半導体基板を挙げることができるし、支持基板として、ガラス板、金属板、合金板、石英基板、セラミックス板、プラスチック板を挙げることができる。基板と支持基板とは、上述したとおり、接着剤層を介して接合することができる。最終的には支持基板を基板から除去(剥離)するが、除去(剥離)方法として、レーザ・アブレーション法や加熱法、エッチング法を挙げることができる。本開示の第2の態様において、基板として、シリコン半導体基板を挙げることができるし、基体として、シリコン半導体基板や、第2の配線と絶縁膜の積層構造を挙げることができ、基板や基体には、その他、各種素子が形成されていてもよい。
また、第1の態様に係る実装基板、あるいは、第1の態様に係る電子デバイスは、本開示の第1の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体が実装用基板に実装されて成る。そして、積層構造体に形成された配線の端部と実装用基板に形成された配線部とは、例えば、メッキ層を介して電気的に接続される。積層構造体を実装用基板に実装するためには、例えば、光硬化型接着材料層によって積層構造体の下面を実装用基板に接着すればよい。
あるいは又、第2の態様に係る実装基板、あるいは、第2の態様に係る電子デバイスは、
本開示の第1の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体、並びに、
配線部が形成された実装用基板、
を備えており、
各積層構造体の下面と実装用基板とは、接着材料層によって接着されており、
各積層構造体の配線の端部と実装用基板に設けられた配線部とは、メッキ層を介して電気的に接続されている。
あるいは又、第3の態様に係る電子デバイスは、
本開示の第1の態様に係る積層構造体あるいはその製造方法によって得られる積層構造体、並びに、
配線部が形成された実装用基板、
を備えており、
各積層構造体の下面と実装用基板とは、接着材料層(例えば、光硬化型接着材料層)によって接着されており、
各積層構造体の配線の端部と実装用基板に設けられた配線部とは、メッキ層を介して電気的に接続されており、
各積層構造体において、基板は半導体基板から成り、基板には第1の素子が形成されており、第1の素子と配線とは、絶縁層に設けられた接続部を介して電気的に接続されており、
各積層構造体に隣接して、実装用基板上には第2の素子が配置されており、
第1の素子と第2の素子とは、実装用基板に設けられた配線部によって電気的に接続されており(具体的には、例えば、メッキ層を介して電気的に接続されており)、
第2の素子は第1の素子によって駆動される。
電子デバイスの製造にあっては、溝部(分離溝)の形成によって相互に分離された各積層構造体における基板を中継基板によって保持し、上述したとおり、基板から支持基板を除去(剥離)する。そして、実装用基板上の未硬化接着材料層の上に積層構造体を配し、次いで、中継基板を除去した後、未硬化接着材料層を硬化させ、その後、配線と配線部を電気的に接続すればよい。
実装用基板として、リジッドプリント配線板やフレキシブルプリント配線板を挙げることができる。配線部は、これらのプリント配線板に形成された配線から構成することができる。あるいは又、実装用基板として、ガラス基板上に配線が形成された基板、TFT基板(薄膜トランジスタ(TFT)が形成された基板)を挙げることもできる。
電子デバイスにおいて、配線部は、周辺回路及び/又は電源に接続されている形態とすることができる。周辺回路、電源は、周知の周辺回路、電源とすることができ、第1の素子や第2の素子に基づき適切な周辺回路や電源を選択すればよい。
第1の態様〜第3の態様に係る電子デバイスにおいて、
複数の積層構造体及び第2の素子は、対の状態で、2次元マトリクス状に配列されており、
第1の素子はトランジスタから成り、
第2の素子は発光素子から成り、
画像表示装置を構成する形態とすることができる。あるいは又、第1の態様〜第3の態様に係る電子デバイスにおいて、
第1の素子はトランジスタから成り、
第2の素子はセンサから成り、
センサアレイを構成する形態とすることができる。
第1の態様〜第2の態様に係る電子デバイスにおいて、基板に形成された素子あるいは第1の素子(以下、これらを総称して『第1の素子等』と呼ぶ場合がある)の個数は、1以上であればよく、個数の上限に特に限定は無い。第1の素子等を備えた積層構造体は、例えば発光素子あるいはセンサといった第2の素子を、例えば駆動するための駆動用超小型の半導体装置である。1つの第1の素子等が、1つの第2の素子を駆動してもよいし、複数の第2の素子を駆動してもよい。尚、第1の素子等は、トランジスタに限定するものでない。第1の素子等を、ダイオードや、抵抗素子、コンデンサ素子(容量素子)から構成することもできるし、第1の素子等を、トランジスタ、ダイオード、抵抗素子、コンデンサ素子から成る群から選択された少なくとも1種類の部品から構成することもできる。あるいは又、第1の素子等及び第2の素子を、所謂受動素子から構成してもよい。積層構造体において、第1の素子等は基板に形成されているが、具体的には、基板の内部に形成されていてもよいし、基板の表面に形成されていてもよいし、基板と絶縁層との間に形成されていてもよい。但し、基板に第1の素子等を形成することは必須ではない。配線のみを備えた積層構造体は、例えば、一種の切替器(スイッチャ)や分岐器として使用することができる。
第2の素子が発光素子から成る場合、発光素子は、具体的には、発光ダイオード(LED)から構成されている形態とすることができる。発光ダイオードは、周知の構成、構造の発光ダイオードとすることができる。即ち、発光ダイオードの発光色に依って、最適な構成、構造を有し、適切な材料から作製された発光ダイオードを選択すればよい。発光ダイオードを発光部とする画像表示装置にあっては、赤色発光ダイオードから成る発光部が赤色発光副画素(サブピクセル)として機能し、緑色発光ダイオードから成る発光部が緑色発光副画素として機能し、青色発光ダイオードから成る発光部が青色発光副画素として機能し、これらの3種類の副画素によって1画素が構成され、これらの3種類の副画素の発光状態によってカラー画像を表示することができる。3種類の副画素によって1画素を構成する場合、3種類の副画素の配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。そして、発光ダイオードを、PWM駆動法に基づき、しかも、定電流駆動すればよい。あるいは又、3つのパネルを準備し、第1のパネルを赤色発光ダイオードから成る発光部から構成し、第2のパネルを緑色発光ダイオードから成る発光部から構成し、第3のパネルを青色発光ダイオードから成る発光部から構成し、これらの3つのパネルからの光を、例えば、ダイクロイック・プリズムを用いて纏めるプロジェクタへ適用することもできる。
第2の素子がセンサから成る場合、センサとして、可視光を検出するセンサ、赤外線を検出するセンサ、紫外線を検出するセンサ、X線を検出するセンサ、気圧を検出するセンサ、温度を検出するセンサ、音を検出するセンサ、振動を検出するセンサ、加速度を検出するセンサ、角加速度を検出するセンサ(所謂ジャイロセンサー)を挙げることができる。
メッキ層の形成は、例えば、電解メッキ法、具体的には、例えば、電解銅メッキ法に基づき行うことができる。尚、メッキの開始時、配線の端部と配線部とは離間した状態にあることが好ましい。そして、配線部をカソードとして用いて、メッキ浴と配線部との間に電圧を印加すると、メッキ層が配線部から成長し始める。そして、メッキ層の成長先端面は多くの場合、丸みを帯びているので、最初に配線の端部と接触するメッキ層の部分は、点状又は極く限られた領域に限定される。そして、メッキ層と配線の端部とが接触した後には、配線部と配線の端部の双方からメッキ層が成長し、次第に接触面が拡大していく。このように、或る狭い範囲からメッキ層が拡大するので、メッキ層に、ボイドが発生し難いし、均一な組成の連続したグレインを生成させることができる。そのため、配線部と配線の端部とが接触した状態でメッキを開始するよりも、電気的、機械的に強固な接合を得ることができる。
実施例1は、本開示の第1の態様に係る積層構造体及びその製造方法に関する。図6Aに実施例1の積層構造体、具体的には、半導体装置の模式的な一部端面図を示す。
実施例1の積層構造体は、下から、配線32、絶縁層21及び基板11が積層されて成る積層構造体10である。そして、積層構造体10の側面10Aから配線32の端部が突出しており、絶縁層21を構成する材料と異なる材料から成る保護層22が、絶縁層21と少なくとも配線32の一部との間に形成されている。
実施例1の積層構造体10において、基板11は半導体基板(より具体的には、シリコン半導体基板)から成り、基板11には素子(具体的には、トランジスタ)12が形成されており、素子12と配線32とを接続する接続部31が絶縁層21に形成されている。接続部31は、絶縁層21及び保護層22を貫通して形成されている。
保護層22は、絶縁層21と少なくとも配線32の一部との間、及び、少なくとも配線32の一部と配線32の一部との間に形成されている。具体的には、実施例1にあっては、保護層22は、絶縁層21と配線32との間、及び、配線32と配線32との間に形成されている。また、層間絶縁層23が、配線32と配線32の間に形成されている。そして、層間絶縁層23と絶縁層21との間に保護層22が形成されている。積層構造体10の側面10Aから突出した配線32の端部の端面33は、層間絶縁層23によって被覆されている。但し、このような形態に限定するものではなく、積層構造体10の側面10Aから突出した配線32の端面33が、露出した状態であってもよい。ここで、積層構造体10の側面10Aから突出した配線32の部分は接続端子部に相当する。
保護層22を構成する材料は、絶縁層21を構成する材料よりもエッチングされ難い。具体的には、絶縁層21及び層間絶縁層23は、シリコン酸化物系の材料、より具体的には、SiO2から成り、保護層22は、SiN系の材料、より具体的には、SiNから成る。配線32及び接続部31は、例えば、銅(Cu)から成る。
以下、図面を参照して、実施例1の積層構造体の製造方法を説明する。ここで、図1A、図1B、図2A、図2C、図3A、図4A、図5A、図6A、図6Bは、実施例1の積層構造体の製造方法を説明するための基板等の模式的な一部端面図(図1Bに示すXZ平面あるいは図1Dに示す矢印B−Bに沿った模式的な一部端面図)である。また、図1C、図2B、図3B、図4B、図5Bは、図1B、図2A、図3A、図4A、図5Aとは異なる仮想垂直面(但し、XZ平面と平行な平面あるいは図1Dに示す矢印C−Cに沿った平面)で基板等を切断したときの基板等の模式的な一部端面図である。更には、図1Dは、図1B及び図1Cとは異なる仮想垂直面(図1Dに示すYZ平面あるいは図1B、図1Cに示す矢印D−Dに沿った平面)で基板等を切断したときの基板等の模式的な一部端面図である。
先ず、基板11上に絶縁層21を形成し、少なくとも配線32を形成すべき絶縁層21の領域の少なくとも一部の上に、絶縁層21を構成する材料と異なる材料から成る保護層22を形成し、次いで、端部を有する配線32を形成する。
[工程−100]
具体的には、先ず、シリコン半導体基板から成る基板11に、周知の方法に基づき素子(具体的には、トランジスタ、より具体的には、電界効果トランジスタ,FET)12を形成する。尚、参照番号13,14,15,16は、ゲート電極、ゲート絶縁層、チャネル形成領域、ソース/ドレイン領域である。そして、素子12が形成された基板11の上に、周知のCVD法に基づき、SiO2から成る絶縁層21を形成し、絶縁層21上に(具体的には、実施例1にあっては、配線32を形成すべき絶縁層21の領域、及び、配線32と配線32の間に位置する絶縁層21の領域を含む領域の上に)、絶縁層21を構成する材料と異なる材料(具体的には、SiN)から成る保護層22を、CVD法及びエッチング技術に基づき形成する(図1A参照)。
[工程−110]
その後、端部を有する配線32を保護層22の上に形成する。併せて、配線32と配線32の間に層間絶縁層23を形成し、素子12と配線32とを接続する接続部31を絶縁層21及び保護層22に形成する。具体的には、保護層22の上に、CVD法に基づき層間絶縁層23を形成する。そして、配線32を形成すべき層間絶縁層23の部分に凹部(溝)を形成し、更に、接続部31を形成すべき絶縁層21及び保護層22の部分に、素子12のソース/ドレイン領域16に達する孔部を形成する。そして、例えば、メッキ法に基づき、孔部及び凹部(溝)を銅層によって埋める。こうして、所謂デュアルダマシン法に基づき、端面33を有する配線32及び接続部31を得ることができる(図1B、図1C及び図1D参照)。但し、配線32、接続部31、保護層22の形成方法は、このような方法に限定するものではない。このように、層間絶縁層23を形成した後、配線32等を形成してもよいし、配線32等を形成した後、層間絶縁層23を形成してもよい。配線32の端面33から、保護層22の端面22Aは突出している。
[工程−120]
次いで、基板11の配線32が形成されている側と、石英基板から成る支持基板40とを接合する。具体的には、配線32及び層間絶縁層23を介して、基板11と支持基板40とを接合する。より具体的には、接着剤層43を用いて、周知の方法に基づき、基板11と支持基板40とを接合する(図2A、図2B参照)。
[工程−130]
その後、例えば、CMP法に基づき、基板11の厚さを、例えば、10μm程度まで薄くする(図2C参照)。
[工程−140]
次に、基板11及び絶縁層21をエッチングして、保護層22によって表面が被覆された配線32の端部が露出した溝部45を形成する。具体的には、基板11及び絶縁層21をエッチングする。より具体的には、基板11の頂面11Aの上にエッチング用レジスト44を周知の方法で形成する(図3A、図3B参照)。そして、基板11、絶縁層21及び層間絶縁層23をエッチングする(図4A、図4B参照)。このとき、保護層22はエッチングされず、且つ、絶縁層21及び層間絶縁層23はエッチングされるようなエッチング条件を選択する。こうして、溝部(分離溝)45を形成することができるが、溝部(分離溝)45には、保護層22によって表面が被覆された配線32の一部が露出する。ここで、溝部45に露出した配線32の一部は、接続端子部である。図4A、図4Bに示すように、絶縁層21及び層間絶縁層23のエッチング時、保護層22が、若干、エッチングされる場合もあるが、配線32は保護層22によって被覆されているので、配線32に損傷等が発生することを防止することができる。また、溝部45の形成の際、基板11と支持基板40の接合部をエッチングする。具体的には、基板11と支持基板40との接合部である接着剤層43の一部をエッチングする。
[工程−150]
次いで、溝部45に露出した保護層22を除去し、配線32の端部を露出させる。具体的には、エッチング条件を変更して、溝部(分離溝)45に露出した保護層22を除去し、配線32の一部の表面を露出させる(図5A、図5B参照)。その後、エッチング用レジスト44を除去することで、図6Aに示す構造を有する実施例1の積層構造体(半導体装置)を得ることができる。積層構造体のそれぞれは、相互に分離される。
[工程−160]
接着層(粘着層)が全面に形成された中継基板(図示せず)を準備する。そして、接着層と基板11の頂面11Aとを接触させ、接着層に基板11の頂面11Aを付着させる。その後、支持基板側からエキシマレーザを接着剤層43に照射することでレーザ・アブレージョンを生じさせ、接着剤層43と支持基板40の界面において積層構造体10から支持基板40を取り外し、中継基板によって保持する。その後、中継基板に保持された積層構造体10を実装用基板(例えば、プリント配線板)50に配置し、中継基板を周知の方法で除去した後、実装用基板50に設けられた配線部51と配線32の端部とを電気的に接続する。具体的には、配線32の射影像と配線部51の射影像とが一部分で重なった状態となるように、実装用基板50上の未硬化接着材料層の上に積層構造体10を配し、次いで、中継基板を除去した後、未硬化接着材料層を硬化させ、その後、配線32の端部と配線部51とを電気的に接続する。こうして、図6Bに示すように、実装用基板50に積層構造体(半導体装置)10が取り付けられた構造を得ることができる。尚、図6Bにおいて、参照番号52は、実装用基板50に積層構造体10を固定するための光硬化型接着材料層を示し、参照番号53は、接続端子部として機能する配線32の端部と配線部51とを電気的に接続するメッキ層を表す。第2の素子(具体的には、発光素子であり、例えば、発光ダイオード、LED)60は、光硬化型接着材料層54によって実装用基板50に固定されており、配線部51と、第2の素子60に設けられたボンディング・パッド部61とは、メッキ層55によって電気的に接続されている。周知の転写法に基づき、第2の素子60を実装用基板50に固定することができる。
こうして、実施例1の積層構造体10が配線部51が形成された実装用基板50に実装された実装基板を得ることができ、また、実施例1の積層構造体10を備えた電子デバイスを得ることができる。第2の素子60は、配線部51を介して接続された素子(トランジスタ)12によって駆動される。即ち、このような構成にあっては、1つの発光素子が1つの半導体装置によって駆動される。尚、配線部51は、図示しない周辺回路及び/又は電源にも接続されている。
あるいは又、電子デバイスは、
実施例1の積層構造体10、並びに、
配線部51が形成された実装用基板50、
を備えており、
各積層構造体10の下面と実装用基板50とは、接着材料層(例えば、光硬化型接着材料層52)によって接着されており、
各積層構造体10の配線32の端部と実装用基板50に設けられた配線部51とは、メッキ層53を介して電気的に接続されている。
あるいは又、電子デバイスは、
実施例1の積層構造体10、並びに、
配線部51が形成された実装用基板50、
を備えており、
各積層構造体10の下面と実装用基板50とは、接着材料層(例えば、光硬化型接着材料層52)によって接着されており、
各積層構造体10の配線32の端部と実装用基板50に設けられた配線部51とは、メッキ層53を介して電気的に接続されており、
各積層構造体10において、基板11は半導体基板から成り、基板11には第1の素子12が形成されており、第1の素子12と配線32とは、絶縁層21、更には、保護層22に設けられた接続部31を介して電気的に接続されており、
各積層構造体10に隣接して、実装用基板50上には第2の素子60が配置されており、
第1の素子12と第2の素子60とは、実装用基板50に設けられた配線部51によって電気的に接続されており(具体的には、メッキ層53を介して電気的に接続されており)、
第2の素子60は第1の素子12によって駆動される。
尚、電子デバイスにおいて、
複数の積層構造体10及び第2の素子60は、対の状態で、2次元マトリクス状に配列されており、
第1の素子12はトランジスタから成り、
第2の素子60は発光素子から成り、
画像表示装置を構成する。
このように、実施例1の積層構造体あるいはその製造方法にあっては、絶縁層を構成する材料と異なる材料から成る保護層が配線と絶縁層との間に形成されているので、溝部(分離溝)の形成時、基板、絶縁層及び保護層をエッチングするとき、配線に損傷が発生することを防止することができ、接続端子部の信頼性の低下発生を抑制することができる。また、絶縁層を構成する材料と異なる材料から成る保護層が配線と絶縁層との間に形成されているので、エッチング工程の安定化、エッチング時間の短縮化を図ることができる。
尚、従来の半導体装置の製造方法にあっては、エッチング時、配線に損傷が発生することを防止するために、シリコン半導体基板の上方に形成された配線の上に保護層を形成することが考えられる。即ち、シリコン半導体基板、配線、及び、保護層を、この順に形成することが考えられる。一方、実施例1の積層構造体10にあっては、基板11、保護層22、及び、配線32が、この順に形成されており、保護層22の位置が異なる。
実施例2は、実施例1の変形である。図7A、図7B、図7Cの模式的な一部端面図に示すように、実施例2の積層構造体において、保護層22は、絶縁層21の下方(これらの図においては、便宜上、上方に位置するように図示している)に位置する配線32の部分の頂面に形成されている。
尚、図7A、あるいは、後述する図8A、図9A、図10A、図11A、図12Aは、図1Dに示すYZ平面あるいは図1B、図1Cに示す矢印D−Dに沿った平面と同様の平面で基板等を切断したときの基板等の模式的な一部端面図(図7A、図8A、図9A、図10A、)あるいは一部断面図(図11A、図12A)である。また、図7B、あるいは、後述する図8B、図9B、図10B、図11B、図12Bは、図1Bに示すXZ平面あるいは図1Dに示す矢印B−Bに沿った平面と同様の平面で基板等を切断したときの基板等の模式的な一部端面図(図7B、図8B、図9B、図10B)あるいは一部断面図(図11B、図12B)である。更には、図7C、あるいは、後述する図8C、図10C、図11C、図12Cは、XZ平面と平行な平面あるいは図1Dに示す矢印C−Cに沿った平面と同様の平面で基板等を切断したときの基板等の模式的な一部端面図(図7C、図8C、図10C)あるいは一部断面図(図11C、図12C)である。
実施例2の積層構造体は、実施例1の[工程−100]と同様の工程において、絶縁層21上に、具体的には、実施例2にあっては、配線32を形成すべき絶縁層21の領域上に、絶縁層21を構成する材料と異なる材料(具体的には、SiN)から成る保護層22を、CVD法及びエッチング技術に基づき形成すればよい。
以上の点を除き、実施例2の積層構造体の構成、構造、製造方法は、実施例1の積層構造体の構成、構造、製造方法と同様とすることができるので、詳細な説明は省略する。実施例2にあっては、配線32等を形成した後の平坦化処理の軽減を図ることができるし、場合によっては、平坦化処理が不要となる。また、実施例2、あるいは、後述する実施例3〜実施例4の構造を採用することで、浮遊容量や配線間容量の低減を図ることができる。実施例2における保護層22の構成を、後述する実施例5〜実施例7に適用することができる。
実施例3も、実施例1の変形である。図8A、図8B、図8C、図9A、図9Bの模式的な一部端面図に示すように、保護層22は、絶縁層21の下方(図8A、図8B、図8Cにおいては、便宜上、上方に位置するように図示している)に位置する配線32の部分の頂面の少なくとも一部(具体的には、配線32の端部及び溝部45の近傍に位置する部分)に形成されている。尚、図9Aは、図1Bと同様の仮想平面で積層構造体を切断したときの模式的な一部端面図であり、図9Bは、図1Cと同様の仮想平面で積層構造体を切断したときの模式的な一部端面図である。
実施例3の積層構造体は、実施例1の[工程−100]と同様の工程において、絶縁層21上に、具体的には、実施例3にあっては、配線32の端部及び溝部45の近傍に位置する配線32の部分を形成すべき絶縁層21の領域上に、絶縁層21を構成する材料と異なる材料(具体的には、SiN)から成る保護層22を、CVD法及びエッチング技術に基づき形成すればよい。
尚、図10A、図10B、図10Cに示すように、実施例2において説明した保護層22の構成に実施例3における保護層22の構成を適用することもできる。
以上の点を除き、実施例3の積層構造体の構成、構造、製造方法は、実施例1の積層構造体の構成、構造、製造方法と同様とすることができるので、詳細な説明は省略する。また、実施例3における保護層22の構成を、後述する実施例5〜実施例7に適用することができる。
実施例4も、実施例1の変形である。図11A、図11B、図11C、図12A、図12B、図12Cの模式的な一部断面図に示すように、保護層22は、絶縁層21の下方(これらの図においては、便宜上、上方に位置するように図示している)に位置する配線32の部分の頂面、更には、頂面から側面に亙り形成されている。
実施例4の積層構造体は、実施例1の[工程−100]と同様の工程において、絶縁層21に、具体的には、実施例4にあっては、配線32を形成すべき絶縁層21の領域に、凹部を形成し、次いで、凹部の側面及び底面に、絶縁層21を構成する材料と異なる材料(具体的には、SiN)から成る保護層22を、CVD法及びCMP技術に基づき形成する(図11A、図11B、図11C参照)。その後、凹部内に、バリアメタル層(図示せず)を形成し、更に、配線32を形成する(図12A、図12B、図12C参照)。こうして、所謂デュアルダマシン法に基づき、端面33を有する配線32及び接続部31を得ることができる。
以上の点を除き、実施例4の積層構造体の構成、構造、製造方法は、実施例1の積層構造体の構成、構造、製造方法と同様とすることができるので、詳細な説明は省略する。また、実施例4における保護層22の構成を、後述する実施例5〜実施例7に適用することができる。
実施例5も、実施例1の変形である。実施例5の積層構造体にあっては、模式的な一部端面図を図14Bに示すように、少なくとも積層構造体10の側面10Aに第2絶縁層70が形成されており、第2絶縁層70の上にはチタン(Ti)から成る遮光膜71が形成されている。尚、実施例5にあっては、積層構造体10の頂面10Bにも第2絶縁層70が形成されており、更には、遮光膜71の上には第3絶縁層72が形成されている。但し、このような構成、構造に限定するものではない。
図6Bに示したように、積層構造体(半導体装置)10に隣接して発光素子60が配設されている。それ故、発光素子60から出射された光が積層構造体10に入射し、その結果、積層構造体10の特性に悪影響(例えば、光電変換に起因した悪影響)が生じる虞がある。実施例5にあっては、積層構造体10の側面10Aの部分に遮光膜71が形成されており、更には、積層構造体10の頂面10Bの部分にも遮光膜71が形成されているので、発光素子60から出射された光が積層構造体10に入射することを確実に防止することができ、積層構造体(半導体装置)10の特性に悪影響が生じることがない。また、第3絶縁層72を形成することで、図6Bに示したメッキ層53の形成時、遮光膜71と配線32との間に短絡が発生することを防止することができる。
以下、図13A、図13B、図14A、図14Bを参照して、実施例5の積層構造体の製造方法を説明するが、これらの図は、図1Bに示すXZ平面あるいは図1Dに示す矢印B−Bに沿ったと同様の模式的な一部端面図である。
[工程−500]
実施例5の積層構造体の製造方法にあっては、実施例1の[工程−100]〜[工程−140]と同様の工程を実行した後、エッチング用レジスト44を除去する(図13A参照)。こうして、保護層22によって表面が被覆された配線32の端部が露出した溝部(分離溝)45を形成することができる。
[工程−510]
次に、基板11の上及び溝部45内に、周知のCVD法に基づき、SiO2から成る第2絶縁層70を形成する。尚、第2絶縁層70を構成する材料として、その他、SiON、SiN、Al23、Ta25を挙げることができる。また、形成方法として、PVD法を採用してもよい。
[工程−520]
その後、少なくとも溝部45の側壁上の第2絶縁層70の上に遮光膜71を形成する。尚、実施例5にあっては、溝部45の側壁及び基板11の上の第2絶縁層70の上に遮光膜71を形成する。具体的には、第2絶縁層70の上に、周知のスパッタリング法に基づき、Tiから成る遮光膜71を形成する(図13B参照)。その後、溝部45の底面及び支持基板40の露出面の上に位置する遮光膜71の部分及び第2絶縁層70の部分を、エッチング技術に基づき除去する(図14A参照)。このときにも、配線32は保護層22によって被覆されているので、配線32に損傷が発生することを防止することができるだけでなく、溝部45の底面及び支持基板40の露出面上に位置する遮光膜71の部分及び第2絶縁層70の部分を確実に除去することができる。また、溝部45内における遮光膜71の下端部と配線32との間の距離L(図14A参照)は、溝部45の底部における第2絶縁層70の膜厚及び保護層22の膜厚によって規定されるので、この距離Lのバラツキを少なくすることができ、プロセスの安定化を図ることができる結果、遮光性能の向上、積層構造体(半導体装置)10の特性の安定化を図ることができる。尚、一般に、溝部45の底面及び支持基板40の露出面の上方に位置する遮光膜71の部分の厚さは、基板11の上方に位置する遮光膜71の部分の厚さよりも薄いので、溝部45の底面及び支持基板40の露出面の上に位置する遮光膜71の部分及び第2絶縁層70の部分を、選択的にエッチングすることができる。

[工程−530]
こうして遮光膜71を形成した後、実施例5にあっては、遮光膜71上に第3絶縁層72を形成する。具体的には、全面に、周知のCVD法に基づき、SiO2から成る第3絶縁層72を形成し、その後、エッチング技術に基づき、溝部45の底面及び支持基板40の露出面上に位置する第3絶縁層72を除去する。尚、一般に、溝部45の底面及び支持基板40の露出面の上方に位置する第3絶縁層72の部分の厚さは、基板11の上方に位置する第3絶縁層72の部分の厚さよりも薄いので、溝部45の底面及び支持基板40の露出面の上に位置する第3絶縁層72の部分を、選択的にエッチングすることができる。また、配線32の端面33の上には、第2絶縁層70、遮光膜71、第3絶縁層72が残される。こうして、図14Bに示す構造を得ることができる。その後、配線32の上の保護層22を除去する実施例1の[工程−150]以降の工程を実行することで、実施例5の積層構造体を得ることができる。尚、積層構造体10の側面10Aが第2絶縁層70、遮光膜71等で覆われているので、実施例1の[工程−150]と同様の工程において、保護層22を除去するとき、たとえ、配線32がエッチングされてエッチング残渣が生じたとしても、エッチング残渣が積層構造体10の側面10Aから積層構造体10に侵入することを阻止することができる。
尚、実施例5においては、第2絶縁層70の形成後、遮光膜71、第3絶縁層72の形成を行ったが、遮光膜71、第3絶縁層72の形成は必須ではない。第2絶縁層70の形成のみを行うことで、図6Bに示したメッキ層53の形成時、メッキ層53と基板11との間に短絡が発生することを防止することができる。次に述べる実施例6においても同様である。
実施例6は,実施例5の変形である。実施例5において作製された積層構造体では、図14Bに示した状態にあっては、接着剤層43と配線32等の界面の近傍における溝部45の側壁に、第2絶縁層70や遮光膜71、第3絶縁層72が残存している。それ故、実施例1の[工程−160]と同様の工程にあっては、接着剤層43と支持基板40の界面において積層構造体10から支持基板40を取り外すことが困難となり、あるいは又、支持基板40を取り外した後の積層構造体10の位置決め精度が低下し、あるいは又、実装用基板50への積層構造体10の正確な配置が困難となり、以上の結果として、製造歩留りの低下を招く虞がある。
実施例6にあっては、実施例5の[工程−500]と[工程−510]の間において、配線32の下方に位置する接着剤層43の一部を、例えば、等方的に、選択的にエッチングする(図15Aの模式的な一部端面図を参照)。そして、実施例5の[工程−510]以降の工程と同様の工程を実行する。ここで、実施例5の[工程−510]と同様の工程において、第2絶縁層70を形成すると、溝部45の底部近傍からは接着剤層43が取り除かれているので、第2絶縁層70に不連続な部分が生じる。尚、第2絶縁層70は、積層構造体10の下面の一部にまで延在する。あるいは又、積層構造体10の下面には接着剤層43が形成されており、第2絶縁層70は、接着剤層43の一部にまで延在する。また、場合によっては、第2絶縁層70は、配線32の端部の下面まで延在する。そして、実施例5の[工程−520]と同様の工程において、遮光膜71を形成すると、やはり、遮光膜71に不連続な部分が生じるし(図15B参照)、[工程−530]と同様の工程において、第3絶縁層72を形成すると、やはり、第3絶縁層72に不連続な部分が生じる。また、配線32の端面33の上には、第2絶縁層70、遮光膜71、第3絶縁層72が残される。尚、図15Bは、図15Aにおいて円で囲んだ領域と同じ領域を拡大した模式的な一部端面図である。それ故、実施例1の[工程−160]と同様の工程において、接着剤層43と支持基板40の界面において積層構造体10から支持基板40を取り外す際、この界面近傍には第2絶縁層70等が存在していないので、積層構造体10から支持基板40を容易に取り外すことができるし、支持基板40を取り外した後の積層構造体10の位置決め精度が低下することが無いし、あるいは又、実装用基板50への積層構造体10の正確な配置を行うことができる。そして、以上の結果として、製造歩留りの低下を招くことが無い。
実施例7は、本開示の第2の態様に係る積層構造体及びその製造方法に関する。図19に実施例7の積層構造体(半導体装置)の模式的な一部端面図を示す。
実施例7の積層構造体は、
絶縁層121が形成され、絶縁層121上に第1の配線132が形成された基板111、及び、
第2の配線142が形成された基体140、
を備えている。そして、
基板111は、第1の配線132と第2の配線142とが離間した状態であって、第1の配線132と第2の配線142とが対向した状態で(即ち、第1の配線132の射影像と第2の配線142の射影像とが一部分で重なった状態で)、基体140と接合されており、
少なくとも第1の配線132の端面133、及び、第2の配線142の一部が露出した開口部(孔部)145が、基板111及び絶縁層121に形成されており、
開口部145には導電材料146が埋め込まれており、
絶縁層121を構成する材料と異なる材料から成る保護層122が、絶縁層121と少なくとも第1の配線132の一部との間に形成されている。尚、開口部145には、具体的には、第1の配線132の一部及び第1の配線132の端面133並びに第2の配線142の一部が露出している。また、保護層122を構成する材料は、絶縁層121を構成する材料よりもエッチングされ難い。
ここで、保護層122は、具体的には、絶縁層121と少なくとも第1の配線132の一部との間、及び、少なくとも第1の配線132の一部と第1の配線132の一部との間に形成されている。より具体的には、実施例7にあっては、保護層122は、絶縁層121と第1の配線132との間、及び、第1の配線132と第1の配線132との間に形成されている。そして、層間絶縁層123が、第1の配線132と第1の配線132の間に形成されており、層間絶縁層123と絶縁層121との間に保護層122が形成されている。
実施例1と同様に、絶縁層121及び層間絶縁層123は、シリコン酸化物系の材料、より具体的には、SiO2から成り、保護層122は、SiN系の材料、より具体的には、SiNから成る。シリコン半導体基板から成る基板111には、実施例1と同様に、素子(具体的には、トランジスタ)12が形成されており、素子12と第1の配線132とは接続部31によって接続されている。第1の配線132及び接続部31は、例えば、銅(Cu)から成る。基体140は、例えば、シリコン半導体基板から成り、トランジスタ(図示せず)や絶縁膜141が形成され、絶縁膜141に第2の配線142が形成されている。基板111と基体140とは、例えば、接着剤層143を介して接合されている。
以下、基板等の模式的な一部端面図(図1Bに示すXZ平面あるいは図1Dに示す矢印B−Bに沿ったと同様の模式的な一部端面図)である図16A、図16B、図17A、図17B、図18A、図18B、図19を参照して、実施例7の積層構造体の製造方法を説明する。尚、図16Cは、図16Bとは異なる仮想垂直面(但し、XZ平面と平行な平面あるいは図1Dに示す矢印C−Cに沿った平面と同様の平面)で基板等を切断したときの基板等の模式的な一部端面図である。
ここで、予め、第2の配線142が形成された基体140を、周知の方法で作製し、準備しておく。一方、基板111上に絶縁層121を形成し、少なくとも第1の配線132を形成すべき絶縁層121の領域の少なくとも一部の上に、絶縁層121を構成する材料と異なる材料から成る保護層122を形成し、次いで、端面133を有する第1の配線132を形成する。
[工程−700]
具体的には、先ず、実施例1の[工程−100]と同様にして、シリコン半導体基板から成る基板111に素子12を形成する。そして、実施例1の[工程−100]と同様にして、素子12が形成された基板111の上に、周知のCVD法に基づき、SiO2から成る絶縁層121を形成し、絶縁層121上に(具体的には、実施例7にあっては、第1の配線132を形成すべき絶縁層121の領域上、及び、第1の配線132と第1の配線132の間に位置する絶縁層121の領域上に)、絶縁層121を構成する材料と異なる材料(具体的には、SiN)から成る保護層122を、CVD法及びエッチング技術に基づき形成する。次いで、実施例1の[工程−110]と同様にして、保護層122上に第1の配線132を形成し、併せて、素子12と第1の配線132とを接続する接続部31を形成し、また、第1の配線132と第1の配線132との間に、SiO2から成る層間絶縁層123を形成する。尚、層間絶縁層123を形成した後、配線132等を形成してもよいし、配線132等を形成した後、層間絶縁層123を形成してもよい。こうして、図16Aに示す構造を得ることができるが、図16Aにおいては、天地を逆にして表示している。
[工程−710]
そして、第2の配線142と第1の配線132とが離間した状態であって、第1の配線132と第2の配線142とが対向した状態で(即ち、第1の配線132の射影像と第2の配線142の射影像とが一部分で重なった状態で)、基板111と基体140とを接合する。具体的には、接着剤層143を用いて、周知の方法に基づき、基板111と基体140とを接合する(図16B、図16C参照)。
[工程−720]
その後、例えば、CMP法に基づき、基板111の厚さを、例えば、10μm程度まで薄くする(図17A参照)。
[工程−730]
次に、基板111及び絶縁層121をエッチングし、第2の配線142の一部及び少なくとも第1の配線132の端面133が露出した開口部(孔部)145を形成する。具体的には、基板111の頂面111Aの上にエッチング用レジスト144を周知の方法で形成する(図17B参照)。そして、基板111、絶縁層121及び層間絶縁層123をエッチングする(図18A参照)。このとき、保護層122はエッチングされず、且つ、絶縁層121及び層間絶縁層123はエッチングされるようなエッチング条件を選択する。更には、開口部145の形成の際、基板111と基体140の接合部をエッチングする。具体的には、基板111と基体140とを接着剤層143を用いて接合しているので、接着剤層143の一部をエッチングする。こうして、開口部(孔部)145を形成することができるが、開口部145には、第2の配線142の一部及び少なくとも第1の配線132の端面133(具体的には、第2の配線142の一部、第1の配線132の一部及び第1の配線132の端面133)が露出している。開口部145に露出した第1の配線132の一部は、保護層122によって表面が被覆された状態にある。図18Aに示すように、このとき、保護層122が、若干、エッチングされる場合もあるが、保護層122を構成する材料は、絶縁層121を構成する材料よりもエッチングされ難く、第1の配線132は保護層122によって被覆されているので、第1の配線132に損傷等が発生することを防止することができる。また、第2の配線142を厚く形成しておけば、第2の配線142に大きな損傷等が発生することを防止することができる。尚、少なくとも、開口部145の底部に位置する第2の配線142の部分の表面に、保護層122と同じ材料から成る保護膜を形成してもよい。
[工程−740]
次いで、エッチング条件を変更して、開口部145に露出した保護層122を除去し、第1の配線132の一部の表面を露出させる(図18B参照)。尚、保護層122の除去は必須ではない。第1の配線132の端面133が露出していれば、導電材料146との間で導通が取れる。その後、エッチング用レジスト144を除去する。
[工程−750]
その後、周知の方法に基づき、開口部145に導電材料146を埋め込む(図19参照)。
実施例7の積層構造体あるいはその製造方法にあっては、絶縁層と第1の配線との間には絶縁層を構成する材料と異なる材料から成る保護層が形成されているので、基板、絶縁層及び保護層をエッチングするといった、スルーチップビヤ加工時、第1の配線に損傷が発生することを防止することができ、第1の配線と第2の配線との接続の信頼性低下を抑制することができる。また、絶縁層を構成する材料と異なる材料から成る保護層が第1の配線と絶縁層との間に形成されているので、エッチング工程の安定化、エッチング時間の短縮化を図ることができる。
尚、スルーチップビヤ(TCV)技術において、エッチング時、配線に損傷が発生することを防止するために、シリコン半導体基板の上方に形成された配線の上に保護層を形成することが考えられる。即ち、シリコン半導体基板、配線、及び、保護層を、この順に形成することが考えられる。一方、実施例7の積層構造体にあっては、基板111、保護層122、及び、第1の配線132が、この順に形成されており、保護層122の位置が異なる。
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定するものではない。実施例において説明した積層構造体の構成、構造、使用した材料等は例示で有り、適宜、変更することができる。実施例にあっては、配線を単層としたが、これに限定するものではなく、2層配線、3層配線、4層配線等の多層配線とすることができる。場合によっては、積層構造体を覆うように絶縁層あるいはパッシベーション膜を形成してもよい。
実施例においては第2の素子を発光素子から構成したが、電子デバイスにおいて、第1の素子はトランジスタから成り、第2の素子は、例えば、可視光を検出するセンサ、赤外線を検出するセンサ、紫外線を検出するセンサ、X線を検出するセンサから成り、センサアレイを構成する形態とすることもできる。
尚、本開示は、以下のような構成を取ることもできる。
[A01]《積層構造体:第1の態様》
下から、配線、絶縁層及び基板が積層されて成る積層構造体であって、
積層構造体の側面から配線の端部が突出しており、
絶縁層を構成する材料と異なる材料から成る保護層が、絶縁層と少なくとも配線の一部との間に形成されている積層構造体。
[A02]保護層を構成する材料は、絶縁層を構成する材料よりもエッチングされ難い[A01]に記載の積層構造体。
[A03]基板は半導体基板から成り、
基板には素子が形成されており、
素子と配線とを接続する接続部が絶縁層に形成されている[A01]又は[A02]に記載の積層構造体。
[A04]保護層は、絶縁層と少なくとも配線の一部との間、及び、少なくとも配線の一部と配線の一部との間に形成されている[A01]乃至[A03]のいずれか1項に記載の積層構造体。
[A05]層間絶縁層が配線と配線の間に形成されており、層間絶縁層と絶縁層との間に保護層が形成されている[A04]に記載の積層構造体。
[A06]配線の端部の端面は、層間絶縁層によって被覆されている[A05]に記載の積層構造体。
[A07]保護層は、絶縁層の下方に位置する配線の部分の頂面の少なくとも一部に形成されている[A01]乃至[A06]のいずれか1項に記載の積層構造体。
[A08]保護層は、絶縁層の下方に位置する配線の部分の頂面に形成されている[A01]乃至[A06]のいずれか1項に記載の積層構造体。
[A09]保護層は、絶縁層の下方に位置する配線の部分の頂面から側面に亙り形成されている[A08]に記載の積層構造体。
[A10]配線の端部の端面は、保護層によって被覆されている[A09]に記載の積層構造体。
[A11]配線の端部は接続端子部である[A01]乃至[A10]のいずれか1項に記載の積層構造体。
[A12]少なくとも積層構造体の側面には、第2絶縁層が形成されている[A01]乃至[A11]のいずれか1項に記載の積層構造体。
[A13]積層構造体の頂面にも第2絶縁層が形成されている[A12]に記載の積層構造体。
[A14]第2絶縁層は、積層構造体の下面の一部にまで延在している[A12]又は[A13]に記載の積層構造体。
[A15]積層構造体の下面には接着剤層が形成されており、第2絶縁層は、接着剤層の一部にまで延在している[A12]又は[A13]に記載の積層構造体。
[A16]第2絶縁層の上には遮光膜が形成されている[A12]乃至[A15]のいずれか1項に記載の積層構造体。
[A17]遮光膜上には第3絶縁層が形成されている[A15]に記載の積層構造体。
[B01]《積層構造体:第2の態様》
絶縁層が形成され、絶縁層上に第1の配線が形成された基板、及び、
第2の配線が形成された基体、
を備えており、
基板は、第1の配線と第2の配線とが離間した状態であって、第1の配線と第2の配線とが対向した状態で、基体と接合されており、
少なくとも第1の配線の端面、及び、第2の配線の一部が露出した開口部が、基板及び絶縁層に形成されており、
開口部には導電材料が埋め込まれており、
絶縁層を構成する材料と異なる材料から成る保護層が、絶縁層と少なくとも第1の配線の一部との間に形成されている積層構造体。
[B02]保護層を構成する材料は、絶縁層を構成する材料よりもエッチングされ難い[B01]に記載の積層構造体。
[B03]保護層は、絶縁層と少なくとも第1の配線の一部との間、及び、少なくとも第1の配線の一部と第1の配線の一部との間に形成されている[B01]又は[B02]に記載の積層構造体。
[B04]層間絶縁層が、第1の配線と第1の配線の間であって、保護層と絶縁層との間に形成されており、層間絶縁層と絶縁層との間に保護層が形成されている[B03]に記載の積層構造体。
[B05]保護層は、絶縁層の下方に位置する第1の配線の部分の頂面の少なくとも一部に形成されている[B01]乃至[B04]のいずれか1項に記載の積層構造体。
[B06]保護層は、絶縁層の下方に位置する第1の配線の部分の頂面に形成されている[B01]乃至[B04]のいずれか1項に記載の積層構造体。
[B07]保護層は、絶縁層の下方に位置する第1の配線の部分の頂面から側面に亙り形成されている[B06]に記載の積層構造体。
[C01]《積層構造体の製造方法:第1の態様》
(A)基板上に絶縁層を形成し、少なくとも配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端部を有する配線を形成した後、
(B)基板の配線が形成されている側と支持基板とを接合し、次いで、
(C)基板を薄くした後、
(D)基板及び絶縁層をエッチングし、以て、保護層によって表面が被覆された配線の端部が露出した溝部を形成し、その後、
(E)溝部に露出した保護層を除去し、配線の端部を露出させる、
各工程を備えている積層構造体の製造方法。
[C02]前記工程(A)には、配線と配線との間に層間絶縁層を形成する工程が含まれる[C01]に記載の積層構造体の製造方法。
[C03]前記工程(A)において、配線を形成すべき絶縁層の領域に凹部を形成し、次いで、凹部の側面及び底面に、絶縁層を構成する材料と異なる材料から成る保護層を形成した後、凹部内に配線を形成する[C01]又は[C02]に記載の積層構造体の製造方法。
[C04]前記工程(D)において、溝部の形成の際、基板と支持基板の接合部をエッチングする[C01]乃至[C03]のいずれか1項に記載の積層構造体の製造方法。
[C05]更に、支持基板の一部をエッチングする[C04]に記載の積層構造体の製造方法。
[C06]前記工程(B)において、基板の配線が形成されている側と支持基板とを接着剤層を用いて接合する[C01]乃至[C03]のいずれか1項に記載の積層構造体の製造方法。
[C07]前記工程(D)において、溝部の形成の際、接着剤層の一部をエッチングする[C06]に記載の積層構造体の製造方法。
[C08]前記工程(D)において、溝部の形成の際、配線の下方に位置する接着剤層の一部をエッチングし、
前記工程(D)と工程(E)の間で、基板上及び溝部内に第2絶縁層を形成する、
工程を備えている[C01]乃至[C07]のいずれか1項に記載の積層構造体の製造方法。
[C09]基板上及び溝部内に第2絶縁層を形成した後、少なくとも溝部の側壁上の第2絶縁層の上に遮光膜を形成する[C08]に記載の積層構造体の製造方法。
[C10]溝部の側壁上及び基板上の第2絶縁層の部分の上に遮光膜を形成する[C09]に記載の積層構造体の製造方法。
[C11]遮光膜を形成した後、遮光膜上に第3絶縁層を形成する[C09]又は[C10]に記載の積層構造体の製造方法。
[C12]保護層を構成する材料は、絶縁層を構成する材料よりもエッチングされ難い[C01]乃至[C11]のいずれか1項に記載の積層構造体の製造方法。
[C13]配線の端部は接続端子部である[C01]乃至[C12]のいずれか1項に記載の積層構造体の製造方法。
[D01]《積層構造体の製造方法:第2の態様》
第2の配線が形成された基体を準備しておき、
(A)基板上に絶縁層を形成し、少なくとも第1の配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端面を有する第1の配線を形成した後、
(B)第1の配線と第2の配線とが離間した状態であって、第1の配線と第2の配線とが対向した状態で、基板と基体とを接合し、次いで、
(C)基板を薄くした後、
(D)基板及び絶縁層をエッチングし、以て、第2の配線の一部及び少なくとも第1の配線の端面が露出した開口部を形成し、その後、
(E)開口部に導電材料を埋め込む、
各工程を備えている積層構造体の製造方法。
[D02]保護層を構成する材料は、絶縁層を構成する材料よりもエッチングされ難い[D01]に記載の積層構造体の製造方法。
[D03]前記工程(A)には、第1の配線と第1の配線との間に層間絶縁層を形成する工程が含まれる[D01]又は[D02]に記載の積層構造体の製造方法。
[D04]前記工程(A)において、第1の配線を形成すべき絶縁層の領域に凹部を形成し、次いで、凹部の側面及び底面に、絶縁層を構成する材料と異なる材料から成る保護層を形成した後、凹部内に第1の配線を形成する[D01]乃至[D03]のいずれか1項に記載の積層構造体の製造方法。
[D05]前記工程(D)において、開口部の形成の際、基板と基体の接合部をエッチングする[D01]乃至[D04]のいずれか1項に記載の積層構造体の製造方法。
[D06]前記工程(B)において、基板と基体とを接着剤層を用いて接合する[D01]乃至[D05]のいずれか1項に記載の積層構造体の製造方法。
[D07]前記工程(D)において、開口部の形成の際、接着剤層の一部をエッチングする[D06]に記載の積層構造体の製造方法。
[E01]《実装基板:第1の態様》
[A01]乃至[A17]のいずれか1項に記載の積層構造体を備えている実装基板。
[E02]配線部が形成された実装用基板に、配線と配線部とが電気的に接続された状態で、積層構造体が実装されている[E01]に記載の実装基板。
[E03]《実装基板:第2の態様》
[A01]乃至[A17]のいずれか1項に記載の積層構造体、並びに、
配線部が形成された実装用基板、
を備えており、
各積層構造体の下面と実装用基板とは、接着材料層によって接着されており、
各積層構造体の配線の端部と実装用基板に設けられた配線部とは、メッキ層を介して電気的に接続されている実装基板。
[F01]《電子デバイス:第1の態様》
[A01]乃至[A17]のいずれか1項に記載の積層構造体を備えた電子デバイス。
[F02]《電子デバイス:第2の態様》
[A01]乃至[A17]のいずれか1項に記載の積層構造体、並びに、
配線部が形成された実装用基板、
を備えており、
各積層構造体の下面と実装用基板とは、接着材料層によって接着されており、
各積層構造体の配線の端部と実装用基板に設けられた配線部とは、メッキ層を介して電気的に接続されている電子デバイス。
[F03]《電子デバイス:第3の態様》
[A01]乃至[A17]のいずれか1項に記載の積層構造体、並びに、
配線部が形成された実装用基板、
を備えており、
各積層構造体の下面と実装用基板とは、接着材料層によって接着されており、
各積層構造体の配線の端部と実装用基板に設けられた配線部とは、メッキ層を介して電気的に接続されており、
各積層構造体において、基板は半導体基板から成り、基板には第1の素子が形成されており、第1の素子と配線とは、絶縁層に設けられた接続部を介して電気的に接続されており、
各積層構造体に隣接して、実装用基板上には第2の素子が配置されており、
第1の素子と第2の素子とは、実装用基板に設けられた配線部によって電気的に接続されており、
第2の素子は第1の素子によって駆動される電子デバイス。
[F04]複数の積層構造体及び第2の素子は、対の状態で、2次元マトリクス状に配列されており、
第1の素子はトランジスタから成り、
第2の素子は発光素子から成り、
画像表示装置を構成する[F03]に記載の電子デバイス。
[F05]第1の素子はトランジスタから成り、
第2の素子はセンサから成り、
センサアレイを構成する[F03]に記載の電子デバイス。
10・・・積層構造体、10A・・・積層構造体の側面、10B・・・積層構造体の頂面、11・・・基板、11A・・・基板の頂面、12・・・素子(第1の素子、トランジスタ)、13・・・ゲート電極、14・・・ゲート絶縁層、15・・・チャネル形成領域、16・・・ソース/ドレイン領域、21・・・絶縁層、22・・・保護層、23・・・層間絶縁層、31・・・接続部、32・・・配線(第1の配線)、33・・・配線の端面、40・・・支持基板、43・・・接着剤層、44・・・エッチング用レジスト、45・・・溝部(分離溝)、50・・・実装用基板、51・・・配線部、52,54・・・光硬化型接着材料層、53,55・・・メッキ層、60・・・発光素子、61・・・ボンディング・パッド部、70・・・第2絶縁層、71・・・遮光膜、72・・・第3絶縁層、111・・・基板、111A・・・基板の頂面、121・・・絶縁層、122・・・保護層、123・・・層間絶縁層、132・・・第1の配線、133・・・第1の配線の端面、140・・・基体、141・・・絶縁膜、142・・・第2の配線、143・・・接着剤層、144・・・エッチング用レジスト、145・・・開口部、146・・・導電材料

Claims (17)

  1. 下から、配線、絶縁層及び基板が積層されて成る積層構造体であって、
    積層構造体の側面から配線の端部が突出しており、
    絶縁層を構成する材料と異なる材料から成る保護層が、絶縁層と少なくとも配線の一部との間に形成されており、
    少なくとも積層構造体の側面には、第2絶縁層が形成されており、
    第2絶縁層の上には遮光膜が形成されている積層構造体。
  2. 絶縁層のエッチングレートを1としたとき、保護層のエッチングレートは0.1以下である請求項1に記載の積層構造体。
  3. 基板は半導体基板から成り、
    基板には素子が形成されており、
    素子と配線とを接続する接続部が絶縁層に形成されている請求項1に記載の積層構造体。
  4. 保護層は、絶縁層の下方に位置する配線の部分の頂面の少なくとも一部に形成されている請求項1に記載の積層構造体。
  5. 配線の端部は接続端子部である請求項1に記載の積層構造体。
  6. 遮光膜上には第3絶縁層が形成されている請求項1に記載の積層構造体。
  7. 絶縁層が形成され、絶縁層上に第1の配線が形成された基板、及び、
    第2の配線が形成された基体、
    を備えており、
    基板は、第1の配線と第2の配線とが離間した状態であって、第1の配線と第2の配線とが対向した状態で、基体と接合されており、
    少なくとも第1の配線の端面、及び、第2の配線の一部が露出した開口部が、基板及び絶縁層に形成されており、
    開口部には導電材料が埋め込まれており、
    絶縁層を構成する材料と異なる材料から成る保護層が、絶縁層と少なくとも第1の配線の一部との間に形成されている積層構造体。
  8. 絶縁層のエッチングレートを1としたとき、保護層のエッチングレートは0.1以下である請求項7に記載の積層構造体。
  9. (A)基板上に絶縁層を形成し、少なくとも配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端部を有する配線を形成した後、
    (B)基板の配線が形成されている側と支持基板とを接合し、次いで、
    (C)基板を薄くした後、
    (D)基板及び絶縁層をエッチングし、以て、保護層によって表面が被覆された配線の端部が露出した溝部を形成し、その後、
    (E)溝部に露出した保護層を除去し、配線の端部を露出させる、
    各工程を備えており、
    工程(A)において、配線を形成すべき絶縁層の領域に凹部を形成し、次いで、凹部の側面及び底面に、絶縁層を構成する材料と異なる材料から成る保護層を形成した後、凹部内に配線を形成する積層構造体の製造方法。
  10. 前記工程(A)には、配線と配線との間に層間絶縁層を形成する工程が含まれる請求項9に記載の積層構造体の製造方法。
  11. 前記工程(B)において、基板の配線が形成されている側と支持基板とを接着剤層を用いて接合する請求項9に記載の積層構造体の製造方法。
  12. 前記工程(D)において、溝部の形成の際、接着剤層の一部をエッチングする請求項11に記載の積層構造体の製造方法。
  13. (A)基板上に絶縁層を形成し、少なくとも配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端部を有する配線を形成した後、
    (B)基板の配線が形成されている側と支持基板とを接合し、次いで、
    (C)基板を薄くした後、
    (D)基板及び絶縁層をエッチングし、以て、保護層によって表面が被覆された配線の端部が露出した溝部を形成し、その後、
    (E)溝部に露出した保護層を除去し、配線の端部を露出させる、
    各工程を備えており、
    程(D)において、溝部の形成の際、配線の下方に位置する接着剤層の一部をエッチングし、
    程(D)と工程(E)の間で、基板上及び溝部内に第2絶縁層を形成する、
    工程を備えている積層構造体の製造方法。
  14. 保護層を構成する材料は、絶縁層を構成する材料よりもエッチングされ難い請求項9又は請求項13に記載の積層構造体の製造方法。
  15. 配線の端部は接続端子部である請求項9又は請求項13に記載の積層構造体の製造方法。
  16. 第2の配線が形成された基体を準備しておき、
    (A)基板上に絶縁層を形成し、少なくとも第1の配線を形成すべき絶縁層の領域の少なくとも一部の上に、絶縁層を構成する材料と異なる材料から成る保護層を形成し、次いで、端面を有する第1の配線を形成した後、
    (B)第1の配線と第2の配線とが離間した状態であって、第1の配線と第2の配線とが対向した状態で、基板と基体とを接合し、次いで、
    (C)基板を薄くした後、
    (D)基板及び絶縁層をエッチングし、以て、第2の配線の一部及び少なくとも第1の配線の端面が露出した開口部を形成し、その後、
    (E)開口部に導電材料を埋め込む、
    各工程を備えている積層構造体の製造方法。
  17. 絶縁層のエッチングレートを1としたとき、保護層のエッチングレートは0.1以下である請求項16に記載の積層構造体の製造方法。
JP2013193060A 2013-03-29 2013-09-18 積層構造体及びその製造方法 Active JP6104772B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013193060A JP6104772B2 (ja) 2013-03-29 2013-09-18 積層構造体及びその製造方法
CN201410074929.9A CN104078444B (zh) 2013-03-29 2014-03-03 堆叠结构和制造堆叠结构的方法
US14/220,791 US10217666B2 (en) 2013-03-29 2014-03-20 Stacked structure having a protective layer between an insulation layer and wiring

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013070850 2013-03-29
JP2013070850 2013-03-29
JP2013193060A JP6104772B2 (ja) 2013-03-29 2013-09-18 積層構造体及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014209533A JP2014209533A (ja) 2014-11-06
JP2014209533A5 JP2014209533A5 (ja) 2016-03-17
JP6104772B2 true JP6104772B2 (ja) 2017-03-29

Family

ID=51599624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193060A Active JP6104772B2 (ja) 2013-03-29 2013-09-18 積層構造体及びその製造方法

Country Status (3)

Country Link
US (1) US10217666B2 (ja)
JP (1) JP6104772B2 (ja)
CN (1) CN104078444B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845064B (zh) * 2015-01-14 2019-02-15 南京瀚宇彩欣科技有限责任公司 电路堆叠结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0326293A1 (en) * 1988-01-27 1989-08-02 Advanced Micro Devices, Inc. Method for forming interconnects
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
JP4241160B2 (ja) * 2002-04-22 2009-03-18 富士フイルム株式会社 固体撮像装置の製造方法
JP2007005493A (ja) * 2005-06-22 2007-01-11 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
JP5555400B2 (ja) * 2006-08-04 2014-07-23 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US7741218B2 (en) * 2007-02-27 2010-06-22 Freescale Semiconductor, Inc. Conductive via formation utilizing electroplating
US8158515B2 (en) * 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US7892963B2 (en) * 2009-04-24 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit packaging system and method of manufacture thereof
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5549458B2 (ja) 2010-07-23 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5729100B2 (ja) * 2011-04-11 2015-06-03 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
CN103545275B (zh) * 2012-07-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 硅通孔封装结构及形成方法

Also Published As

Publication number Publication date
CN104078444A (zh) 2014-10-01
CN104078444B (zh) 2017-05-24
US20140291857A1 (en) 2014-10-02
US10217666B2 (en) 2019-02-26
JP2014209533A (ja) 2014-11-06

Similar Documents

Publication Publication Date Title
US9985241B2 (en) Electro-optical apparatus and electronic device
CN101231972B (zh) 柔性显示器件及其制造方法
US9153636B2 (en) Display device and method for manufacturing the same
US10325892B2 (en) Light emitting device and manufacturing method thereof
US8049221B2 (en) Liquid crystal display device
US10879339B2 (en) Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof
US20160088736A1 (en) Integration of embedded thin film capacitors in package substrates
US20060068533A1 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
US10446598B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
KR102499570B1 (ko) 유기발광 표시장치 및 그의 제조방법
US20210319725A1 (en) Flexible display panel, manufacturing method for the same, and display device
US9690154B2 (en) Liquid crystal display panel and method of manufacturing the same
JP6104772B2 (ja) 積層構造体及びその製造方法
US9814139B2 (en) Mounting substrate, manufacturing method for the same, and component mounting method
US11054683B2 (en) Flexible display panel and preparing method thereof
WO2020122037A1 (ja) 半導体装置及び電子機器
WO2021114128A1 (zh) 显示基板及其制作方法、显示装置
JP2015056429A (ja) 積層構造体組立体、実装基板、電子デバイス及び積層構造体組立体の製造方法
US9470940B2 (en) Semiconductor device and method for fabricating semiconductor device
JP2010186871A (ja) 撮像デバイスの製造方法
WO2024001616A9 (zh) 显示面板及显示装置
JP6968553B2 (ja) 電子部品及びその製造方法
JP2005167134A (ja) 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2013029566A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6104772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250