JP2005167134A - 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器 - Google Patents
基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器 Download PDFInfo
- Publication number
- JP2005167134A JP2005167134A JP2003407387A JP2003407387A JP2005167134A JP 2005167134 A JP2005167134 A JP 2005167134A JP 2003407387 A JP2003407387 A JP 2003407387A JP 2003407387 A JP2003407387 A JP 2003407387A JP 2005167134 A JP2005167134 A JP 2005167134A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- grinding
- semiconductor device
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】 薄い基板、特に能動面に樹脂等が形成されて反りが生じた基板の研削を精度よく行なうことのできる基板の研削方法を提供する。
【解決手段】 反りの生じた基板S(図1(b))の一面側に、基板Sの反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層R2を形成する(図1(c))。そして、このダミー層R2の形成によって平坦化された基板Sを研削装置のステージDに吸引固定し、基板Sの被研削面Sbをダミー層R2ごと研削する。
【選択図】 図1
【解決手段】 反りの生じた基板S(図1(b))の一面側に、基板Sの反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層R2を形成する(図1(c))。そして、このダミー層R2の形成によって平坦化された基板Sを研削装置のステージDに吸引固定し、基板Sの被研削面Sbをダミー層R2ごと研削する。
【選択図】 図1
Description
本発明は、基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器に関する。
シリコンウェハ等の半導体基板は通常600μm〜700μm程度の厚さであり、この状態で半導体装置(チップ)に加工される。特に小型・薄型化が要求される場合には、個々のチップに分割する前に半導体基板の裏面を研削し、厚さを400μm程度まで薄くする。この際、研削精度を高めるために、基板全面を真空吸着等により均一に固定している(例えば特許文献1参照)。
特開2002−25961号公報
ところで、近年開発が盛んに行なわれているウェハレベルCSP(W−CSP)はウェハ一括での処理が特徴となっている。このような半導体装置は、通常の半導体装置と違って、その能動面に、パッケージの保護や実装時の応力緩和等を目的として、厚さ数十μm程度の樹脂膜が形成されることが多い。一般に樹脂の熱膨張率はシリコンのそれに比べると非常に大きいため、樹脂硬化時の収縮により、常温では基板は樹脂面を上にして凹形状に反っている。その反り量は、構造にも依るが、6インチウェハで100μm程度になる場合がある。このため、研削時に基板全面を均一に吸着することができず、十分な研削精度が得られないという課題があった。特にW−CSPでは基板を200μm程度にまで薄くするため、このような基板の反りは、得られる半導体装置の電気的特性に大きく影響する。
本発明はこのような事情に鑑みてなされたもので、薄い基板の研削を精度よく行なうことのできる基板の研削方法、及び、この研削方法を用いた半導体装置の製造方法、並びに、半導体装置、回路基板、電子機器を提供することを目的とする。
上記の課題を解決するため、本発明の基板の研削方法は、被研削面に反りの生じた基板を均一に研削する方法であって、上記基板の一面側に、上記反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の被研削面を研削する工程とを備えたことを特徴とする。
本方法では、基板を研削する前に、基板の一面側にダミー層を形成して基板を平坦化しているため、その後の研削を基板全面にわたって均一に行なうことができる。なお、ダミー層の材料(熱膨張特性)や配置は、基板の反りの状態に応じて選択することができる。
本方法では、基板を研削する前に、基板の一面側にダミー層を形成して基板を平坦化しているため、その後の研削を基板全面にわたって均一に行なうことができる。なお、ダミー層の材料(熱膨張特性)や配置は、基板の反りの状態に応じて選択することができる。
本方法では、上記ダミー層の形成工程において該ダミー層を基板の被研削面に形成し、上記基板の研削工程において該基板の被研削面を上記ダミー層ごと研削することが好ましい。これにより、その後の工程がダミー層によって影響されなくなる。
また、本発明の半導体装置の製造方法は、上述の基板の研削方法を用いて半導体装置を製造することを特徴とする。具体的には、本発明の半導体装置の製造方法は、電子回路が形成された基板の能動面に応力緩和層を形成する工程と、上記応力緩和層が形成された部分以外の領域に、上記電子回路の外部電極となる接続部を形成する工程と、上記応力緩和層上に上記接続部と電気的に接続される再配置配線を形成する工程と、上記能動面とは反対側の基板の裏面を研削する工程とを備え、上記基板の研削工程は、上記基板の裏面に、上記応力緩和層の形成によって生じた上記基板の反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の裏面を上記ダミー層ごと研削する工程とを含むことを特徴とする。なお、必要に応じて、再配置配線の形成工程と基板の裏面の研削工程との間に、上記再配置配線を保護するソルダレジスト層を形成する工程を設けてもよい。
本方法によれば、基板の研削前に予め基板の反りを平坦化しているため、高性能な半導体装置を安定的に生産することができる。
本方法によれば、基板の研削前に予め基板の反りを平坦化しているため、高性能な半導体装置を安定的に生産することができる。
本発明の半導体装置は、上述の半導体装置の製造方法により製造されたことを特徴とする。また、本発明の回路基板及び電子機器は、上述の半導体装置を備えたことを特徴とする。
これにより、デバイスの高性能化を図ることができる。
これにより、デバイスの高性能化を図ることができる。
以下、図面を参照しながら、本発明の実施の形態について説明する。
[基板の研削方法]
まず、図1を参照しながら、本発明の基板の研削方法について説明する。
図1(a)は、本方法が適用される基板Sの一部を示す断面図である。基板Sは、その目的に応じて種々のものを選択することができる。例えば光透過性が求められる場合にはガラス等の透光性材料が選択され、半導体素子を形成する場合にはシリコンウェハ等の半導体基板が選択される。さらに、基板Sは、複数の導電膜(配線層)と絶縁膜とが予め積層された多層配線基板や回路基板若しくはICチップ等であってもよい。本例では基板Sとして、能動面Saに電子回路の形成されたシリコン基板を用い、この能動面Saとは反対側の基板Sの裏面Sbを研削する場合について説明する。
[基板の研削方法]
まず、図1を参照しながら、本発明の基板の研削方法について説明する。
図1(a)は、本方法が適用される基板Sの一部を示す断面図である。基板Sは、その目的に応じて種々のものを選択することができる。例えば光透過性が求められる場合にはガラス等の透光性材料が選択され、半導体素子を形成する場合にはシリコンウェハ等の半導体基板が選択される。さらに、基板Sは、複数の導電膜(配線層)と絶縁膜とが予め積層された多層配線基板や回路基板若しくはICチップ等であってもよい。本例では基板Sとして、能動面Saに電子回路の形成されたシリコン基板を用い、この能動面Saとは反対側の基板Sの裏面Sbを研削する場合について説明する。
本例では、まず図1(b)に示すように、基板Sの能動面Saに保護膜としての第1の樹脂膜R1を形成する。この樹脂膜R1は、例えば基板S上にICチップ等を実装する場合には、このチップをモールドするためのモールド樹脂として機能する。また、基板Sを複数のチップに切り分けて他の回路基板にハンダ実装する場合には、この樹脂膜R1の上に実装用の電極(パッド)や再配置配線を形成することで、実装時の熱応力を緩和する(応力緩和機能)ことができる。本例では、樹脂膜R1を応力緩和層として用い、この上に配線や電極等(図中、符号Aで示す)を形成している。
このようにシリコン基板Sの表面に樹脂膜R1を形成すると、熱膨張率の違いによって、基板Sは能動面Sa側が凹形状に反る。このため、このままの状態で基板Sを研削装置のステージに吸引固定しようとしても、基板全面を均一に吸着させることはできない。そこで本方法では、図1(c)に示すように、いったん基板Sの裏面側に、この反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する。例えば本例では、基板Sよりも熱膨張率の大きな第2の樹脂膜R2をスピンコート法等を用いて塗布する。こうすることで、第1の樹脂膜R1によって生じた基板Sの反りを第2の樹脂膜R2によって相殺することができる。この際、第2の樹脂膜R2の膜厚を変化させることによって、基板Sの平坦度を調節することができる。なお、第2の樹脂膜R2は後述の研削工程によって除去されるため、その材料としては安価に入手できるものが好ましい。例えばエポキシ樹脂やフェノール樹脂等が好適である。また、樹脂膜R2の物性としては、硬化後の収縮量が適度に大きい方が塗布する樹脂量を削減できるという点で好ましい。ただし、あまり収縮量が大きすぎると反り量の調節が困難となる。
このように反りが平坦化されたら、図1(d)に示すように、基板Sを能動面Saを下にして研削装置のステージDに固定し、基板Sの裏面Sbを第2の樹脂層R2ごと研削する。これにより、基板全面にわたって均一な研削が行なわれる。なお、この研削工程では、第2の樹脂膜R2が基板と共に研削されるが、基板Sは既にステージDに均一に吸着された状態で固定されているので、樹脂膜R2が研削されることによって基板Sに再び反りが生じることはない。
以上説明したように、本発明の基板の研削方法では、基板Sを研削する前に基板の一面側にダミー層R2を形成して基板を平坦化しているため、その後の研削を基板全面にわたって均一に行なうことができる。また本例では、ダミー層R2を基板Sの被研削面に形成し、これを基板と共に研削しているため、このダミー層R2がその後の工程に影響することがない。
なお、本例ではダミー層R2を基板よりも熱膨張率の大きい材料によって構成したが、ダミー層R2の材料(熱膨張特性)は、このダミー層R2が形成される基板面の反りの状態に応じて選択するができる。例えば本例ではダミー層R2の形成面が凸状に反っていたため、ダミー層R2を基板Sよりも熱膨張率の大きな材料としたが、基板Sが逆方向に反っていた場合には、ダミー層R2としては基板Sよりも熱膨張率の小さい材料を用いればよい。また、本例ではダミー層R2を基板Sの被研削面に形成したが、これを能動層側に形成することも可能である。例えば本例の場合には、基板よりも熱膨張率の小さいダミー層を基板Sの能動面Saに形成することで反りを平坦化することができる。
[半導体装置の製造方法]
次に、図2〜図9を参照しながら、本発明の半導体装置の製造方法について説明する。本実施形態では、上述した本発明の基板の研削方法を3次元実装型の半導体装置の製造方法に適用した例について説明する。
なお、図2,図3は本方法の全体的な流れを説明するための工程図であり、図4〜図7は、その電極の形成方法を詳細に示す工程図である。
図2(a)は、本方法が適用される基板の一部を示す概略断面図である。処理対象となる基板10は例えばSi(シリコン)基板であり、その能動面10aにはトランジスタ、メモリ素子、その他の電子素子並びに電気配線及び電極パッド16(図4参照)等からなる電子回路が形成されている。一方、基板10の裏面10bにはこれらの電子回路は形成されていない。基板10の厚みは、例えば500μm程度である。
次に、図2〜図9を参照しながら、本発明の半導体装置の製造方法について説明する。本実施形態では、上述した本発明の基板の研削方法を3次元実装型の半導体装置の製造方法に適用した例について説明する。
なお、図2,図3は本方法の全体的な流れを説明するための工程図であり、図4〜図7は、その電極の形成方法を詳細に示す工程図である。
図2(a)は、本方法が適用される基板の一部を示す概略断面図である。処理対象となる基板10は例えばSi(シリコン)基板であり、その能動面10aにはトランジスタ、メモリ素子、その他の電子素子並びに電気配線及び電極パッド16(図4参照)等からなる電子回路が形成されている。一方、基板10の裏面10bにはこれらの電子回路は形成されていない。基板10の厚みは、例えば500μm程度である。
ここで、基板10の能動面10a側の構成について詳細に説明する。
図4(a)は、基板10の能動面10a側の構成の一部を詳細に示す断面図である。図4(a)に示す通り、基板10上には基板10の基本的な材料であるSiの酸化膜(SiO2)からなる絶縁膜12及び硼燐珪酸ガラス(BPSG)からなる層間絶縁膜14が順に形成されている。
図4(a)は、基板10の能動面10a側の構成の一部を詳細に示す断面図である。図4(a)に示す通り、基板10上には基板10の基本的な材料であるSiの酸化膜(SiO2)からなる絶縁膜12及び硼燐珪酸ガラス(BPSG)からなる層間絶縁膜14が順に形成されている。
また、層間絶縁膜14上の一部には、図示しない箇所で基板10の能動面10aに形成された電子回路と電気的に接続された電極パッド16が形成されている。この電極パッド16は、Ti(チタン)からなる第1層16a、TiN(窒化チタン)からなる第2層16b、AlCu(アルミニウム/銅)からなる第3層16c、及びTiNからなる第4層(キャップ層)16dを順に積層して形成したものである。尚、電極パッド16の下方には電子回路が形成されていない点に注意されたい。
電極パッド16は、例えばスパッタリングにより第1層16a〜第4層16dからなる積層構造を層間絶縁膜14上の全面に形成し、レジスト等を用いて所定の形状(例えば、円形形状)にパターニングすることにより形成される。尚、本実施形態では、電極パッド16が上記の積層構造により形成されている場合を例に挙げて説明するが、電極パッド16がAlのみで形成されていても良い。また、電極パッド16は電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド16は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
また、上記層間絶縁膜14上には電極パッド16の一部を覆うように、パッシベーション膜18が形成されている。このパッシベーション膜18は、SiO2(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等により形成され、又はSiN上にSiO2を積層した構成、あるいはその逆であることが好ましい。また、パッシベーション膜18の膜厚は2μm程度以上であって6μm程度以下であることが好ましい。
パッシベーション膜18の膜厚を2μm程度以上とするのは、上記の選択比を確保する上で必要であるからである。また、パッシベーション膜18の膜厚を6μm以下とするのは、後述する工程で電極パッド16上に形成する接続端子(図7(b)参照)と電極パッド16とを電気的に接続するときに、電極パッド16上のパッシベーション膜18をエッチングする必要があり、膜厚が厚すぎると製造工程を低下させる虞があるからである。
以上の構成の基板10に対して、まず図2(b)に示す通り、基板10の能動面10aに孔部H3を形成する工程が行われる。図2(b)は、基板10に孔部H3を形成した状態を示す断面図である。この孔部H3は、基板10の能動面10a側に形成された電子回路の外部端子となる接続部としての接続端子24を、その一部が基板10内に埋め込まれた形状に形成するためのものである。この孔部H3は図4(a)に示す電極パッド16の位置に電極パッド16を貫通するように形成される。ここで、孔部H3を形成する工程を図4〜図6を参照して詳細に説明する。
まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト(図示省略)をパッシベーション膜18上の全面に塗布する。尚、このレジストは、電極パッド16上を覆っているパッシベーション膜18を開口するために用いるものであり、フォトレジスト、電子線レジスト、X線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
パッシベーション膜18上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。尚、レジストの形状は、電極パッド16の開口形状及び基板10に形成する孔の断面形状に応じて設定される。レジストのパターニングが終了すると、ポストベークを行った後で、図4(b)に示すように、電極パッド16を覆うパッシベーション膜18の一部をエッチングして開口部H1を形成する。図4(b)は、パッシベーション膜18を開口して開口部H1を形成した状態を示す断面図である。
尚、パッシベーション膜18のエッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング(RIE:Reactive Ion Etching)であってもよい。また、パッシベーション膜18のエッチングとしてウェットエッチングを適用してもよい。パッシベーション膜18に形成される開口部H1の断面形状は、後述する工程で形成される電極パッド16の開口形状及び基板10に形成される孔の断面形状に応じて設定され、その径は電極パッド16に形成される開口の径及び基板10に形成される孔の径と同程度、例えば50μm程度に設定される。
以上の工程が終了すると、開口部H1を形成したパッシベーション膜18上のレジストをマスクとして、ドライエッチングにより電極パッド16を開口する。図4(c)は、電極パッド16を開口して開口部H2を形成した状態を示す断面図である。尚、図4(a)〜図4(c)の図中においてレジストは省略してある。図4(c)に示すように、パッシベーション膜18に形成された開口部H1の径と電極パッド16に形成された開口部H2の径は同程度となる。尚、ドライエッチングとしてはRIEを用いることができる。
更に、以上の工程で使用したレジストをマスクとして、次に層間絶縁膜14及び絶縁膜12をエッチングして、図5(a)に示すように基板10を露出させる。図5(a)は、層間絶縁膜14及び絶縁膜12をエッチングして、基板10の一部を露出させた状態を示す断面図である。この後、開口マスクとして使用してきたパッシベーション膜18上に形成したレジストを、剥離液或いはアッシング等により剥離する。
尚、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、各エッチング工程終了後、レジストをパターニングし直しても勿論良い。また、電極パッド16に形成された開口部H2を開口した後レジストを剥離し、電極パッド16の最表面のTiNをマスクにして、層間絶縁膜14及び絶縁膜12をエッチングし、図5(a)に示すように基板10を露出せしめることも可能である。更に付け加えるならば、各エッチング時の選択比を考慮して、レジストを厚膜化しておくことが必要である。
以上の工程が終了すると、パッシベーション膜18をマスクとして、ドライエッチングにより、図5(b)に示すように基板10を穿孔する。尚、ここでは、ドライエッチングとしてRIEのほかにICP(Inductively Coupled Plasma)を用いることができる。図5(b)は、基板10を穿孔して、孔部H3を形成した状態を示す断面図である。
図5(b)に示す通り、パッシベーション膜18をマスクとして基板10を穿孔しているため、基板10に形成される孔部H3の径はパッシベーション膜18に形成された開口部H1の径と同程度となる。その結果、パッシベーション膜18に形成された開口部H1の径、電極パッド16に形成された開口部H2の径、及び基板10に形成された孔部H3の径は、ほぼ同一になる。尚、孔部H3の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。
また、図5(b)に示したように、基板10に孔部H3を形成すると、ドライエッチングによりパッシベーション膜18の一部がエッチングされ、その膜厚が薄くなっていることが分かる。ここで、孔部H3を形成するときに、エッチングによりパッシベーション膜18が除去されて、電極パッド16又は層間絶縁膜14が露出した状態になると、後工程を進める上で、又は、半導体装置としての信頼性を確保する上で好ましくない。このため、図4(a)に示した状態において、パッシベーション膜18の膜厚が2μm以上に設定される。
以上の工程が終了すると、次に、パッシベーション膜18上並びに孔部H3の内壁及び底面に絶縁膜20を形成する。図6(a)は、電極パッド16の上方並びに孔部H3の内壁及び底面に絶縁膜20を形成した状態を示す断面図である。この絶縁膜20は、電流リークの発生、酸素及び水分等による基板10の浸食等を防止するために設けられ、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、即ちPE−TEOS、及び、オゾンCVDを用いて形成したTEOS、即ちO3−TEOS、又はCVDを用いて形成した酸化シリコンを用いることができる。尚、絶縁膜20の厚みは、例えば1μmである。
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト(図示省略)をパッシベーション膜18上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド16の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、X線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
パッシベーション膜18上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド16の上方以外の部分並びに孔部H3及びその周辺部のみにレジストが残された形状、例えば孔部H3を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド16の一部を覆う絶縁膜20及びパッシベーション膜18を除去し、電極パッド16の一部を開口する。尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング(RIE:Reactive Ion Etching)であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。尚、このとき、電極パッド16を構成する第4層16dも併せて除去する。
図6(b)は、電極パッド16を覆う絶縁膜20及びパッシベーション膜18の一部を除去した状態を示す断面図である。図6(b)に示すように、電極パッド16の上方は開口部H4となり、電極パッド16の一部が露出した状態となる。この開口部H4によって、後の工程で形成される接続端子(電極部)24と電極パッド16とを接続することができる。従って、開口部H4は孔部H3が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。
本実施形態では、電極パッド16のほぼ中央に孔部H3(開口部H1)を形成する場合を例に挙げている。よって、開口部H4は、この孔部H3を取り囲むように、つまり電極パッド16の露出面積を大きくすることが電極パッド16と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部H3の形成場所は電極パッドのほぼ中央でなくても良く、複数の孔が形成されていても良い。尚、電極パッド16を覆う絶縁膜20及びパッシベーション膜18の一部を除去して、電極パッド16の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
以上説明した工程を経て図2(b)に示す孔部H3が形成される。基板10に孔部H3を形成すると、次に基板10の能動面10aに樹脂膜(第1の樹脂膜)からなる応力緩和層を形成する。具体的には、まず、能動面10a全面に感光性ポリイミドを塗布してプリベークを行った後で、所定のパターンが形成されたマスクを用いて感光性ポリイミドに対して露光処理及び現像処理を行い、感光性ポリイミドを所定形状にパターニングする。その後、ポストベークを行って応力緩和層26を形成する。この応力緩和層26は、基板10を含む半導体チップの熱膨張係数と半導体チップが搭載される基板等との熱膨張係数との差によって生ずる応力を緩和するために設けられる。
以上の工程が終了すると、図2(d)に示す通り、応力緩和層26が形成された基板10に下地膜22を形成する工程が行われる。図2(d)は、基板10上に応力緩和層26を形成した状態を示す断面図である。ここで、下地膜22は基板10の上面全面に形成されるため、図6(b)に示す電極パッド16の露出部並びに孔部H3の内壁及び底部にも下地膜22が形成される。ここで、下地膜22は、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜される。バリア層は、例えばTiWから形成され、シード層はCuから形成される。これらは、例えばIMP(イオンメタルプラズマ)法、又は、真空蒸着、スパッタリング、イオンプレーティング等のPVD(Physical Vapor Deposition)法いて形成される。
図7(a)は、孔部H3内に下地膜22を形成した状態を示す断面図である。図7(a)に示すように、下地膜22は、電極パッド16と絶縁膜20との段差STを十分にカバーして、電極パッド16上と絶縁膜20上(孔部H3の内部を含む)に連続的に形成される。尚、下地膜22を構成するバリア層の膜厚は、例えば100nm程度であり、シード層の膜厚は、例えば数百nm程度である。このように、本実施形態では後述する接続端子24と再配置配線32とを形成する上で必要となる下地膜22が一度の工程で基板10上に形成されるため、製造プロセスを簡略化することができる。
下地膜22の形成が終了すると、基板10の能動面10a上にメッキレジストを塗布し、接続端子24を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン28を形成する。その後、Cu電解メッキを行って図2(f)に示す通り基板10の開口部H3及びメッキレジストパターン28の開口部にCu(銅)を埋め込み、接続部としての接続端子24を形成する。図2(f)は、Cu電解メッキを行って接続端子24を形成した状態を示す断面図である。
接続端子24が形成されると、図3(a)に示す通り、基板10上に形成されているメッキレジストパターン28を剥離する。図3(a)は、接続端子24を形成した後にメッキレジストパターン28を剥離した状態を示す断面図である。また、図7(b)は、形成された接続端子24の構成の詳細を示す断面図である。図3に示す通り、接続端子24は基板10の能動面10aに突出した突起状の形状であるとともに、その一部が基板10内に埋め込まれた形状である。また、図7(b)に示す通り、符号Cを付した箇所において、接続端子24は電極パッド16と電気的に接続されている。
次に、基板10上の全面、即ち接続端子24及び下地膜22上にメッキレジストを塗布し、再配置配線32を形成する部分のみが開口した状態にパターニングして再配置メッキレジストパターン30を形成する。その後、Cu電解メッキを行って図3(c)に示す通り下地膜22を介して応力緩和層26上に再配置配線を形成する。図3(c)は再配置配線32を形成した状態を示す断面図である。この再配置配線32は応力緩和層26上のみに形成される訳ではなく、応力緩和層26から接続端子24の形成位置まで延在した形状に形成され、接続端子24と電気的に接続される。
再配置配線32を形成すると、基板10上に形成されている再配置メッキレジストパターン30を剥離する。その後、再配置配線32を含めて基板10の能動面10a側全体をエッチングすることで、シード層をエッチバックする。ここで、再配置配線32の膜厚はシード層の膜厚よりも20倍程度厚いため、エッチバックにより再配置配線32が完全にエッチングされることはない。
次に、不要部のバリア層をRIEによりエッチング除去する。この際、Cu(銅)からなる再配置配線32はRIEによりエッチングされないため、再配置配線32がマスクとなって、再配置配線32の直下にあるバリア層以外のバリア層がエッチングされる。尚、ウェットエッチングによりバリア層及びシード層をエッチングする場合には、再配置配線32を形成するCu(銅)の耐性があるエッチング液を用いる必要がある。
ここで、下地膜22の不要部とは、例えば接続端子24と再配置配線32とが形成されている部分以外の部分、即ち下地膜22が露出している部分である。以上のように、本実施形態では接続端子24と再配置配線32との各々を形成する上で必要となる下地膜22のエッチングが一度の工程で行われるため、製造プロセスを簡略化することができる。
図3(d)は、再配置配線32を形成して下地膜22の不要部をエッチングした状態を示す断面図である。図3(d)に示した例では、再配置配線32間における下地膜22がエッチングされていることが分かる。図8は、本発明の第1実施形態において再配置配線32が形成された基板10の上面図である。尚、基板10の能動面10a側には複数の区画領域(ショット領域)が設定され、各々の区画領域内に同様の電子回路が形成されることが多いが、図8ではこれらの内の1つの区画領域SAのみを図示している。
図8に示す通り、ショット領域の対向する一対の辺に沿って接続端子24が配列されて形成されており、各々の接続端子24に一端が接続された状態で再配置配線32が形成されている。また、再配置配線32各々の他端はパッド34になっている。そして、基板10の能動面10a上に、図8に示すパッド34上のみが開口されたソルダレジストを形成する。
以上の工程が完了すると、基板10の裏面10bを研磨して基板10の厚みを減ずる工程が行われる。本工程は、上述した基板の研削方法を用いて行なう。すなわち、上述のように基板10に樹脂膜からなる応力緩和層26が形成されると、熱膨張率の違いによって、基板の能動面10aは若干凹状に反った状態となる。このため、この反りを相殺するために、基板10の裏面10bにダミー層として樹脂層(第2の樹脂膜;図示略)を形成し、基板10を平坦化する。そして、このように基板10が平坦化されたら、この基板10の能動面10aを下側にして研削装置のステージに固定し、基板10の裏面10bを第2の樹脂層ごと研削する。図3(e)は、基板10の裏面を研削した後の状態を示す断面図である。基板10の裏面を研削すると、基板10の厚みが50μm程度に薄板化され、基板10の裏面から接続端子24の一部が20μm程度突出した形状となる。
次に、パッド34上にバンプ(図示略)を形成し、最後にパッド34に対するバンプの固着強度を高めるために、基板10上に根本補強樹脂を形成する。パッド34上にバンプを形成することで、例えばパッド34のピッチで電極が形成されている他の半導体基板と電気的な接続をとることが可能になる。
以上の工程を経て製造された半導体装置は、基板10の表面及び裏面に共に接続端子24が露出した状態になる。このため、本方法によって得られた半導体装置を複数用い、各半導体装置をその接続端子24を介して積層することにより、高密度実装が可能な三次元実装型(スタックド型)の半導体装置を製造することができる。
図9は、三次元実装型の半導体装置の概略構成例を示す断面図である。図9において、符号44は回路基板であり、符号45〜符号48は半導体チップである。半導体チップ45〜48は順に積層されており、各々は電極50によって電気的に接続されている。この電極50は半導体チップ45〜48各々に形成された接続端子24が電気的に接続されたものである。積層された半導体チップ45〜48は回路基板44上に搭載される。
回路基板44はガラスエポキシ基板等の有機系基板であり、例えば銅等からなる配線パターンが所望の回路となるように形成されている。積層された半導体チップ45〜48は回路基板44に対して位置決めして搭載されており、回路基板44に形成された配線パターンと電極50とが電気的に接続されている。また、回路基板44上に搭載された半導体チップ45〜48は封止樹脂52により封止されている。回路基板44の裏面には、回路基板44に形成された配線パターンと電気的に接続された電極パッド54が形成されている。この電極パッド54にハンダボール56が形成されている。かかる構成を有する半導体チップは、小型・堅牢・軽量化・多機能化を図ることができる。
以上説明したように本発明の半導体装置の製造方法では、基板の裏面研削に上述の基板の研削方法を用いているため、研削ムラがなくなり、高性能な半導体装置を安定的に生産することができる。
〔電気光学装置及び回路基板〕
図10は、本発明の一実施形態によるデバイス(例えば電気光学装置)の外観を示す斜視図である。尚、図10に示した電気光学装置は、液晶表示装置を一例として図示している。この電気光学装置は60は、液晶表示パネル61と中継基板62とから構成される。液晶表示パネル61は、図示せぬシール材によって接着された一対の基板63a,63bを有し、これらの基板63aと基板63bとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板63aと基板63bとによって挟持されている。
図10は、本発明の一実施形態によるデバイス(例えば電気光学装置)の外観を示す斜視図である。尚、図10に示した電気光学装置は、液晶表示装置を一例として図示している。この電気光学装置は60は、液晶表示パネル61と中継基板62とから構成される。液晶表示パネル61は、図示せぬシール材によって接着された一対の基板63a,63bを有し、これらの基板63aと基板63bとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板63aと基板63bとによって挟持されている。
中継基板62は、ポリイミド等からなる可撓性を有する樹脂基板64に複数の配線パターン65が形成されており、樹脂基板64の一部に半導体チップ66が搭載されている。尚、上記の半導体チップ66は、例えば液晶表示パネル61に形成されているTFT(Thin Film Transistor)等のスイッチング素子を駆動する駆動回路が形成されている。
半導体チップ66は、例えば異方性導電膜(ACF:Anisotropic Conductive Film)を用いて樹脂基板64に形成された配線パターン65と電気的に接続された状態で樹脂基板64上に搭載される。この異方性導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の中に多数の導電粒子を分散させることによって形成されるものである。尚、液晶パネル61及び中継基板61も異方性導電膜によって接続されることが好ましい。尚、中継基板62上に搭載される半導体チップ66は、前述した方法を用いて製造された半導体装置である。
[電子機器]
図11は本発明の電子機器の一実施形態としての携帯電話の概略構成を示す斜視図である。図11に示すようにこの携帯電話300は、前記の半導体装置又は前記回路基板を、その筐体内部に備えている。
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することができる。
図11は本発明の電子機器の一実施形態としての携帯電話の概略構成を示す斜視図である。図11に示すようにこの携帯電話300は、前記の半導体装置又は前記回路基板を、その筐体内部に備えている。
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
10,S・・・基板、10a,Sa・・・基板の能動面、10b,Sb・・・基板の裏面(被研削面)、24・・・接続端子、26・・・応力緩和層、32・・・再配置配線、44・・・回路基板、60・・・電気光学装置、300・・・電子機器、R2・・・ダミー層、D・・・ステージ
Claims (7)
- 被研削面に反りの生じた基板を均一に研削する方法であって、
上記基板の一面側に、上記反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、
上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の被研削面を研削する工程とを備えたことを特徴とする、基板の研削方法。 - 上記ダミー層の形成工程では該ダミー層を基板の被研削面に形成し、上記基板の研削工程では該基板の被研削面を上記ダミー層ごと研削することを特徴とする、請求項1記載の基板の研削方法。
- 請求項1又は2記載の基板の研削方法を用いて半導体装置を製造することを特徴とする、半導体装置の製造方法。
- 電子回路が形成された基板の能動面に応力緩和層を形成する工程と、
上記応力緩和層が形成された部分以外の領域に、上記電子回路の外部電極となる接続部を形成する工程と、
上記応力緩和層上に上記接続部と電気的に接続される再配置配線を形成する工程と、
上記能動面とは反対側の基板の裏面を研削する工程とを備え、
上記基板の研削工程は、
上記基板の裏面に、上記応力緩和層の形成によって生じた上記基板の反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、
上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の裏面を上記ダミー層ごと研削する工程とを含むことを特徴とする、半導体装置の製造方法。 - 請求項3又は4記載の方法により製造されたことを特徴とする、半導体装置。
- 請求項5記載の半導体装置を備えたことを特徴とする、回路基板。
- 請求項5記載の半導体装置を備えたことを特徴とする、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407387A JP2005167134A (ja) | 2003-12-05 | 2003-12-05 | 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407387A JP2005167134A (ja) | 2003-12-05 | 2003-12-05 | 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005167134A true JP2005167134A (ja) | 2005-06-23 |
Family
ID=34729446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003407387A Withdrawn JP2005167134A (ja) | 2003-12-05 | 2003-12-05 | 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005167134A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160070433A (ko) * | 2014-12-10 | 2016-06-20 | (주)장터미디어플러스 | 전자여권 표지 숙성박스 |
-
2003
- 2003-12-05 JP JP2003407387A patent/JP2005167134A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160070433A (ko) * | 2014-12-10 | 2016-06-20 | (주)장터미디어플러스 | 전자여권 표지 숙성박스 |
KR101650929B1 (ko) | 2014-12-10 | 2016-08-24 | (주)장터미디어플러스 | 전자여권 표지 숙성박스 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7361532B2 (en) | Method of manufacturing semiconductor device | |
JP3821125B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
JP5103854B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板および電子機器 | |
JP2004311948A (ja) | 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法 | |
JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
CN100429755C (zh) | 半导体装置及其制造方法、电路基板、及电子仪器 | |
JP2004311949A (ja) | 半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器 | |
CN1324669C (zh) | 半导体装置的制造方法、半导体装置、电路基板、电子设备 | |
JP4114660B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
JP4165256B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2005123325A (ja) | 半導体装置、回路基板、及び電子機器 | |
JP3945493B2 (ja) | 半導体装置及びその製造方法 | |
JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP2005150299A (ja) | 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器 | |
JP4735614B2 (ja) | 回路基板 | |
JP4292748B2 (ja) | 半導体装置の製造方法 | |
JP2005167134A (ja) | 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2003273107A (ja) | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 | |
JP4127095B2 (ja) | 半導体装置の製造方法 | |
JP3909593B2 (ja) | 半導体装置の製造方法 | |
JP4175241B2 (ja) | 半導体装置の製造方法 | |
JP2005150437A (ja) | 中間チップモジュール、半導体装置、回路基板、及び電子機器 | |
JP2004296894A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |