CN104658962B - 通孔的形成方法 - Google Patents
通孔的形成方法 Download PDFInfo
- Publication number
- CN104658962B CN104658962B CN201310582619.3A CN201310582619A CN104658962B CN 104658962 B CN104658962 B CN 104658962B CN 201310582619 A CN201310582619 A CN 201310582619A CN 104658962 B CN104658962 B CN 104658962B
- Authority
- CN
- China
- Prior art keywords
- hole
- etching
- gas flow
- substrate
- etching technics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种通孔的形成方法，包括：提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔；沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层，所述第一通孔的底部距离刻蚀停止层不超过10μm。采用本发明的方法，可以形成具有高深宽比的通孔，并有效避免在通孔形成过程中产生钻蚀（notching），进而提高器件的生产良率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种通孔的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展，两层以上的多层金属互连技术广泛使用。
三维集成电路是利用先进的晶片堆叠技术制备而成，其是将具有不同功能的芯片堆叠成具有三维结构的集成电路（IC）。相较于二维结构的集成电路，三维集成电路信息传递路径缩短，运作速度加快，且功耗低。目前，利用现代电子封装技术实现高密度的三维集成，已经成为微机电系统（MEMS）集成的重要技术途径。
在众多的三维集成堆叠技术中，硅通孔（Through-Silicon-Via,TSV）技术具有实现高密度、高深宽比（high aspect ratio）连接的优势,成为半导体工艺中的重要一环。
因此，需要一种制作通孔的方法。
发明内容
本发明解决的技术问题是提供一种通孔的形成方法，以防止在通孔形成过程中产生钻蚀（notching）。
本发明的实施例提供了一种通孔的形成方法，包括：提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔，所述第一通孔的底部距离刻蚀停止层不超过10μm；以及沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层。其中，所述第二刻蚀工艺比第一刻蚀工艺相比，减小了刻蚀去除衬底材料的能力，同时保证了通孔的垂直轰击能力，减小对通孔侧壁的影响。
可选地，所述第二刻蚀工艺的工艺参数包括：反应腔压强在1-300mtorr之间，所述反应温度0-60℃之间，所述反应气体采用SF6、O2和CF4，其中所述SF6气体流量在50-1000sccm之间，所述O2气体流量在10-800sccm之间，所述CF4气体流量在10-800sccm之间。
可选地，所述第一刻蚀工艺包括多个间隔进行的第三刻蚀步骤，所述第三刻蚀步骤刻蚀的深度小于所述第一深度。
可选地，所述第三刻蚀步骤的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
可选地，每两个第三刻蚀步骤之间包括在形成的通孔侧壁和底部形成保护层、以及去除通孔底部保护层的步骤。
可选地，所述形成保护层的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在10-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
可选地，所述去除通孔底部的保护层的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
可选地，所述衬底包括硅材料。
可选地，所述刻蚀停止层包括氧化硅材料。
与现有技术相比，本发明分别采用两种不同的刻蚀工艺完成整个通孔的刻蚀，并且在第一刻蚀工艺完成后预留不超过10μm的衬底给第二刻蚀工艺进行刻蚀，所述第二刻蚀工艺比第一刻蚀工艺相比，减小了刻蚀去除衬底材料的能力，同时保证了通孔的垂直轰击能力，减小对通孔侧壁的影响，采用本发明所述的通孔形成方法可以有效避免在通孔形成过程中产生钻蚀（notching）。
本发明的第一刻蚀工艺由多个间隔进行的第三刻蚀步骤组成，并且在每两个第三刻蚀步骤之间还包括在形成的通孔侧壁和底部形成保护层、以及去除通孔底部保护层的步骤，因此，采用本发明所述的通孔形成方法可以形成具有高深宽比的通孔。
此外，本发明还通过优化刻蚀工艺参数，既避免产生钻蚀（notching）现象，又可以获得垂直形貌良好的通孔，进而改善器件的生产良率。
附图说明
图1是通孔形成过程中产生钻蚀（notching）现象的原理示意图；
图2-图8是本发明实施例一种通孔的形成方法的中间结构示意图；
图9是本发明实施例一种通孔的形成方法的流程图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
参考图1，可以采用以下方法形成通孔：提供衬底，所述衬底包括层间介质层1，器件层2，其中所述层间介质层1的材质通常为氧化硅，所述器件层2的材质通常为硅，所述器件层2上形成有多个半导体器件（未图示）；在所述衬底上形成图形化的掩膜层3，所述图形化的掩膜层3的开口对应于待形成的通孔的开口；采用等离子体刻蚀技术刻蚀器件层2以形成通孔。然而，如图1所示，现有技术中在进行等离子体刻蚀时，通常会在层间介质层1与器件层2的界面处，以及通孔底部的位置产生钻蚀4（notching）。
图1示出了通孔形成过程中产生钻蚀现象的原理示意图。如图1所示，在等离子体轰击器件层2的过程中，刻蚀气体会分解为带正电的离子和带负电的电子，其中电子会积累在通孔的侧壁，而带正电的离子会不断向下轰击器件层2以去除硅材料，形成通孔。一方面，当刻蚀通孔到一定深度时，附着在通孔侧壁的电子会不断吸引轰击的带正电的离子，使得带正电的离子也向通孔的侧壁聚集，另一方面，为了保证刻蚀工艺的稳定性，通常会进行一定的过刻蚀，这样，当形成的通孔底部到达层间介质层1，此时由于等离子体刻蚀的高选择比，氧化硅材质的层间介质层1不受等离子体轰击的影响，因此，到达层间介质层1底部的带正电的离子将向通孔的侧壁聚集。综合上述的影响，聚集到通孔侧壁的带正电的离子将会去除一部分硅，从而产生图1所示的钻蚀4（notching）。
上述钻蚀现象的形成，将直接影响后续在硅通孔中进行化学气相沉积（CVD）的形貌，从而导致漏电流的产生，降低半导体器件的成品率。
本发明提供一种通孔的形成方法，利用该方法，可以既获得具有高深宽比的硅通孔，又避免在硅通孔的底部产生钻蚀（notching）的缺陷。请结合参考图2至图8和图9，图2至图8是本发明实施例中通孔的形成方法的中间结构剖面示意图。
参考图9和图2，步骤101，提供衬底10，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层20；
所述衬底10的材质可以为半导体衬底材料，例如硅、硅锗等。所述衬底10内形成有半导体器件，所述半导体器件在形成硅通孔之后，与外界进行电性互连。所述刻蚀停止层20的材质可以包括氧化硅等。
参考图9和图3，步骤102，在所述衬底10上形成具有开口的掩膜层30；
具体的，在所述衬底10的第二表面上形成覆盖所述衬底10的掩膜层，所述掩膜层的厚度需要满足后续在刻蚀硅通孔的过程中阻止反应气体的扩散，以保护衬底10的表面不被损坏。可选的，所述掩膜层可以为氮化硅。然后，图形化所述掩膜层，形成开口，所述开口定义出待形成的硅通孔的位置。
接下来，可以采用第一刻蚀工艺刻蚀所述衬底10以形成硅通孔，该第一刻蚀工艺又可以进一步包括“刻蚀、沉积、清洗”三个步骤，具体将在下面进行阐述。
参考图9和图4，步骤103，以所述掩膜层30为掩膜刻蚀所述衬底10形成第一开口101;
步骤103即是上述第一刻蚀工艺的“刻蚀”步骤。具体的，采用硫氟化合物作为刻蚀气体，采用碳氟化合物作为侧壁保护气体，利用等离子体刻蚀反应腔进行刻蚀。
步骤103的工艺参数可以是：反应腔压强在1-300mtorr之间，所述反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
根据本发明的一个具体实施例，刻蚀形成的硅通孔深度（即，目标深度）大约为140μm，硅通孔的宽度（直径）大约为25μm。基于上述，步骤103具体的工艺参数可以是：反应腔压强大约为70mtorr，反应温度大约为10℃，低频射频功率大约为33瓦，高频射频功率大约为1800瓦，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量大约为1000sccm，所述C4F8气体流量大约为10sccm。
从上述工艺参数可知，参与刻蚀的刻蚀气体SF6的流量远大于作为侧壁保护气体C4F8的气体流量，因此步骤103以刻蚀衬底10为主。通过控制反应时间，大约为2秒，从而在衬底10上形成第一开口101，该第一开口101的深度远小于待形成的硅通孔的深度，大约为0.8μm。
参考图9和图5，步骤104，形成覆盖所述第一开口底部和侧壁的第一保护层102；
步骤104即是上述第一刻蚀工艺的“沉积”步骤，其工艺参数可以是：反应腔压强在1-300mtorr之间，所述反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在10-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
根据本发明的一个具体实施例，刻蚀形成的硅通孔深度（即，目标深度）大约为140μm，硅通孔的宽度（直径）大约为25μm。基于上述，步骤104具体的工艺参数可以是：反应腔压强大约为60mtorr，反应温度大约为10℃，低频射频功率大约为33瓦，高频射频功率大约为1800瓦，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量大约为10sccm，所述C4F8气体流量在大约为400sccm。
从上述工艺参数可知，作为侧壁保护气体C4F8的气体流量远大于作为刻蚀气体SF6的流量，通过形成CF聚合物沉积来保护第一开口的侧壁。通过控制反应时间，大约为2.5秒，可以在第一开口101的底部和侧壁形成第一保护层102。
参考图9和图6，步骤105，去除覆盖于所述第一开口101底部的保护层102；
步骤105即是上述第一刻蚀工艺的“清洗”步骤，其工艺参数可以是：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
根据本发明的一个具体实施例，刻蚀形成的硅通孔深度（即，目标深度）大约为140μm，硅通孔的宽度（直径）大约为25μm。基于上述，步骤105具体的工艺参数可以是：反应腔压强大约为70mtorr，反应温度大约为10℃，低频射频功率大约为200瓦，高频射频功率大约为1800瓦，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量大约为1000sccm，所述C4F8气体流量大约为10sccm。
步骤105的反应时间大约为2秒，并且仍然是采用SF6作为刻蚀气体，去除沉积在第一开口101底部的聚合物保护层，以暴露出被该聚合物保护层覆盖的衬底10，以便后续循环进行前述步骤103至步骤105的刻蚀工艺。
需要了解的是，步骤105的“清洗”步骤的工艺参数与步骤103的“刻蚀”步骤相差不大。也就是说，在其他实施例中，可以不必要单独进行如本实施例所述的“清洗”步骤，而是仅采用其中一个，例如，仅采用“刻蚀”步骤或“清洗”步骤，通过调整该步骤的反应时间即可在一个步骤同时完成清洗以及刻蚀。例如，第一刻蚀工艺可以仅包括“刻蚀、沉积”两个步骤，其中“沉积”步骤如步骤104所述，而“刻蚀”步骤可以如步骤103或步骤105所述，唯一的区别是，调整该“刻蚀”步骤的反应时间为大约为原来包括“刻蚀、沉积”两个步骤所需时间的总和，例如调整大约为4秒。
参考图9和图7，步骤106，循环进行前述步骤103至步骤105，获得第一通孔40，所述第一通孔40具有预定深度；
具体的，在步骤105之后，采用原步骤103的工艺条件在第一开口101暴露出的衬底10上继续进行“刻蚀”，获得第二开口；采用步骤104的工艺条件进行“沉积”，在第二开口的底部和侧壁形成第二保护层；采用步骤105的工艺条件进行“清洗”，去除第二开口底部的第二保护层，以此类推。
类似的，循环重复前述步骤103至步骤105，这样第一开口101、第二开口及第n开口叠加即获得预定深度的第一通孔40，其中，n代表第一刻蚀工艺所进行的循环次数。当然，由于工艺参数相同，因此第二开口以及后续形成的第n开口与第一开口的宽度、深度基本一致。
若，循环前述步骤直至刻蚀停止层20，可以获得目标深度的硅通孔，然而，如前所述，容易在硅通孔底部，衬底10与刻蚀停止层20的界面处形成钻蚀（notching）现象。因此，作为一个实施例，采用第一刻蚀工艺仅刻蚀到某一预定深度即停止，此时所述预定深度距离硅通孔的目标深度之差h小于等于10μm，也即第一通孔40的底部距离刻蚀停止层20的上表面不超过10μm。
参考图9和图8，步骤107，以所述掩膜层30为掩膜，在所述第一通孔40内刻蚀所述衬底10形成第二通孔50，直至刻蚀停止层20。上述第一通孔40的预定深度距离目标深度之差也就是步骤107刻蚀所述衬底的深度h。
步骤107采用第二刻蚀工艺，其工艺参数可以是：反应腔压强在1-300mtorr之间，所述反应温度0-60℃之间，所述反应气体采用SF6、O2和CF4，其中所述SF6气体流量在50-1000sccm之间，所述O2气体流量在10-800sccm之间，所述CF4气体流量在10-800sccm之间。
根据本发明的具体实施例，根据本发明的一个具体实施例，刻蚀形成的硅通孔深度（即，目标深度）大约为140μm，硅通孔的宽度（直径）大约为25μm。基于上述，步骤107具体的工艺参数可以是：反应腔压强大约为150mtorr，反应温度大约为10℃，低频射频功率大约为100瓦，高频射频功率大约为2500瓦，所述反应气体采用SF6、O2和CF4，其中所述SF6气体流量大约为250sccm，所述O2气体流量大约为600sccm，所述CF4气体流量大约为300sccm。
从上述工艺参数可以看出，步骤107明显增加了反应腔的压强，大约是第一刻蚀工艺的两倍，通过增加反应腔压强，可以有效控制步骤107第二通孔50的垂直度，避免可能在第二通孔50底部形成的钻蚀。
步骤107也明显增加了射频功率，射频功率的增加可以决定刻蚀过程中物理轰击所占的比重，减小刻蚀气体对通孔侧壁的影响。
此外，步骤107明显减小了作为刻蚀气体SF6的气体流量，这样也就从整体上减小了刻蚀去除衬底材料的能力，但因为前述增加了射频功率，又可以保证通孔的垂直轰击能力，减小对通孔侧壁的影响。
并且步骤107采用O2和CF4而不是C4F8作为侧壁保护气体，该侧壁保护气体在刻蚀过程中可以去除部分在形成第一通孔40时形成在侧壁的聚合物，对整个硅通孔侧壁的粗糙度进行平滑修复，形成垂直形貌良好的硅通孔。
本实施例中，采用上述步骤107的工艺，大约经过120秒，刻蚀所述衬底10直至刻蚀停止层，获得第二通孔50。所述第一通孔40和第二通孔50即构成所需目标深度的硅通孔。
发明人经过反复实验发现，采用步骤107的工艺条件进行刻蚀，是否能够很好的控制第二通孔的垂直形貌，除了上述工艺参数之外，所预留给步骤107的待刻蚀的衬底深度对通孔的垂直形貌也会产生影响。若预留给步骤107的刻蚀深度太大，例如大于10μm，由于第二刻蚀工艺固有的工艺限制，即便采用步骤107经过优化的工艺参数进行刻蚀，也很难获得好的通孔形貌。
因此，根据本发明提供的方法，在形成硅通孔的过程中，结合两种不同的刻蚀工艺，先通过循环进行的第一刻蚀工艺获得具有高深宽比的通孔，并预留部分深度采用第二刻蚀工艺进行刻蚀，并且通过优化第二刻蚀工艺的工艺参数，如工作压力、射频功率、反应气体的选择及气体流量等，从而既可以获得具有高深宽比的硅通孔，又可以避免在硅通孔底部形成钻蚀（notching），提高产品良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种通孔的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；
在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；
沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔，所述第一通孔的底部距离刻蚀停止层不超过10μm；以及
沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层；
其中，所述第二刻蚀工艺的反应腔压强大于所述第一刻蚀工艺的反应腔压强；
所述第二刻蚀工艺的射频功率大于所述第一刻蚀工艺的射频功率；
所述第一刻蚀工艺的反应气体采用SF6以及C4F8，所述第二刻蚀工艺的反应气体采用SF6、O2和CF4；所述第二刻蚀工艺的反应气体SF6的气体流量小于所述第一刻蚀工艺的反应气体SF6的气体流量。
2.如权利要求1所述的方法，其特征在于，所述第二刻蚀工艺的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度0-60℃之间，所述反应气体采用SF6、O2和CF4，其中所述SF6气体流量在50-1000sccm之间，所述O2气体流量在10-800sccm之间，所述CF4气体流量在10-800sccm之间。
3.如权利要求1所述的方法，其特征在于，所述第一刻蚀工艺包括多个间隔进行的第三刻蚀步骤，所述第三刻蚀步骤刻蚀的深度小于所述第一深度。
4.如权利要求3所述的方法，其特征在于，所述第三刻蚀步骤的工艺参数包括：反应腔压强在1-300mtorr之间，所述反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
5.如权利要求3所述的方法，其特征在于，每两个第三刻蚀步骤之间包括在形成的通孔侧壁和底部形成保护层、以及去除通孔底部保护层的步骤。
6.如权利要求5所述的方法，其特征在于，所述形成保护层的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在10-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
7.如权利要求5所述的方法，其特征在于，所述去除通孔底部的保护层的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。
8.如权利要求1所述的方法，其特征在于，所述衬底包括硅材料。
9.如权利要求1所述的方法，其特征在于，所述刻蚀停止层包括氧化硅材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310582619.3A CN104658962B (zh) | 2013-11-19 | 2013-11-19 | 通孔的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310582619.3A CN104658962B (zh) | 2013-11-19 | 2013-11-19 | 通孔的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104658962A CN104658962A (zh) | 2015-05-27 |
| CN104658962B true CN104658962B (zh) | 2017-09-22 |
Family
ID=53249932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310582619.3A Active CN104658962B (zh) | 2013-11-19 | 2013-11-19 | 通孔的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104658962B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106335871A (zh) * | 2016-08-30 | 2017-01-18 | 北京遥测技术研究所 | 一种硅基mems微纳通孔结构的制作方法 |
| CN108400127A (zh) * | 2018-03-07 | 2018-08-14 | 云谷（固安）科技有限公司 | 制造电容器的方法 |
| US20210103221A1 (en) * | 2019-10-08 | 2021-04-08 | International Business Machines Corporation | Tool control using multistage lstm for predicting on-wafer measurements |
| KR20220119139A (ko) * | 2019-12-23 | 2022-08-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 애플리케이션들에 대해 재료 층을 에칭하기 위한 방법들 |
| CN111799180B (zh) * | 2020-07-31 | 2023-02-10 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法 |
| CN111952169A (zh) * | 2020-08-21 | 2020-11-17 | 北京北方华创微电子装备有限公司 | 聚酰亚胺刻蚀方法 |
| US11929280B2 (en) | 2020-09-22 | 2024-03-12 | Changxin Memory Technologies, Inc. | Contact window structure and method for forming contact window structure |
| CN114256136B (zh) * | 2020-09-22 | 2024-03-26 | 长鑫存储技术有限公司 | 接触窗结构、金属插塞及其形成方法、半导体结构 |
| EP4002437B1 (en) | 2020-09-22 | 2023-08-02 | Changxin Memory Technologies, Inc. | Method of forming a contact window structure |
| CN115084014A (zh) * | 2022-06-29 | 2022-09-20 | 北京量子信息科学研究院 | 超导量子芯片集成电路的硅通孔制造方法及集成电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| CN100353490C (zh) * | 2004-02-17 | 2007-12-05 | 三洋电机株式会社 | 半导体装置的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759340B2 (en) * | 2002-05-09 | 2004-07-06 | Padmapani C. Nallan | Method of etching a trench in a silicon-on-insulator (SOI) structure |
| US8871105B2 (en) * | 2011-05-12 | 2014-10-28 | Lam Research Corporation | Method for achieving smooth side walls after Bosch etch process |
-
2013
- 2013-11-19 CN CN201310582619.3A patent/CN104658962B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| CN100353490C (zh) * | 2004-02-17 | 2007-12-05 | 三洋电机株式会社 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104658962A (zh) | 2015-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104658962B (zh) | 通孔的形成方法 | |
| TWI757334B (zh) | 準原子層蝕刻方法 | |
| CN105609471B (zh) | 用于垂直nand孔蚀刻的镀覆金属硬掩模 | |
| CN104425613B (zh) | 多高度半导体结构 | |
| CN102130045B (zh) | 通孔加工方法 | |
| US11398386B2 (en) | Plasma etch processes | |
| JP2010245101A (ja) | ドライエッチング方法 | |
| CN108206131A (zh) | 半导体结构以及半导体结构的形成方法 | |
| CN108231759B (zh) | 半导体结构 | |
| TW201530654A (zh) | 蝕刻的方法 | |
| TW201921489A (zh) | 用於自對準多重圖案化之選擇性氧化物蝕刻方法 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| US9355891B2 (en) | Method for exposing a layer | |
| US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
| JP2017208548A5 (zh) | ||
| Lin et al. | Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas | |
| CN105097494B (zh) | 刻蚀方法 | |
| CN103700622B (zh) | 硅通孔的形成方法 | |
| US7737049B2 (en) | Method for forming a structure on a substrate and device | |
| Laermer et al. | Through-silicon vias using Bosch DRIE process technology | |
| US8642484B2 (en) | Method for manufacturing semiconductor device | |
| CN105226009B (zh) | 半导体器件的形成方法 | |
| Choi et al. | Use of Hard Mask for Finer (< 10 μm) Through Silicon Vias (TSVs) Etching | |
| CN108133888B (zh) | 一种深硅刻蚀方法 | |
| US9607847B1 (en) | Enhanced lateral cavity etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |