CN105226009B - 半导体器件的形成方法 - Google Patents

Abstract

本发明提供一种半导体器件的形成方法。包括：在半导体衬底上的第一介质层内形成第一插塞后，在第一介质层上形成覆盖第一插塞的保护层；在保护层上形成第二介质层，并刻蚀第二介质层，在第二介质层内形成第二开孔，露出所述第一插塞顶部的保护层后，去除所述第一插塞顶部的保护层，至露出第一插塞。其中，刻蚀第二介质层时，即使第一插塞表面有孔洞，保护层可有效保护第一插塞，避免刻蚀第二介质层产生的刻蚀副产物落入第一插塞的孔洞中，从而在后续向所述第二开孔内填充第二金属材料形成第二插塞后，避免所述刻蚀副产物影响第二插塞和第一插塞的性能。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体器件的形成方法。

背景技术

随着集成电路(简称IC)制造技术的飞速发展，传统集成电路的工艺节点逐渐减小，集成电路器件的尺寸不断缩小，在一片晶圆上，半导体元件的数量不断增加，为此集成电路制备工艺不断革新以提高集成电路器件的性能。

如在为了满足半导体元件数量增多要求，在一片晶圆上往往包括多层结构的半导体元件，而相邻层的半导体元件通过金属互连结构实现电连接，从而在特定面积的芯片上增加半导体元件数量，提高半导体器件的集成度。

参考图1所述，在半导体衬底10上形成晶体管11后，在晶体管11周边包覆介质层13，并在介质层13内开设导通晶体管11源漏区12的通孔，并向通孔内填充金属以形成金属插塞14，之后再所述晶体管11以及介质层13上形成层间介质层15，并在层间介质层15内开设导通所述晶体管11的栅极，以及介质层13内金属插塞14的通孔，再向层间介质层15的通孔内填充金属材料形成金属互连结构16和17；之后再于所述层间介质层15上形成与所述金属互连结构16和17连接的半导体元件……依此重复，从而在同一半导体衬底上形成多层结构的半导体元件。

然而，随着半导体器件的发展，对应半导体器件的精度要求不断提高，但现有工艺形成具有多层半导体元件结构的半导体器件的性能较差，无法满足半导体器件发展需求。

为此，如何提高多层结构的半导体器件的性能稳定性是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以提高半导体器件的性能。

为解决上述问题，本发明所提供的半导体器件的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成第一介质层；

刻蚀所述第一介质层，在所述第一介质层内形成第一开孔；

向所述第一开孔内填充第一金属，形成第一插塞；

在所述第一插塞上形成保护层；

在所述保护层上形成第二介质层后，刻蚀所述第二介质层，形成第二开孔，所述第二开孔露出所述第一插塞顶部的所述保护层；

沿着所述第二开孔，去除所述第一插塞顶部的所述保护层，露出所述第一插塞。

可选地，所述保护层的材料为氮化硅、氮氧化硅或掺碳的氮化硅。

可选地，所述保护层的厚度为

可选地，形成保护层的方法为化学气相沉积法或原子层沉积法。

可选地，去除所述第一插塞顶部的所述保护层的方法为离子轰击法。

可选地，所述离子轰击法采用的离子包括氩离子。

可选地，所述离子轰击法的工艺包括：通入流量为50～200sccm氦气，控制功率为100～200W，将氦气离子化为氦离子，以轰击所述保护层。

可选地，所述离子轰击法采用的离子为氩离子和氦离子的混合体。

可选地，向所述第一开孔内填充第一金属，形成第一插塞的步骤包括：

在所述第一介质层上形成第一金属层，所述第一金属层填充满所述第一开孔，且覆盖所述第一介质层；

采用平坦化工艺去除第一介质层上的第一金属层。

可选地，在形成所述第二开孔，并露出所述第一插塞后，所述半导体器件的形成方法还包括：

在所述第二介质层上形成第二金属层，所述第二金属层填充满所述第二开孔，在所述第二开孔内形成与所述第一插塞电连接的第二插塞。

与现有技术相比，本发明的技术方案具有以下优点：

在形成第一插塞后，在所述第一插塞上方形成保护层，在之后刻蚀所述第二介质层过程中，即使所述第一插塞表面形成有孔洞，所述保护层可有效保护所述第一插塞，避免刻蚀所述第二介质层时产生的刻蚀副产物落入所述第一插塞的孔洞中，并由此降低所述第一插塞的性能，从而在后续向所述第二开孔内填充第二金属材料形成第二插塞后，避免所述刻蚀副产物影响后续形成的第二插塞和第一插塞的电学性能，优化所述第一插塞和第二插塞整体的性能，以及后续形成的半导体器件的性能。

进一步可选地，在所述保护层上形成第二介质层，并在第二介质层内形成露出所述第一插塞顶部保护层的第二开孔后，沿所述第二开孔以离子轰击法去除保护层，露出所述第一插塞。以离子轰击法去除保护层时，可避免产生新的副产物，同时离子轰击保护层时，还可有效去除所述第二开孔中的刻蚀所述第二介质层时所产生的刻蚀副产物，从而提高第二开孔的清洁度，以提高后续形成于第二开孔内的导电插塞性能。

附图说明

图1至图4为现有的多层结构的半导体器件的结构示意图；

图5至图17是本发明半导体器件的形成方法一实施例的示意图；

图18是本发明半导体器件的形成方法另一实施例的示意图。

具体实施方式

正如背景技术中所述，随着半导体器件的发展，对应半导体器件的精度要求不断提高，但现有工艺形成具有多层结构的半导体器件的性能较差，无法满足半导体器件发展需求。分析其原因，参考图2至图4所示。

随着半导体器件特征尺寸减小，在具有多层半导体元件结构的半导体器件形成过程中，介质层(以及层间介质层中)内以用于形成金属插塞(以及金属互连结构)的通孔的深宽比也逐渐增大，因而如图2所示，在向介质层13上形成填充满介质层13内通孔的金属层141后，会在通孔内的金属层中形成空隙181；接着参考图3所示，当在平坦化工艺去除部分后的金属层，形成金属插塞142后，在金属插塞142内会形成上端开口的孔洞18；参考图4所示，之后，在所述介质层13和金属插塞142上形成层间介质层15，并刻蚀层间介质层15形成于所述金属插塞142对应的通孔161时，产生的刻蚀副产物19会进入所述金属插塞142的孔洞18内，后续在所述通孔161内形成金属互连结构时，进入所述空洞18内的刻蚀副产物会影响金属插塞142的性能，进而影响相邻两层半导体元件的电连接稳定性。

为此，本发明提供了一种半导体器件的形成方法。

所述半导体器件的形成方法包括：在半导体衬底上形成第一介质层，并刻蚀所述第一介质层，在第一介质层内形成第一开孔；向所述第一开孔内填充第一金属形成第一插塞后，在所述第一介质层上形成覆盖所述第一插塞的保护层；之后在保护层上形成第二介质层，并刻蚀所述第二介质层，形成第二开孔，所述第二开孔露出所述第一插塞顶部的保护层；再去除所述第一插塞顶部的所述保护层，至露出所述第一插塞。

上述技术方案中，在形成第一插塞后，在所述第一插塞上方形成保护层，之后刻蚀所述第二介质层过程中，即使所述第一插塞表面形成有孔洞，所述保护层可有效保护所述第一插塞，避免刻蚀所述第二介质层时产生的刻蚀副产物落入所述第一插塞的孔洞中，从而影响第一插塞的性能，以及影响后续向所述第二开孔内填充金属材料后形成的第二插塞的电学性能，进而优化所述第一插塞和第二插塞整体的性能，并由此优化后续形成的半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图，以金属互连结构的形成实例为实施例对本发明的具体实施例作详细的说明。值得注意的是，本发明半导体器件的形成方法可用于互连结构的形成工艺中，也可用于如CMOS器件形成工艺中，其并不限定本发明的保护范围。

图5～图17为提供的半导体器件的形成方法的一实施例的结构示意图。

本实施例金属互连结构的形成方法具体包括：

参考图5所示，提供半导体衬底20。

本实施例中，所述半导体衬底20为硅衬底，但在其他实施例中，所述半导体衬底20还可为锗、锗硅、砷化镓衬底或绝缘体上硅衬底，常见的半导体衬底均可作为本实施例中的半导体衬底，所述半导体衬底并不限定本发明的保护范围。

本实施例中，所述半导体衬底20上形成有晶体管30。所述晶体管30包括位于凸起于所述半导体衬底20上方的栅极31，以及位于所述栅极31周侧且形成于所述半导体衬底20内的源漏区32。

所述晶体30管可以为常规的CMOS晶体管，也可以为鳍式场效应晶体管(Fin-Fet)，所述晶体管30的种类和结构并不限定本发明的保护范围。

本实施例中，所述栅极31为金属栅极。

结合参考图6所示，在所述本半导体衬底20上形成第一介质层40，所述第一介质层40包裹所述栅极31。

本实施例中，所述第一介质层40的表面与所述栅极31的顶部齐平，形成工艺包括先在所述半导体衬底20上形成覆盖所述晶体管30的第一介质层材料，之后采用化学机械研磨工艺(CMP)等平坦化工艺去除部分厚度的第一介质层材料，形成所述第一介质层40。

之后，在所述第一介质层40上形成阻挡层51，并在所述阻挡层51上形成掩模(图中未显示)后，并以所述掩模为掩模刻蚀所述阻挡层51和所述介质层40，在所述介质层40内形成第一开孔41，所述第一开孔41露出所述晶体管30的源漏区32。

之后，向所述第一开孔41内填充第一金属，以形成第一插塞。图7和图8是本实施例中，在第一开孔41内形成第一插塞的示意图。

先参考图7所示，在所述阻挡层51上形成第一金属层61，所述第一金属层61填充满所述第一开孔41。

本实施例中，所述第一金属层61的材料为钨，形成工艺为PVD。在其他实施例中，所述第一金属层61的材料还可为铜等金属，所述第一金属层61的材料以及形成工艺，并不限定本发明的保护范围。

接着参考图8所示，采用平坦化工艺，以所述阻挡层51为停止层，去除部分厚度的所述第一金属层61，露出所述阻挡层51，在所述第一介质层40的第一开孔41内形成第一插塞63。

本实施例中，所述平坦化工艺为CMP。

结合参考图7和图8所示，随着半导体特征尺寸减小，所述第一开孔41的深宽比增大，因而如图7所示，在所述第一开孔41内形成钨中，会形成空隙62，而在平坦化工艺去除部分厚度的钨后，所述空隙62暴露，在所述第一插塞3的表面形成开口的孔洞621。

参考图9所示，在所述阻挡层51以及所述第一插塞63上形成保护层52。

本实施例中，所述保护层52的材料为氮化硅(SiN)、氮氧化硅(SiON)或掺碳的氮化硅(NDC)，形成工艺包括化学气相沉积法(Chemical Vapor Deposition，CVD)或是原子层沉积法(Atomic layer deposition，ALD)。

接着参考图10所示，在所述保护层52上形成第二介质层43，结合参考图11所示，刻蚀所述第二介质层43，位于所述第一插塞63上方，在所述第二介质层43内形成与所述第一插塞63对应的第二开孔44，所述第二开孔44露出所述第一插塞63顶部的保护层52。

本实施例中，所述保护层52用于作为刻蚀所述第二介质层43的刻蚀阻挡层。

继续参考图11所示，在刻蚀所述第二介质层43时会形成刻蚀副产物441，结合参考图8所示，若所述刻蚀副产物441落入所述第一插塞63的孔洞621内，会降低所述第一插塞63的性能。本实施例中，所述保护层52覆盖在所述第一插塞63上，从而可有效避免所述刻蚀副产物441进入所述第一插塞63内，以确保所述第一插塞63的性能。

在刻蚀所述第二介质层43时，所述保护层52会受到损伤，若所述保护层52过薄，可能会被刻穿，从而使得所述刻蚀副产物441进入所述第一插塞63内；若所述保护层52过厚，影响后续去除所述保护层52的工艺，提高工艺成本同时，造成其他结构损伤。

本实施例中，所述保护层52的厚度为

结合参考图12所示，在形成所述第二开孔44后，在所述第二介质层43上形成牺牲层45，所述牺牲层45填充满所述第二开孔44。

之后，参考图13和14所示，在所述牺牲层45上形成掩模46，并以所述掩模46为掩模继续刻蚀所述牺牲层45、第二介质层43、保护层52和阻挡层51，在所述第二介质层43内形成第三开孔47，所述第三开孔47露出所述晶体管30的栅极31。

本实施例中，所述掩模46为光刻胶掩模，形成工艺包括：在所述牺牲层45上形成光刻胶层，之后经曝光显影工艺后，形成所述光刻胶掩模。所述牺牲层45为有机抗反射层(organic under-layer resist，ODL)，所述牺牲层45在填充满所述第二开孔44同时，可有效提高所述光刻胶掩模的精确度。

在形成所示第三开孔47后，去除所述掩模46和所述牺牲层45，露出所述第二开孔44。

本实施例中，去除所述掩模46和牺牲层45的工艺可为灰化工艺，或是湿法刻蚀工艺，其为本领域成熟工艺，在此不再赘述。

参考图15所示，在露出所述第二开孔44后，沿着所述第二开孔44，去除所述第一插塞63顶部的保护层52，露出所述第一插塞63。

本实施例中，去除所述第一插塞63顶部的保护层52的方法为离子轰击法。

本实施例中，所述第一离子为氩离子(Ar+)。具体工艺包括：

向工艺腔室内通入含有氩气的轰击气体，所述氩气被电离成氩离子后轰击所述保护层52。

若工艺腔室中的功率过小，氩气电离度过小，会降低第一离子轰击阻挡层52力度，进而降低了击穿所述保护层52的效率；若功率过大，氩气电离度过大，增加了轰击保护层的工艺控制难度。若第一气体流量过大，工艺腔室内的氩离子浓度过大，增加工艺控制难度；若第一气体流量过小，氩离子浓度过小，降低第一离子轰击阻挡层52力度，进而降低了击穿所述保护层52的效率。

本实施例中，控制功率为100～200W，含有氩气的轰击气体的流量为50～200sccm。

在另一实施例中，用于轰击所述保护层52的离子为氩离子和氦离子的混合体。

具体工艺可包括：向工艺腔室内通入含有氩气和氦气的轰击气体，氩气和氦气被电离呈氩离子和氦离子后，轰击所述保护层52。其中，轰击气体的流量为50～200sccm，控制功率为100～200W，。

在轰击所述保护层52时，氩离子具有较大的能量，可提高轰击力度，氦离子可有效稀释氩离子的浓度，以提高轰击工艺的稳定性和可控性。

但若所述第一离子中，氩离子量过小，轰击保护层52的力度过小，降低击穿所述保护层52的效率。

本实施例中，若所述第一离子为含有氩离子和其他离子的混合体，氩离子的体积比大于或等于40％。

此外，在所述氩离子轰击所述保护层52时，可以避免形成过多的新的杂质，而且所述氩离子还可同时轰击附着于所述第二开孔44内的刻蚀副产物441(参考图11所示)，以及第三开孔47内的刻蚀副产物，以清除第二开孔44和第三开孔7内的杂质。

可选地，本实施例中，在以氩离子击穿所述保护层52露出所述第一插塞63后，进行湿法清洗工艺，以进一步清洗第二开孔44和第三开孔47。

接着参考图16所示，在所述第二介质层43上形成第二金属层64，所述第二金属层64填充满所述第二开孔44和第三开孔47，之后参考图17所示，采用诸如CMP等平坦化工艺去除部分厚度的所述第二金属层64，露出所述第二介质层43表面，以在所述第二开孔44内形成与所述第一插塞63电连接的第二插塞65，在所述第三开孔47内形成与所述栅极31电连接的第三插塞66。

基于上述以氩离子轰击所述保护层52时，以有效清除所述第二开孔44和第三开孔47内的杂质，从而可避免过多的杂质进入所述第二插塞65和第三插塞66，以优化所述第二插塞65和第三插塞66性能。

本实施例中，所述第二金属层64的材料为钨。在其他实施例中，所述第二金属层64的材料还可为铜等金属，所述第二金属层64的材料以及形成工艺并不限定本发明的保护范围。

本实施例中，在第一介质层的第一开孔内形成第一插塞后，在所述第一介质层上形成覆盖所述第一插塞的保护层；后续在保护层上形成第二介质层，并刻蚀所述第二介质层以形成第二开孔时，所述保护层可有效保护所述第一插塞，避免刻蚀所述第二介质层时产生的刻蚀副产物落入所述第一插塞的孔洞中；之后，再以离子轰击法去除位于所述第一插塞顶部的保护层，至露出所述第一插塞。期间，以离子轰击法去除所述保护层可避免产生过多的副产物，且离子轰击法还可有效清除所述第二开孔中的刻蚀所述第二介质层时所产生的刻蚀副产物，从而在后续向所述第二开孔内填充第二金属层形成第二插塞时，避免过多的杂质进入所述第二插塞，进而优化所述第一插塞和第二插塞的性能。

参考图18所示，为本发明另一实施例的结构示意图。

该另一实施例的技术方案与上述实施例的技术方案大致相同，其区别在于，在刻蚀所述第二介质层43以形成底部露出所述栅极31的第三开孔的步骤包括：

先刻蚀所述第二介质层43、牺牲层45以及保护层52形成第三开孔48，所述第三开孔48露出所述阻挡层51，即所述第三开孔48底部保留部分厚度的阻挡层51。

之后在去除所述光刻胶掩模和46和牺牲层45后，沿着所述第二开孔44，以氩离子轰击所述保护层52露出所述第一插塞63的同时，沿着所述第三开孔48，以氩离子轰击所述阻挡层51，直至露出所述栅极31。

在又一个实施例中，在刻蚀所述第二介质层以形成底部露出所述栅极的第三开孔的步骤包括：

先刻蚀所述第二介质层和牺牲层，至露出所述保护层52，形成第三开孔，即所述第三开孔底部保留部分厚度的保护层52。

之后在去除所述光刻胶掩模和牺牲层后，沿着所述第二开孔，以氩离子轰击所述保护层露出所述第一插塞的同时，沿着所述第三开孔，以氩离子轰击所述保护层和阻挡层，直至露出所述栅极。

上述简单的改变均在本发明的保护范围内。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体器件的形成方法，其特征在于：包括：

提供半导体衬底，所述半导体衬底上形成有晶体管，在所述半导体衬底上形成第一介质层；

在所述第一介质层上形成阻挡层；

刻蚀所述阻挡层和所述第一介质层，在所述第一介质层内形成第一开孔；

向所述第一开孔内填充第一金属，形成第一插塞；

在所述第一插塞上形成保护层；

在所述保护层上形成第二介质层后，刻蚀所述第二介质层，形成第二开孔，所述第二开孔露出所述第一插塞顶部的所述保护层；

沿着所述第二开孔，去除所述第一插塞顶部的所述保护层，露出所述第一插塞；

在形成所述第二开孔并露出所述第一插塞后，在所述第二介质层上形成牺牲层，所述牺牲层填充满所述第二开孔；

在所述牺牲层上形成掩模，并以所述掩模为掩模继续刻蚀所述牺牲层、第二介质层、保护层和阻挡层，在所述第二介质层内形成第三开孔，所述第三开孔露出所述晶体管的栅极；

所述掩模为光刻胶掩模，所述牺牲层为有机抗反射层；

在形成所述第三开孔后，去除所述掩模和所述牺牲层，露出所述第二开孔；

在所述第二介质层上形成第二金属层，所述第二金属层填充满所述第二开孔和第三开孔，以在所述第二开孔内形成与所述第一插塞电连接的第二插塞，在所述第三开孔内形成与所述栅极电连接的第三插塞。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为氮化硅、氮氧化硅或掺碳的氮化硅。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为

4.如权利要求2所述的半导体器件的形成方法，其特征在于，形成保护层的方法为化学气相沉积法或原子层沉积法。

5.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述第一插塞顶部的所述保护层的方法为离子轰击法。

6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述离子轰击法采用的离子包括氩离子。

7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述离子轰击法的工艺包括：通入流量为50～200sccm氦气，控制功率为100～200W，将氦气离子化为氦离子，以轰击所述保护层。

8.如权利要求5所述的半导体器件的形成方法，其特征在于，所述离子轰击法采用的离子为氩离子和氦离子的混合体。

9.如权利要求1所述的半导体器件的形成方法，其特征在于，向所述第一开孔内填充第一金属，形成第一插塞的步骤包括：

在所述第一介质层上形成第一金属层，所述第一金属层填充满所述第一开孔，且覆盖所述第一介质层；

采用平坦化工艺去除第一介质层上的第一金属层。