JP2009038358A5 - - Google Patents

Download PDF

Info

Publication number
JP2009038358A5
JP2009038358A5 JP2008175550A JP2008175550A JP2009038358A5 JP 2009038358 A5 JP2009038358 A5 JP 2009038358A5 JP 2008175550 A JP2008175550 A JP 2008175550A JP 2008175550 A JP2008175550 A JP 2008175550A JP 2009038358 A5 JP2009038358 A5 JP 2009038358A5
Authority
JP
Japan
Prior art keywords
substrate
protrusions
semiconductor
bonding
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008175550A
Other languages
English (en)
Other versions
JP5507063B2 (ja
JP2009038358A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008175550A priority Critical patent/JP5507063B2/ja
Priority claimed from JP2008175550A external-priority patent/JP5507063B2/ja
Publication of JP2009038358A publication Critical patent/JP2009038358A/ja
Publication of JP2009038358A5 publication Critical patent/JP2009038358A5/ja
Application granted granted Critical
Publication of JP5507063B2 publication Critical patent/JP5507063B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (11)

  1. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    前記複数の第1の半導体膜が形成されている領域とは異なる領域において、複数の第2の凸部を有し、半導体でなる第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成することを特徴とする半導体装置の作製方法。
  2. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    前記複数の第1の半導体膜が形成されている領域とは異なる領域において、複数の第2の凸部を有し、半導体でなる第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成し、
    前記第2のボンド基板に対して垂直方向における前記複数の第2の凸部の幅は、前記複数の第1の半導体膜の膜厚より大きいことを特徴とする半導体装置の作製方法。
  3. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    半導体でなる第2のボンド基板が前記複数の第1の半導体膜の少なくとも一つと重なるように、前記複数の第1の半導体膜が形成されている領域とは異なる領域において、複数の第2の凸部を有する前記第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成し、
    前記第2のボンド基板に対して垂直方向における前記複数の第2の凸部の幅は、前記複数の第1の半導体膜の膜厚より大きいことを特徴とする半導体装置の作製方法。
  4. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    半導体でなる第2のボンド基板が有する複数の第2の凸部以外の領域において、前記第2のボンド基板が前記複数の第1の半導体膜の少なくとも一つと重なるように、前記複数の第2の凸部を有する前記第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成し、
    前記第2のボンド基板に対して垂直方向における前記複数の第2の凸部の幅は、前記複数の第1の半導体膜の膜厚より大きいことを特徴とする半導体装置の作製方法。
  5. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    前記複数の第1の半導体膜が形成されている領域とは異なる領域において、複数の第2の凸部を有し、半導体でなる第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成し、
    前記第2のボンド基板に対して垂直方向における前記複数の第2の凸部の幅は、前記複数の第1の半導体膜の膜厚より大きく、
    前記複数の第1の凸部は、前記第1のボンド基板の縁から離れた位置に形成されており、
    前記複数の第2の凸部は、前記第2のボンド基板の縁から離れた位置に形成されていることを特徴とする半導体装置の作製方法。
  6. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    半導体でなる第2のボンド基板が前記複数の第1の半導体膜の少なくとも一つと重なるように、前記複数の第1の半導体膜が形成されている領域とは異なる領域において、複数の第2の凸部を有する前記第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成し、
    前記第2のボンド基板に対して垂直方向における前記複数の第2の凸部の幅は、前記複数の第1の半導体膜の膜厚より大きく、
    前記複数の第1の凸部は、前記第1のボンド基板の縁から離れた位置に形成されており、
    前記複数の第2の凸部は、前記第2のボンド基板の縁から離れた位置に形成されていることを特徴とする半導体装置の作製方法。
  7. 複数の第1の凸部を有し、半導体でなる第1のボンド基板をベース基板上に貼り合わせた後、前記複数の第1の凸部を前記第1のボンド基板から分離することで、複数の第1の半導体膜を前記ベース基板上に形成し、
    半導体でなる第2のボンド基板が有する複数の第2の凸部以外の領域において、前記第2のボンド基板が前記複数の第1の半導体膜の少なくとも一つと重なるように、前記複数の第2の凸部を有する前記第2のボンド基板を前記ベース基板上に貼り合わせた後、前記複数の第2の凸部を前記第2のボンド基板から分離することで、複数の第2の半導体膜を前記ベース基板上に形成し、
    前記第2のボンド基板に対して垂直方向における前記複数の第2の凸部の幅は、前記複数の第1の半導体膜の膜厚より大きく、
    前記複数の第1の凸部は、前記第1のボンド基板の縁から離れた位置に形成されており、
    前記複数の第2の凸部は、前記第2のボンド基板の縁から離れた位置に形成されていることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項7のいずれか1項において、
    前記複数の第1の凸部上には、ヒドロ酸化またはプラズマ酸化を用いて絶縁膜が形成されており、
    前記複数の第1の凸部は、前記絶縁膜を間に挟むように、前記ベース基板上に貼り合わされることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項7のいずれか1項において、
    前記複数の第2の凸部上には、ヒドロ酸化またはプラズマ酸化を用いて絶縁膜が形成されており、
    前記複数の第2の凸部は、前記絶縁膜を間に挟むように、前記ベース基板上に貼り合わされることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項7のいずれか1項において、
    前記ベース基板上には絶縁膜が形成されており、
    前記複数の第1の凸部または前記複数の第2の凸部は、前記絶縁膜を間に挟むように、前記ベース基板上に貼り合わされることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至請求項10のいずれか1項において、
    前記第1のボンド基板の分離は、ドーピングにより前記第1のボンド基板に脆化層を形成した後、マイクロ波による誘電加熱を用いて前記第1のボンド基板を選択的に加熱することで、前記脆化層において行われることを特徴とする半導体装置の作製方法。
JP2008175550A 2007-07-09 2008-07-04 半導体装置の作製方法 Expired - Fee Related JP5507063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008175550A JP5507063B2 (ja) 2007-07-09 2008-07-04 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007179241 2007-07-09
JP2007179241 2007-07-09
JP2008175550A JP5507063B2 (ja) 2007-07-09 2008-07-04 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009038358A JP2009038358A (ja) 2009-02-19
JP2009038358A5 true JP2009038358A5 (ja) 2011-07-21
JP5507063B2 JP5507063B2 (ja) 2014-05-28

Family

ID=40253498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175550A Expired - Fee Related JP5507063B2 (ja) 2007-07-09 2008-07-04 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US7745310B2 (ja)
JP (1) JP5507063B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
GB0914251D0 (en) * 2009-08-14 2009-09-30 Nat Univ Ireland Cork A hybrid substrate
EP2520202B1 (fr) * 2011-05-02 2014-07-23 Mocoffee AG Dispositif et capsule pour la préparation d'une boisson
KR101968637B1 (ko) * 2012-12-07 2019-04-12 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
US10236282B2 (en) 2013-12-18 2019-03-19 Intel Corporation Partial layer transfer system and method
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
GB2591096A (en) 2020-01-14 2021-07-21 Dawsongroup Plc An inflatable structure and method of transporting an inflatable structure
FR3131978B1 (fr) * 2022-01-17 2023-12-08 Soitec Silicon On Insulator Procede de fabrication d’une structure comprenant au moins deux paves sur un substrat

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252100A (ja) 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
AU4510801A (en) * 1999-12-02 2001-06-18 Teraconnect, Inc. Method of making optoelectronic devices using sacrificial devices
FR2842651B1 (fr) 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6767802B1 (en) 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
WO2007008897A1 (en) 2005-07-12 2007-01-18 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-induced ion cleaving and patternless transfer of semiconductor films
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7288458B2 (en) 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
KR101443580B1 (ko) 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
JP2009038358A5 (ja)
JP2013168419A5 (ja)
JP2009003434A5 (ja)
JP2013197382A5 (ja)
TW200638814A (en) Thermal enhanced low profile package structure and method for fabricating the same
JP2013001009A5 (ja)
EP1993128A3 (en) Method for manufacturing soi substrate
JP2009177144A5 (ja)
JP2009111375A5 (ja)
JP2010245412A5 (ja)
JP2016033967A5 (ja)
JP2008311635A5 (ja)
WO2008149584A1 (ja) 電子部品装置およびその製造方法
JP2013069808A5 (ja)
JP2013042180A5 (ja)
JP2010287883A5 (ja) 基板及び基板の作製方法
JP2009152565A5 (ja)
JP2014187166A5 (ja)
JP2014022465A5 (ja)
JP2011009723A5 (ja)
JP2010003296A5 (ja)
JP2012028755A5 (ja) 分離方法および半導体素子の作製方法
JP2010087492A5 (ja)
JP2014107448A5 (ja)
JP2014192386A5 (ja)