JP2010087492A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010087492A5 JP2010087492A5 JP2009201771A JP2009201771A JP2010087492A5 JP 2010087492 A5 JP2010087492 A5 JP 2010087492A5 JP 2009201771 A JP2009201771 A JP 2009201771A JP 2009201771 A JP2009201771 A JP 2009201771A JP 2010087492 A5 JP2010087492 A5 JP 2010087492A5
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- semiconductor substrate
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (7)
- ボンド基板となる第１の単結晶半導体基板と、第１の基板とを準備する第１の工程と、
前記第１の単結晶半導体基板に加速されたイオンを照射して前記第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記第１の単結晶半導体基板と前記第１の基板とを貼り合わせる第２の工程と、
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記第１の基板上に前記絶縁層を介して単結晶半導体層を形成する第３の工程とを有し、
前記分離された第１の単結晶半導体基板を、第２の単結晶半導体基板に貼り合わせて積層基板を形成し、前記積層基板を前記第１の工程におけるボンド基板として使用するＳＯＩ基板の作製方法。 - ボンド基板となる第１の単結晶半導体基板と、第１の基板とを準備する第１の工程と、
前記第１の単結晶半導体基板に加速されたイオンを照射して前記第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記第１の単結晶半導体基板と前記第１の基板とを貼り合わせる第２の工程と、
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記第１の基板上に前記絶縁層を介して単結晶半導体層を形成する第３の工程と、
前記分離された第１の単結晶半導体基板の状態を検査する第４の工程とを有し、
前記第４の工程における前記第１の単結晶半導体基板の状態の検査結果に基づいて、前記分離された第１の単結晶半導体基板を、再度前記第１の工程におけるボンド基板として使用する、又は前記分離された第１の単結晶半導体基板を前記第２の単結晶半導体基板に貼り合わせて積層基板を形成し、前記積層基板を前記第１の工程におけるボンド基板として使用するＳＯＩ基板の作製方法。 - 請求項２において、
前記第１の単結晶半導体基板の状態の検査は、少なくとも前記第１の単結晶半導体基板の厚さを測定するＳＯＩ基板の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記分離された第１の単結晶半導体基板と、前記第２の単結晶半導体基板との貼り合わせを、前記分離された第１の単結晶半導体基板の表面と、前記第２の単結晶半導体基板との表面の少なくとも一方に表面処理を行った後、前記分離された第１の単結晶半導体基板の表面と、前記第２の単結晶半導体基板との表面を接合させて積層基板を形成するＳＯＩ基板の作製方法。 - 請求項４において、
前記表面処理は、真空中でアルゴンを照射して前記分離された第１の単結晶半導体基板の表面と前記第２の単結晶半導体基板の表面の少なくとも一方の表面を活性化するＳＯＩ基板の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記分離された第１の単結晶半導体基板と、前記第２の単結晶半導体基板との貼り合わせを、前記第１の単結晶半導体基板と前記第２の単結晶半導体基板の少なくとも一方に形成された接合層を介して行うＳＯＩ基板の作製方法。 - 請求項１乃至請求項６のいずれか一項において、
前記第１の基板として、ガラス基板、単結晶半導体基板又は多結晶半導体基板を用いるＳＯＩ基板の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009201771A JP5572347B2 (ja) | 2008-09-05 | 2009-09-01 | Ｓｏｉ基板の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008227725 | 2008-09-05 | ||
| JP2008227725 | 2008-09-05 | ||
| JP2009201771A JP5572347B2 (ja) | 2008-09-05 | 2009-09-01 | Ｓｏｉ基板の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010087492A JP2010087492A (ja) | 2010-04-15 |
| JP2010087492A5 true JP2010087492A5 (ja) | 2012-10-11 |
| JP5572347B2 JP5572347B2 (ja) | 2014-08-13 |
Family
ID=41799628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009201771A Expired - Fee Related JP5572347B2 (ja) | 2008-09-05 | 2009-09-01 | Ｓｏｉ基板の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8187953B2 (ja) |
| JP (1) | JP5572347B2 (ja) |
| SG (1) | SG159484A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5364345B2 (ja) * | 2008-11-12 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| KR101731809B1 (ko) * | 2009-10-09 | 2017-05-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법 |
| US8367519B2 (en) * | 2009-12-30 | 2013-02-05 | Memc Electronic Materials, Inc. | Method for the preparation of a multi-layered crystalline structure |
| KR20120124352A (ko) * | 2010-02-05 | 2012-11-13 | 스미토모덴키고교가부시키가이샤 | 탄화규소 기판의 제조 방법 |
| KR20130063018A (ko) * | 2010-11-30 | 2013-06-13 | 쿄세라 코포레이션 | 복합 기판 및 제조방법 |
| US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
| TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| CN106409650B (zh) * | 2015-08-03 | 2019-01-29 | 沈阳硅基科技有限公司 | 一种硅片直接键合方法 |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| JP2019527477A (ja) * | 2016-07-12 | 2019-09-26 | キューエムエイティ・インコーポレーテッド | ドナー基材を再生するための方法 |
| WO2018011731A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Method of a donor substrate undergoing reclamation |
| US11289330B2 (en) * | 2019-09-30 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator (SOI) substrate and method for forming |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140786A (ja) * | 1997-07-18 | 1999-02-12 | Denso Corp | 半導体基板及びその製造方法 |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2000223682A (ja) | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
| US6468923B1 (en) * | 1999-03-26 | 2002-10-22 | Canon Kabushiki Kaisha | Method of producing semiconductor member |
| FR2834123B1 (fr) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| TWI233154B (en) | 2002-12-06 | 2005-05-21 | Soitec Silicon On Insulator | Method for recycling a substrate |
| JP5284576B2 (ja) * | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
-
2009
- 2009-08-26 SG SG200905695-3A patent/SG159484A1/en unknown
- 2009-08-31 US US12/550,520 patent/US8187953B2/en not_active Expired - Fee Related
- 2009-09-01 JP JP2009201771A patent/JP5572347B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010087492A5 (ja) | ||
| JP2012028755A5 (ja) | 分離方法および半導体素子の作製方法 | |
| JP2015173249A5 (ja) | 剥離方法 | |
| EP1993128A3 (en) | Method for manufacturing soi substrate | |
| TW200943477A (en) | Method for manufacturing SOI substrate | |
| EP2738797A3 (en) | Wafer processing laminate, wafer processing member, temporary adhering material for processing wafer, and manufacturing method of thin wafer | |
| WO2010080988A3 (en) | A method for fabricating thin touch sensor panels | |
| JP2009111375A5 (ja) | ||
| JP2008270771A5 (ja) | ||
| JP2014032960A5 (ja) | 表示装置の作製方法 | |
| JP2013168419A5 (ja) | ||
| JP2014063484A5 (ja) | 表示装置の作製方法 | |
| JP2009260295A5 (ja) | 半導体基板の作製方法 | |
| EP1978554A3 (en) | Method for manufacturing semiconductor substrate comprising implantation and separation steps | |
| JP2009038358A5 (ja) | ||
| JP2016033967A5 (ja) | ||
| JP2010272851A5 (ja) | ||
| JP2010050444A5 (ja) | ||
| JP2013120771A5 (ja) | ||
| JP2014110390A5 (ja) | ||
| JP2016012738A5 (ja) | ||
| WO2011051638A3 (fr) | Film multicouche de paroi de poche a soudures destinee a un produit biopharmaceutique | |
| JP2012054540A5 (ja) | Ｓｏｉ基板の作製方法 | |
| SG166738A1 (en) | Method for manufacturing soi substrate and soi substrate | |
| JP2010093241A5 (ja) |