JP2019527477A - ドナー基材を再生するための方法 - Google Patents

ドナー基材を再生するための方法 Download PDF

Info

Publication number
JP2019527477A
JP2019527477A JP2019501489A JP2019501489A JP2019527477A JP 2019527477 A JP2019527477 A JP 2019527477A JP 2019501489 A JP2019501489 A JP 2019501489A JP 2019501489 A JP2019501489 A JP 2019501489A JP 2019527477 A JP2019527477 A JP 2019527477A
Authority
JP
Japan
Prior art keywords
substrate
donor substrate
donor
gan
backing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019501489A
Other languages
English (en)
Other versions
JP2019527477A5 (ja
Inventor
ヘンリー，フランソワ・ジェイ
Original Assignee
キューエムエイティ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/643,370 external-priority patent/US20180019169A1/en
Priority claimed from US15/643,384 external-priority patent/US20180033609A1/en
Application filed by キューエムエイティ・インコーポレーテッド filed Critical キューエムエイティ・インコーポレーテッド
Priority claimed from PCT/IB2017/054209 external-priority patent/WO2018011731A1/en
Publication of JP2019527477A publication Critical patent/JP2019527477A/ja
Publication of JP2019527477A5 publication Critical patent/JP2019527477A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

層移転プロセスにおけるドナー基材（５０２、６０２、７０２）が、裏当て基材（５０４、６０４、７０３）を付着させることにより安定化される。裏当て基材（５０４、６０４、７０３）は、高出力打ち込みプロセス中の熱安定化および機械的安定化を可能にする。ドナー基材（５０２、６０２、７０２）を切断して材料の薄層を標的基材（５１０）へと剥離させる際に、裏当て基材（５０４、６０４、７０３）があると、ドナー基材（５０２、６０２、７０２）の座屈／破壊に結び付く内部応力の制御不良解放が防止される。内部応力は、切断領域（５０６、７０４）形成、標的基材（５１０）との接合、および／または切断プロセスそれ自体などのプロセスによりドナー基材（５０２、６０２、７０２）に蓄積する場合があり、制御不良の湾曲および反りが、その後の層移転プロセスでのドナー基材（５０２、６０２、７０２）の再生／再使用を妨げる可能性がある。ある実施形態では、裏当て基材（５０４、６０４、７０３）は、ドナー基材（５０２、６０２、７０２）の熱膨張係数と実質的に一致するかまたは補完的である熱膨張係数（ＣＴＥ）を示すことができる。幾つかの実施形態では、裏当て基材（５０４、６０４、７０３）は、縁部（６０６）などの特徴を含んでいてもよい。【選択図】図５

Description

関連出願の相互参照
本ＰＣＴ特許出願は、以下の各々の優先権を主張する。
・米国特許仮出願第６２／３６１，４６８号、２０１６年７月１２日出願
・米国特許非仮出願第１５／６４３，３８４号、２０１７年７月６日出願
・米国特許仮出願第６２／３６７，９１１号、２０１６年７月２８日出願
・米国特許非仮出願第１５／６４３，３７０号、２０１７年７月６日出願
電子デバイスを製造するための従来技法は、材料の薄層の形成および操作を含む場合がある。そのような操作の１つの例は、材料の薄層を、第１の（ドナー）基材から第２の（標的）基材へと移転することである。これは、ドナー基材の面を、標的基材の面に押しつけ、その後ドナー基材に形成されている表面下の切断平面に沿って材料の薄層を切断することにより達成することができる。
ドナー基材は、生産が高価である高価格高品質結晶性材料を含む場合がある。したがって、ドナー基材は、そのような層移転プロセス後、さらなる層移転の取り組みで後に使用するために再生することが求められる場合がある。したがって、当技術分野では、ドナー基材を処理し、その後の層移転のためにその再生を可能にするための方法および装置が必要とされている。
層移転プロセスにおけるドナー基材は、裏当て基材を付着させることにより安定化することができる。裏当て基材は、高出力打ち込みプロセス中の熱安定化および機械安定化を可能にする。ドナー基材を切断して材料の薄層を標的へと剥離させる際に、裏当て基材があると、ドナー基材の座屈／破壊に結び付く内部応力の制御不良の解放が防止される。内部応力は、切断領域形成、標的との接合、および／または切断プロセスそれ自体などのプロセスによりドナー基材に蓄積する場合があり、制御不良の湾曲および反りが、その後の層移転プロセスでのドナー基材の再生／再使用を妨げる可能性がある。ある実施形態では、裏当て基材は、ドナー基材の熱膨張係数と実質的に一致するかまたは補完的である熱膨張係数（ＣＴＥ）を示すことができる。幾つかの実施形態では、裏当て構造は、縁部などの特徴を含んでいてもよい。
実施形態は、層移転プロセスにて以前に材料の薄膜を供給したドナー基材を再生することに関する。ある実施形態では、ドナー基材の縁端領域のみでの環状研削が選択的に実施される。これは、研削損傷が、ドナー基材の中央領域からのその後の材料移転に影響を及ぼさずに、縁端領域の残留材料を除去する役目を果たす。幾つかの実施形態では、切断が生じた後、ドナー基材にエネルギーを印加することにより再生が達成される。エネルギーは、残留材料の下部にある切断領域と相互作用して（例えば、イオン打ち込みに起因する）、それにより切断領域におけるその残留材料の分離を可能にするように計算される。この再生手法は、侵襲的研削および研削損傷を除去するための研削後処理を必要とせずに、ドナー基材中央領域の残留材料を除去することができる（例えば、空隙に起因する）。実施形態では、切断領域で吸収されるレーザービームの形態のエネルギーが印加される。
ＧａＮ基材の再生を含む製造プロセスの簡略図を示す。 ＧａＮ基材のＧａ面およびＮ面を示す簡略図である。 １つの実施形態により再生中のＧａＮ基材の簡略図を示す。 別の実施形態により再生中のＧａＮ基材の簡略図を示す。 一実施形態による再生プロセスの簡略的なフローダイヤグラムを示す図である。 一実施形態によるプロセスフローの簡略的な断面図を示す。 考え得るドナー基材／裏当て基材の組合せの簡略的な断面図を示す。 ＧａＮ基材の再生を含む製造プロセスの簡略図を示す。 一実施形態による再生プロセスの簡略的なフローダイヤグラムを示す図である。 熱伝導度対ギャップがプロットされている図である。
半導体材料には、論理デバイス、太陽電池など、多数の用途があり、照明用の用途が、ますます多くなっている。照明に使用することができる１つのタイプの半導体素子は、高輝度発光ダイオード（ＨＢ−ＬＥＤ）である。従来の白熱灯技術またはさらに蛍光灯技術とは対照的に、ＨＢ−ＬＥＤには、電力消費削減および信頼性の点で著しい利点がある。
ＨＢ−ＬＥＤなどのオプトエレクトロニクス素子は、種々の度合いの結晶秩序のものが入手可能な窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）などのＩＩＩ／Ｖ族の材料を含むがそれらに限定されない、半導体特性を示す材料に依存する場合がある。しかしながら、こうした材料は、製造が難しいことが多い。
高品質なＧａＮ成長に好適なテンプレートを製造するための考え得る手法の例は、２０１５年６月１９日に出願された米国特許仮出願第６２／１８１，９４７号（「’９４７仮出願」）、および２０１６年６月１７日に出願された米国特許非仮出願第１５／１８６，１８４号にも記載されている。これら文献は両方とも、参照によりそれらの全体があらゆる目的のために本明細書に組み込まれる。図１は、オプトエレクトロニクスに応用するための高品質ＧａＮのその後の成長のためのテンプレートを提供する恒久的基材を形成するための１つの製造プロセス１００の簡略図を示す。
この例では、ドナー基材１０２は、高品質ＧａＮ材料を含む。切断領域１０４は、ドナー基材の表面下領域に位置する。この切断領域は、例えば、水素イオンなどの粒子の、ＧａＮドナー基材の１つの面へのエネルギー打ち込み１０５により形成することができる。
ここで、ＧａＮドナー基材の結晶構造は、それが２つの異なる面：Ｇａ面１０２ａおよびＮ面１０２ｂを有することをもたらすことに留意されたい。図１Ａは、ＧａＮ基材の内部構造を表す簡略図であり、Ｇａ面およびＮ面が示されている。
図１のプロセスの次のステップでは、ＧａＮ基材の打ち込みＧａ面を、剥離層１０８を有する剥離可能な基材１０６に接合する。剥離可能な基材の材料は、その熱膨張係数（ＣＴＥ）が、ＧａＮの熱膨張係数と実質的に一致するように選択されていてもよい。また、下記で詳細に考察されているように、剥離可能な基材の材料は、レーザーリフトオフ（ＬＬＯ）プロセスの一部としての入射レーザー光に対して透過性であるように選択されていてもよい。こうした所望の特性に関して、ガラスを含む剥離可能な基材を使用してもよい。
剥離層は、制御された条件下で後に分離することが可能な様々な材料を含んでいてもよい。’９４７仮出願に記載されているように、剥離可能な材料の候補としては、選択された範囲内の熱エネルギーに曝されると、固相から液相への転換を起こすものを挙げることができる。例としては、ハンダ系および熱リフトオフ（ＴＬＯ、Ｔｈｅｒｍａｌ Ｌｉｆｔ Ｏｆｆ）の系を挙げることができる。
ある実施形態では、剥離系は、酸化ケイ素を含んでいてもよい。特定の実施形態では、この接合および剥離系は、ワークピースを酸化条件に曝すことにより形成することができる。幾つかの実施形態では、この接合および剥離系は、酸化物、例えばスピンオンガラス（ＳＯＧ）もしくは他のスピンオン材料（例えば、Ｄｏｗ Ｃｏｒｎｉｎｇ社から入手可能なＸＲ−１５４１水素シルセスキオキサン電子ビームスピンオンレジスト）および／またはプラズマ化学蒸着法（ＰＥＣＶＤ）により形成されるＳｉＯ２を添加することにより形成することができる。
図１のプロセスの次のステップでは、エネルギーを印加して、切断領域に沿ってＧａＮ基材を切断し（１１０）、剥離層および剥離可能な基材に依然として付着したままのＧａＮ材料１１２の分離層がもたらされる。そのような切断プロセスの例は、米国特許第６，０１３，５６３号に開示されている。この文献は、参照によりその全体が本明細書に組み込まれる。
図１には、ＧａＮの切断後に、高品質ＧａＮを成長させるためのテンプレートを作成するために実施される幾つかのその後ステップが示されている。これらステップは、分離ＧａＮ層の表面処理１１４（例えば、酸化物の形成）、分離ＧａＮ層と恒久的基材１１８との接合１１６、および最終的に、剥離層を使用して）剥離可能な基材を除去し（例えば、ＬＬＯプロセス１２０を使用して、分離ＧａＮ層のＮ面と恒久的基材との接合をもたらすことを含む。
Ｇａ面は露出しており、所望の条件下におけるさらなる高品質ＧａＮ材料成長に使用可能である。例えば、有機金属化学蒸着法（ＭＯ−ＣＶＤ）により、さらなるＧａＮを形成することができる。最終的には、さらなる厚さのＧａＮ材料を（付随する基材および／または誘電材料の有無に関わらず）、より大型のオプトエレクトロニクス素子構造（ＨＢ−ＬＥＤなど）に組み込むことができる。
図１に示されている第３の（切断）ステップに戻ると、ＧａＮ膜の分離により、高品質ＧａＮを成長させるためのさらなるテンプレート構造を生成するための再使用に利用可能である高価格ＧａＮドナー基材がもたらされる。これは、さらなる打ち込みを実施し、その後剥離可能な基材と接合させることにより達成することができる。
しかしながら、そのような再使用が適切に生じ得る前に、まず、ＧａＮドナー基材を、目的の処理に好適となるように再生する必要がある場合がある。特に、ドナー基材のＧａ面は、以前の切断ステップに起因する表面の粗さ、欠陥、および／または非平坦性などの特性を示す場合があり、そのため、直ちに打ち込みおよび接合を行うには適さない。
図１では、ドナー基材再生手順は、ステップ１３０として一般的に示されている。以下では、再生手法の種々の実施形態を、図２Ａ〜２Ｇおよび図３Ａ〜３Ｇを参照して説明する。
特に、図２Ａ〜２Ｇには、１つの実施形態による再生手順２００中のＧａＮ基材の簡略図が示されている。ここで、図２Ａ〜２Ｄは、図１の最初の３つのステップを要約するものである。
具体的には、図２Ａは、例えばイオン打ち込みにより形成された切断領域１０４を含むＧａＮドナー基材１０２を示す。切断領域の形成は、標的材料、標的材料の結晶方位、打ち込まれる粒子の性質、打ち込みの線量、エネルギー、および温度、ならびに打ち込みの方向などの要因に依存する場合がある。そのような打ち込みは、以下の特許出願を参照して詳述されている１つまたは複数の特徴を共有していてもよく、これら文献はすべて、参照によりそれらの全体が本明細書に組み込まれる：米国特許出願第１２／７８９，３６１号；米国特許出願第１２／７３０，１１３号；米国特許出願第１１／９３５，１９７号；米国特許出願第１１／９３６，５８２号；米国特許出願第１２／０１９，８８６号；米国特許出願第１２／２４４，６８７号；米国特許出願第１１／６８５，６８６号；米国特許出願第１１／７８４，５２４号；米国特許出願第１１／８５２，０８８号。
図２Ｂには、剥離可能な基材がＧａＮドナーのＧａ面に接合される次のステップが示されている。ここでは、剥離可能な層は、明瞭性のために省かれている。
図２Ｂには、ドナー基材と剥離可能な基材との間の接合表面が、必ずしも同一の広がりを持たないことが示されている。すなわち、縁端部分１０２ｃ（例えば、典型的に幅が約１ｍｍ）は、剥離可能な基材の側面に斜面がつけられているため、その上部の剥離可能な基材と接合されていない。斜面のサイズは、例示ため、図２Ｂではかなり誇張されている。
したがって、図２Ｃに示されている切断ステップを実施すると、除去された剥離可能な基材は、剥離可能な基材が接触していないドナーの縁端部分以外のすべてから、薄い脱離ＧａＮ層１１２を一緒に持ち去ることになる。これにより、ドナー基材の縁端部分に存在する残留ＧａＮ材料２３０が残される。図２Ｄは、この構成の透視図を示す。
元の切断領域の深さに対応する高さの残留ＧａＮ材料が残っている。これにより、ドナーＧａＮ基材にかなりの非平坦性が生成される。打ち込みが浸透する深さは、材料の厚さに依存するため、この非平坦性がある限り、ＧａＮドナー基材は、打ち込みおよび再使用を直ちに行うには不適である。
さらに、非平坦性を示すのはＧａＮドナー基材のＧａ面である。このＧａ面は、かなりの硬さ（例えば、約４３０ＧＰａ）を示すため、研削などの比較的過酷な条件下を除いて、除去するには不適である。
したがって、残りの図２Ｅ〜２Ｇに示されているドナー再生プロセスの特定の実施形態では、もっぱら縁端部分のみで実施される研削プロセスが使用される。具体的には、図２Ｅには、縁端部分のみに向けられており、切断したＧａＮの以前の除去に起因する中央部分２３４をそのままにしておく環状研削２３２が示されている。この集中的で限定的な研削は、事前の画像処理（例えば、図２Ｄで実施される）で、縁端部分の正確な範囲および／または性質（例えば、厚さ、粗さ）を特定することにより容易になる場合がある。
図２Ｆには、局所的な環状研削の結果が示されている。縁端部分のＧａＮ材料の突出部が除去されている。しかしながら、その結果生じた縁端表面は、過酷な環状研削条件に起因する表面粗さ２３６および／または基材の深さに伸長する欠陥２３８を示す場合がある。
従来法では、時間がかかりコストがかさむ表面処理プロセス（例えば、研磨）を使用して、研削により引き起こされた表面粗さおよび／または欠陥を除去することになる。
しかしながら、このドナー再生実施形態では、ドナー基材の縁端部分に限定される表面粗さ／欠陥の存在したままであることは許容される。それは、イオン打ち込み、接合、および切断プロセス（例えば、図２Ａ〜２Ｃ）を含むその後のドナー再使用２４０では、縁端部分ではなく、ＧａＮドナーの中央部分のみが関与するからである。縁端部分（ここでは、結晶品質および素子性能を低下させる表面下の欠陥を含んでいてもよい）は、その後の移転の非処理区域に限定されている。これは、再生プロセスの複雑性およびコストの低減を支援する、許容可能な妥協策である。
図２Ａ〜２Ｇに示されているプロセスフローは、幾つかの点で単純化されている場合があることに留意されたい。特に、図３Ａの代替的実施形態のプロセスフロー３００に示されているように、ある条件下では、ギャップまたは空隙３０２が、ＧａＮドナー基材３０４の中央部分に存在する場合がある。こうしたギャップまたは空隙は、切断領域に生じる切断の性質に影響を及ぼす場合がある。
図３Ｂには、剥離可能な基材３０６と、空隙を含むＧａＮドナーとの接合が示されている。
図３Ｃには、その結果生じる切断プロセスが示されている。図２Ｃの実施形態の場合と同様に、この切断により、非移転材料３０８がＧａＮドナーの縁端部分に残留する結果となる。
さらに、この第２の実施形態では、中央部分に空隙が存在すると、切断後のＧａＮドナーの中央部分に残留非移転材料３１０が残る結果となることも示されている。
縁端領域の残留材料ＧａＮ材料とは異なり、中央領域の残留ＧａＮ材料は、局所研削で除去するのが難しい。これは、中央基材位置に研削器（典型的には、大きな回転盤）を正確に位置決めすることが難しいことによる。
さらに、中央ドナー基材部分の非常に正確な研削を達成することができたとしても、そのような研削は、ＧａＮ材料の深さに伸長する欠陥を生じさせるだろう。上記で言及されているように、研削から生じるそのような欠陥は、時間／コストがかかる処理後ステップ（例えば、研磨）で除去するしかない。
したがって、図３Ｄ〜３Ｇには、代替的なドナー基材再生手順が示されている。具体的には、まず、図３Ｄの任意選択の画像処理ステップ３１０により、ドナー基材の縁端および中央領域の両方にある残留ＧａＮの正確な位置を明らかにする。
この後、図３Ｅでは、少なくともドナー基材の縁端および中央部の残留ＧａＮ材料の位置に、エネルギー３２０を印加する。この実施形態での印加エネルギーは、打ち込みピークで優先的に吸収されるように調節されたレーザーエネルギーである。そのような印加エネルギーの例は、５３２ｎｍ二次または３５５ｎｍ三次ＹＡＧ Ｑスイッチレーザーまたは加熱ランプである。このＨ打ち込み吸収効果は、Ｌｉらによる「Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ −ｉｍｐｌａｎｔｅｄ ＧａＮ ｅｐｉ−ｌａｙｅｒｓ」に記載されている。３０，０００ｃｍ-1を超える吸収係数は、５３２ｎｍレーザーを使用する場合、５〜８×１０16ｃｍ-2の陽子線量で生じる。吸収にこのような大きな差異があることにより、所望の切断平面のまたはその付近にある非切断膜または部分的切断膜を、レーザーで選択的に除去することが可能になる。ビーム（例えば、反復率、フルエンス、およびパルス間オーバーラップ）を調節すると、上部の非切断膜が効果的に除去される一方で、非打ち込み領域に対する損傷が低減または排除されることが見出された。
この印加エネルギーの性質および／または大きさは、切断を達成して、切断領域に沿ってＧａＮ材料の薄層を剥離させるために（例えば、図３Ｃに示されているように）以前に使用されたエネルギーと同じであってもよく、または異なっていてもよい。
図３Ｅに示されている特定の実施形態では、残りのＧａＮ材料の位置（中心部、縁端）に対してのみエネルギーが特異的に印加されることを示す。このような正確で標的指向性のエネルギー印加は、（任意選択の）上流画像処理ステップにより可能になる場合がある。
しかしながら、代替的な実施形態では、その代りに、全体的な（局所的ではなく）様式でエネルギー３２０を印加してもよいことに留意されたい。例えば、残留ＧａＮ材料を除去するために、ＧａＮドナー基材の表面にエネルギーを全体的に（例えば、走査レーザーまたは加熱ランプにより）印加してもよい。
印加の様式に関わらず、図３Ｅのエネルギーは、残留ＧａＮの下部にある切断領域と相互作用して、ＧａＮドナー基材からの分離を引き起こすように計算される。例えば、ある実施形態では、レーザービームの形態の光学的エネルギーが、切断領域で吸収され、熱形態に変換されて、その深さでのＧａＮ材料の分離をもたらす。５３２ｎｍ（二次ＹＡＧ）または３５５ｎｍ（三次ＹＡＧ）レーザーなどのレーザーから印加されるエネルギーが、この目的に好適であり得る。
その結果生じる残留ＧａＮ部分の分離は、図３Ｆに示されている。また、図３Ｆには、ＧａＮドナー基材の中央および縁端領域に対する、エネルギーの印加による残留ＧａＮ材料の分離の影響が示されている。特に、かつての残留ＧａＮ材料に対応するＧａＮドナー基材表面位置は、粗さ３２２または他の特徴を示す場合がある。
しかしながら、過酷な研削技法を施すことによる生じる広範な欠陥とは異なり、こうした表面粗さ／特徴３２２は、ＧａＮドナー基材の深部には伸長しない。むしろ、図３Ｇに示されているように、こうした表面粗さ／特徴３２２は、ドナー基材表面のおよそ数分の１ミクロンにしか影響を及ぼさないことが予想されるだろう。したがって、こうした表面粗さ／特徴３２２は、研削プロセス中に遭遇するものより著しく過酷ではない条件を適用するにより除去することができる。そのような微細処理３２４の例としては、これらに限定されないが、微細化学機械研磨、プラズマ曝露、および／または湿式化学暴露を挙げることができる。
したがって、本記載の様式では、微細処理後に、切断領域と相互作用するエネルギーを印加することにより、過酷な研削条件に頼る必要なく、ドナー基材の再生をもたらすことができる。これにより、プロセス処理量を大幅に向上させ、コストを削減することができる。
図４は、一実施形態による基材再生のプロセス４００の簡略的なフローダイヤグラムである。第１のステップ４０２では、切断領域および残留材料を含む基材が準備される。
任意選択の第２のステップ４０４では、基材表面の画像処理が実施される。
第３のステップ４０６では、切断領域で残留材料を基材から分離するためにエネルギーが基材に印加される。第４のステップ４０８では、基材は、１つまたは複数の微細処理技法に曝される。
図２Ａ〜２Ｇおよび３Ａ〜３Ｇに示されている基材再生実施形態は、相互に排他的ではないことに留意されたい。すなわち、環状縁端研削技法を使用して、縁端領域の残留ＧａＮ材料を除去し、その後エネルギーの印加を利用して中央領域の残留ＧａＮ材料を除去することが可能である。あるいは、これらステップは、逆の順序で実施してもよい。そのような実施形態では、研削／エネルギー印加ステップ間で生じる画像処理により、残りのＧａＮ材料の正確な性質（例えば、高さ、粗さ、寸法）およびその除去条件に関する洞察を得ることができる。
上記の記載は、ＧａＮ材料を含むドナー基材の再生に着目しているが、そうである必要はない。代替的な実施形態では、ＧａＡｓを含むがそれに限定されない、他のＩＩＩ／Ｖ族材料を含むドナー基材を特色としてもよい。ある実施形態によると、ＧａＡｓなどのドナーは、サファイアなどの裏当て基材をさらに含んでいてもよい。
上記の実施形態には、ＧａＮ材料を含むドナー基材の再生が記載されているが、そうである必要はない。代替的な実施形態では、他のタイプの非移転材料を除去するために、環状研削および／またはエネルギー印加を使用してもよい。そのような非移転材料の例としては、これらに限定されないが、ケイ素、炭化ケイ素、窒化アルミニウム、サファイアなどの高硬度材料、ならびにその硬さ故に従来技術では、除去するために過酷な研削技法を使用し、その後時間をかけて研磨して、研削により被った損傷を除去することが必要な他の材料を挙げることができる。
また、上記の実施形態では、切断領域が既に存在する（例えば、中央ドナー基材部分に層移転するための）ドナー基材を再生するために、エネルギーを印加することが記載されているが、これも、そうである必要はない。ある実施形態は、表面下の切断領域を意図的に生成し（例えば、イオン打ち込みにより）、その後切断領域にエネルギーを印加して、そうでなければ研削を必要とすることになる基材表面を下処理することができる。
すなわち、本実施形態によるエネルギー印加後の打ち込みは、高硬度表面を下処理するための従来の過酷な研削技法の代わりとしての役目を果たすことができる。そのような手法は、研削ステップ自体だけでなく、検索損傷を除去するための高価で／時間がかかる研削後処理をも回避することにより、処理量を向上させることができる。
図１に戻ると、この図に示されている特定の実施形態では、ＧａＮ層のＮ面は、恒久的基材に接合され、脱離ＧａＮ層のＧａ面は、さらなる処理のために露出される。これは、Ｇａ面が、Ｎ面よりも高品質ＧａＮを成長させやすいことが伝統的に証明されているからである。
しかしながら、他の実施形態が可能である。例えば、幾つかの応用（例えば、パワーエレクトロニクス）では、Ｇａ面からではなく、Ｎ面からＧａＮ材料を成長させることが求められる場合がある。以下の論文が、参照により、あらゆる目的のために本明細書に組み込まれる：Ｘｕｎ Ｌｉら、「Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＧａＮ ｌａｙｅｒｓ ｇｒｏｗｎ ｏｎ Ｎ−ｆａｃｅ ｆｒｅｅ−ｓｔａｎｄｉｎｇ ＧａＮ ｓｕｂｓｔｒａｔｅｓ」、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、４１３巻、８１〜８５頁（２０１５年）；Ａ．Ｒ．Ａ． Ｚａｕｎｅｒら、「Ｈｏｍｏ−ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｎ ｔｈｅ Ｎ−ｆａｃｅ ｏｆ ＧａＮ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｓ： ｔｈｅ ｉｎｆｌｕｅｎｃｅ ｏｆ ｔｈｅ ｍｉｓｏｒｉｅｎｔａｔｉｏｎ ｏｎ ｔｈｅ ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ」、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、２４０巻、１４〜２１頁（２００２年）。したがって、幾つかの実施形態のテンプレートブランク構造は、Ｇａ面ではなく、Ｎ面が露出しているＧａＮ層を特色としていてもよい。あるいは、最終基材と接合させる際に、図１のような剥離可能な移転基材の代わりにＮ面ドナーアッセンブリを使用すると、Ｇａ面最終基材を製造することができる。
１ａ． 切断領域によりドナー基材の残留材料と残りの部分との間に切断領域を含むドナー基材を準備すること、
切断領域と相互作用し、ドナー基材の残りの部分から残留材料が分離されるようにエネルギーを印加すること、および
微細処理を実施して、切断領域のドナー基材の粗さを除去することを含む方法。
２ａ．切断領域は、粒子をドナー基材に打ち込むことにより形成される、条項１ａに記載の方法。
３ａ．エネルギーは、光学エネルギーを含む、条項１ａに記載の方法。
４ａ．光学エネルギーは、レーザービームを含む、条項３ａに記載の方法。
５ａ．レーザービームは、走査型である、条項４ａに記載の方法。
６ａ．レーザービームは、残留材料を標的とする、請求項４ａに記載の方法。
７ａ．微細処理は、研磨を含む、条項１ａに記載の方法。
８ａ．微細処理は、プラズマ曝露を含む、条項１ａに記載の方法。
９ａ．微細処理は、湿式化学曝露を含む、条項１ａに記載の方法。
１０ａ．ドナー基材の画像処理を実施して、エネルギーを印加する前に残留材料の位置を特定することをさらに含む、条項１ａに記載の方法。
１１ａ．エネルギーは、画像処理の結果に基づいて印加される、条項１０ａに記載の方法。
１２ａ．エネルギーは、別の基材に層を移転させるために、中央部分にドナー基材を切断するように印加された別のエネルギーと同じタイプである、条項１ａに記載の方法。
１３ａ．エネルギーは、別の基材に層を移転させるために、中央部分にドナー基材を切断するように印加された別のエネルギーと異なるタイプである、条項１ａに記載の方法。
１４ａ．残留材料は、ドナー基材の中央部分に位置する、条項１ａに記載の方法。
１５ａ．縁端部分で環状研削を実施することをさらに含み、残留材料は、ドナー基材の縁端部分にも位置している、条項１４ａに記載の方法。
１６ａ．ドナー基材は、ＧａＮを含み、エネルギーは、ドナー基材のＧａ面に印加される、条項１ａに記載の方法。
１７ａ．エネルギーは、ドナー基材に全体的に印加される、条項１ａに記載の方法。
１８ａ．ドナー基材は、ＧａＮを含み、エネルギーは、ドナー基材のＮ面に印加される、条項１ａに記載の方法。
１９ａ．エネルギーは、ドナー基材に全体的に印加される、条項１ａに記載の方法。
２０ａ．ドナー基材は、ＧａＡｓを含む、条項１ａに記載の方法。
電子デバイスを製造するための従来技法は、材料の薄層の形成および操作を含む場合がある。そのような操作の１つの例は、材料の薄層を、第１の（ドナー）基材から第２の（標的）基材へと移転することである。これは、ドナー基材の面を、標的基材の面に押しつけ、その後ドナー基材に形成されている表面下の切断平面に沿って材料の薄層を切断することにより達成することができる。
ドナー基材は、生産が高価である高価格高品質結晶性材料を含んでいてもよい。したがって、ドナー基材は、そのような層移転プロセス後、さらなる層移転の取り組みで後に使用するために再生することが求められる場合がある。したがって、当技術分野では、ドナー基材を処理して、その後の層移転のためにその再生を可能にするための方法および装置が必要とされている。また、ドナー基材を機械的におよび熱的に安定化して、高出力打ち込みプロセスに供することを可能にする必要性が存在する。
ある実施形態によると、裏当て基材を付着させることにより、層移転プロセスにおけるドナー基材を安定化させる。高出力打ち込みプロセス内で利用する場合、アッセンブリ（ドナーおよび裏当て基材）は、機械的安定性および熱拡散能力を増強し、対流または伝導機序による至適な背面熱除去を可能にする。ドナー基材を切断して材料の薄層を標的へと剥離させる際に、裏当て基材があると、ドナー基材の座屈／破壊に結び付く内部応力の制御不良解放が防止される。内部応力は、切断領域形成、標的との接合、および／または切断プロセスそれ自体などのプロセスによりドナー基材に蓄積する場合があり、制御不良の座屈／破壊が、その後の層移転プロセスでのドナー基材の再生／再使用を妨げる可能性がある。ある実施形態では、裏当て基材は、ドナー基材の熱膨張係数と実質的に一致するかまたは補完的である熱膨張係数（ＣＴＥ）を示すことができる。幾つかの実施形態では、裏当て構造は、ドナー基材の側方膨張（例えば、熱エネルギーの印加に応答した）を抑制し、研磨または打ち込みツールなどの装置に対するアッセンブリの機械的な固定を可能にする、縁部などの特徴を含んでいてもよい。
材料の薄層をドナー基材から標的へと移転するプロセスには、ドナーにおける応力の形成を伴う場合がある。例えば、ある実施形態では、ドナー基材を標的に接合し、その後ドナー基材の深さに形成された切断領域に沿って制御された切断を行うことを含む。
そのような切断領域は、ドナー基材の面に粒子（例えば、水素イオン）を打ち込むことに起因してもよい。その結果生じる制御された切断では、ドナー基材にエネルギーを印加して、切断領域に沿った切断を開始および／または伝搬させ、移転された材料の薄膜を標的に接合したままにしておくことが求められる。
ドナーにおける応力は、様々な発生源から生じる場合がある。１つの考え得る応力の発生源は、切断領域の形成であり得る。特に、ドナー基材への粒子のエネルギー打ち込みは、周囲材料とは異なる表面下切断領域を生成する。これは、表面および表面下の位置に応力を生じさせる場合がある。
加えて、切断領域それ自体が、均一の条件下で形成されず、内部応力に結び付く場合があることに留意されたい。例えば、切断領域の縁端／開始部分が、切断領域の他の部分よりも高い線量の打ち込み粒子を受け、ドナー基材内のさらなる応力に結び付く場合がある。
ドナー基材における応力の別の考え得る発生源は、接合方法であり得る。特に、ドナー基材の打ち込み面と標的との接合を達成するために、ドナー基材は、高温、減圧、および／または外部エネルギー（例えば、プラズマ）などの条件に曝される場合がある。こうした条件は、ドナー基材内に内部応力を生じさせる場合がある。
ドナー基材における応力のさらに他の発生源は、切断プロセス自体から生じる場合がある。特に、切断領域に沿って薄層を剥離させるために、１つまたは複数の形態のエネルギーを、ドナーに印加してもよい。そのようなエネルギーの例としては、これらに限定されないが、熱エネルギー（例えば、電子ビーム）、光学エネルギー（例えば、レーザー）、空気エネルギー（例えば、加圧ガス噴射）、水力エネルギー（例えば、加圧水噴射）、および力学的エネルギー（例えば、ブレードの適用）を挙げることができる。
さらに、ある制御された切断プロセスは、切断最前部を生成する開始段階、その後切断最前部を基材にわたって移動させて、最終的には、材料の薄層をドナー基材から完全に脱離させる伝搬段階を含んでいてもよい。そのような実施形態では、形成された切断最前部を伝搬させるためにその後使用されるものと同じ（または異なる）タイプのエネルギーを印加して（同じまたは異なる大きさで）切断を開始してもよい。
最後に、切断処理は、基材のある部分では、他の部分とは異なる様式で実施してもよい。例えば、標的基材に斜面が存在すると、ドナー基材の縁端領域との接触を防止することができる。これにより、切断の際に、ドナーの縁端部分を、標的に移転されるのではなく、ドナーに結合したままにすることができる。切断に関連するこの現象および他の現象は、ドナー基材に内部応力を導入する場合がある。
切断プロセスの後、さらなる薄膜移転で後に再使用するためにドナー基材の残りを再生することが望ましい場合がある。しかしながら、上記のプロセス（例えば、切断領域形成、接合、切断の開始／伝搬）の１つまたは複数によりドナー基材内に発生した内部応力は、効率的な再生を妨げる場合がある。
特に、ドナー基材内に蓄積された内部応力は、解放されると、ドナー材料の制御不良の粗化、座屈、または破壊をさえもたらす場合がある。次いで、これは、ドナー基材を将来の使用に不適なものにする場合がある。
したがって、応力解放および安定化を提供するために、実施形態では、裏当て基材をドナー基材に付着させることが提案される。図５Ａ〜５Ｆは、このプロセスの実施形態を示すフローダイヤグラムの簡略的な断面図である。
図５Ａには、ドナー基材５０２が示されている。この初期状態では、ドナー基材は、比較的均質であり、内部応力を生じさせる可能性のある以前の外部的な力による実質的な影響は受けていない。
図５Ｂには、裏当て基材５０４をドナー基材に付着させることが示されている。ある実施形態では、この付着は、可逆的プロセスを利用して達成することができ、その場合、最終的にはある将来の時点で（例えば、幾つかの薄層を移転させた後、または各移転の後）、裏当て基材をドナーから剥離させることになることが予見される。そのような可逆的プロセスの例としては、これらに限定されないが、可逆的接着剤、はんだ、およびレーザーリフトオフ（ＬＬＯ）または熱リフトオフ（ＴＬＯ）などのリフトオフ系を挙げることができる。
代替的な実施形態では、裏当て基材のドナーへの付着は、不可逆的な条件下で達成してもよい。その場合、裏当て基材をドナーから剥離させることなることは予見されない。そのような一般的に不可逆なプロセスとしては、これらに限定されないが、恒久的な接着剤、熱圧着、過渡液相（ＴＬＰ）接合、およびフリットに基づくセラミック接合を挙げることができる。
図５Ｃには、切断領域５０６がドナー基材に形成される、その後のステップが示されている。以前に言及されているように、この切断領域は、エネルギー粒子５０８を、裏当て基材に付着されていないドナー基材の面５０２ａに打ち込むことにより形成することができる。
減圧下で実施される打ち込みプロセス内で、ドナー基材／裏当て基材アッセンブリを用いると、より高い出力密度の打ち込みがより少ない温度逸脱で可能になる。こうした利益は、熱放散のために、背面に対してより高いガス冷却背圧および／または機械的圧力をかけることが可能であるより剛性のアッセンブリを有することにより生じる。例えば、約１００個の２インチＧａＮ基材の、１５０ｋｅＶ、６０ｍＡ陽子線で走査した４，０００ｃｍ2の面積にわたる３×１０17Ｈ＋／ｃｍ2線量では、面積出力密度は、約２．２５Ｗ／ｃｍ2となるだろう。アッセンブリから打ち込み冷却プレートへの温度上昇が４０℃温度以下であることが所望の場合、０．０５６Ｗ／ｃｍ2−Ｋの熱伝導率が必要とされる。機械的曲変形が中心部で２５ｕｍ以下であると仮定すると、１０Ｔｏｒｒの背面圧力が必要である（図９を参照）。これは、次いで、アッセンブリに求められる機械的剛性を決定することになる。一方の面での圧力が均一である円盤の場合、およびアッセンブリが、同様のヤング率を有する単一の機械的アッセンブリを構成すると仮定する場合、最大歪曲の式は、以下の通りである：
中心部ギャップ＝０．６９６ｐｒ4／Ｅｔ3 （１）
式中、ｐ＝単位がＰａの圧力、ｒ＝ウエハ半径、Ｅ＝ヤング弾性率、ｔ＝アッセンブリの厚さである。
この構成の場合、必要とされる厚さは、典型的には４００〜５００μｍであるＧａＮ基材の厚さ未満である。結論としては、本出願の場合、生産環境における脆性ＧａＮ基材の再生および一般的取り扱いに応じて、必要な裏当てプレートの厚さが決定されることになる。したがって、１ｍｍのＭｏプレートであれば、上記の打ち込み条件を満たすのに十分であると考えられる。直径がわずかに大きい裏当てプレートであれば、２’’（５０．８ｍｍ）ＧａＮ基材と接触させずに、アッセンブリの縁端をクランプすることが可能であろう。
３００ｍｍシリコン基材に衝突させる高出力打ち込みビームを使用して高強度打ち込みを行う場合、最小裏当てプレート厚は、背面ガス適用中にプレートが過度に曲変形することを回避するの十分であってもよい。一例として、４つの３００ｍｍシリコンウエハにわたる６０ｍＡでの高強度（７５０ｋｅＶ）プロトン打ち込みであれば、４，０００ｃｍ2面積にわたって４５ｋＷの、つまり約１１．２Ｗ／ｃｍ2の熱負荷が印加されるだろう。１００℃以下の温度上昇を仮定すると、０．１１２Ｗ／ｃｍ2−Ｋの熱伝導率が必要とされる。図９によると、およそ２０Ｔの背圧が必要であり、ギャップは、約２０μｍを超えることはできない。ケイ素裏当てプレートが３００ｍｍウエハ（ＥSi＝１３０ＧＰａ）に付加されると仮定すると、プレートアセンブリ厚は、７．１ｍｍ程度であるべきである。したがって、裏当てプレートは、約６．４ｍｍ程度でなければならないだろう（ＳＥＭＩ仕様の３００ｍｍ基材の厚さは、約７７５μｍである）。縁端クランピングは、３００ｍｍシリコン基材よりもわずかに大きな裏当てプレート直径を選択することにより、より容易にすることができる。打ち込み後のプロセスが裏当てプレートアッセンブリを収容することができないある応用の場合、好ましくは、打ち込み後のアッセンブリの分離を可能にする可逆的接合を使用して、３００ｍｍ基板を付着させることができる。
図５Ｄには、打ち込み面５０２ａが、標的基材５１０に結合される、次のステップが示されている。この接合は、図７を参照して下記でさらに記載されているように、剥離層の使用を含む様々な形態をとることができる。
図５Ｅには、切断プロセスが示されている。ここでは、切断領域と相互作用する印加エネルギーは、ドナー基材材料の切断５１１をもたらす。この切断により、ドナー材料の薄膜５１２が、標的基材の表面に移転される。
図５Ｆには、ドナー基材の切断後の状態が示されている。特に、裏当て基材は付着されたままであり、そこに蓄積された内部応力を解放するためのドナー基材の座屈／破壊に抵抗するための物理的支持体を提供する。ドナー基材の露出面は、ある粗さ５１４を示す場合があるが、その粗さでは、ドナー基材が再生に不適になり得るレベルの座屈または破壊は生じない。
裏当て基材により支持されたドナー基材は、今や再生プロセスに利用可能である。そのような再生の例としては、これらに限定されないが、研削、研磨、プラズマ曝露、湿式化学曝露、および／または熱曝露を挙げることができる。
ドナー基材を支持する裏当て基材の存在は、そのような再生処理中にドナー基材を安定化させる役目を果たすことができる。すなわち、その後の打ち込みのためにドナー基材表面を下処理するためのエネルギー印加に起因する応力は、座屈、破壊などを生じさせる制御不良応力解放を防止するための裏当て基材で対処することができる。
裏当て基材は、再生が生じることになる条件への曝露と適合性であるべきであることにさらに留意されたい。例えば、再生がプラズマへの曝露を含む場合、アーク放電を回避するために、ある種類の金属を裏当て基材に使用することは、推奨されない場合がある。別の例では、再生がエッチング条件を含む場合、裏当て基材は、エッチング条件への反復曝露により、その安定化機能を発揮することができなくなる程度に分解されやすい材料を含むべきではない。
ほとんどの応用では、裏当て基材は、目的の温度範囲にわたって熱膨張係数が一致する材料を含んでいてもよい。これにより、収率、および表面平坦性などの達成可能な仕様を低下させる場合がある変形および温度誘発性応力が抑制されるだろう。モリブデン、タングステン、窒化アルミニウム、ムライト、およびＣＴＥ一致ガラスなどの材料は、裏当てプレート材料として使用するための基準を満たすことができる。機械的な平坦性、ＣＴＥの一致、および剛性とは別に、裏当てプレートの直径をわずかに大きくすることも、実際的な利益を有する場合がある。幾つかの応用では、これは、導電性である材料を選択するためにも有利であり得る。ＧａＮ表面と接触させずに打ち込みまたは研磨作業を行うために裏当てプレートアッセンブリを固定するためには、ＧａＮ縁端から伸長する裏当て材料の縁部があれば、機械的クランピングが可能になるだろうほとんどの応用では、ミリメートル規模の縁部で十分だろう。
ドナーに裏当て基材を使用する１つの例として、以下では、ヘテロ構造層および３Ｄ−ＩＣ半導体素子の製造に関するものを挙げる。幾つかの高性能デジタル応用では、３Ｄモノリシック一体型アッセンブリを形成するために、ＩｎＧａＡｓ層がシリコン基材に移転される。この応用での打ち込みエネルギーは、５０〜３００ｋｅＶ程度であってもよい。また、幾つかの３Ｄ−ＩＣ積層プロセスでは、３００ｋｅＶ〜１ＭｅＶおよびさらに２ＭｅＶの高エネルギープロトン打ち込みを使用し、素子層のかなり下方に切断平面を配置して、素子層の切断および標的基材への移転を可能にし、それにより複数の層を一緒にして３Ｄ−ＩＣ構造を形成する。いずれの応用でも、裏当て基材の使用は、ドナー基材を過熱させずに高出力打ち込みおよび効率的な製造を可能にするだろう。
ドナーに裏当て基材を使用する１つの例としては、以下では、オプトエレクトロニック素子の製造に関するものを挙げる。具体的には、半導体材料には、例えば、論理デバイス、太陽電池など、多数の用途があり、照明用途が、ますます多くなっている。
照明に使用することができる１つのタイプの半導体素子は、高輝度発光ダイオード（ＨＢ−ＬＥＤ）である。従来の白熱灯技術またはさらに蛍光灯技術とは対照的に、ＨＢ−ＬＥＤには、電力消費削減および信頼性の点で著しい利点がある。
ＨＢ−ＬＥＤなどのオプトエレクトロニクス素子は、種々の度合いの結晶秩序のものが入手可能な窒化ガリウム（ＧａＮ）などのＩＩＩ／Ｖ族の材料を含むがそれらに限定されない、半導体特性を示す材料に依存する場合がある。しかしながら、こうした材料は、製造が難しいことが多い。
したがって、図６には、裏当て基材６０４に付着されているドナー基材６０２を含む、基材組合せ６００の簡略的な例が示されている。ドナー基材６０２は、ＨＢ−ＬＥＤデバイスに製造に使用するのに好適な高品質ＧａＮ材料を含む。
裏当て基材６０４は、ドナー基材の高品質ＧａＮ材料と適合する材料を含む。ある実施形態では、裏当て基材は、ドナー基材の熱膨張係数と実質的に一致するかまたは補完的である熱膨張係数（ＣＴＥ）を示すことができる。
具体的には、裏当て基材は、種々の環境で実施される１つまたは複数の再生に供された結果としてドナー基材に生じる内部応力を受け入れるおよび／または解放する役割を果たす特性を示すことができる。そのような再生の例としては、これらに限定されないが、研削、研磨、プラズマまたはイオンビーム支援エッチング、湿式化学、熱、減圧、および打ち込みを挙げることができる。
ある実施形態によると、裏当て構造は、縁部６０６などの特徴を含んでいてもよい。縁部特徴は、ドナー基材の前面と接触または覆わずに、ドナー／裏当て基材アッセンブリをプラテンまたはホルダに保持する役目を果たすことができる。また、裏当て構造は、打ち込みまたは再生プロセスの最小厚さ要件のより大きな方を満たすように選択された厚さを有する。
高品質ＧａＮ成長に好適なテンプレートを製造するための考え得る手法の例は、２０１５年６月１９日に出願された米国特許仮出願第６２／１８１，９４７号（「’９４７仮出願」）、および２０１６年６月１７日に出願された米国特許非仮出願第１５／１８６，１８４号に記載されている。これら文献は両方とも、参照により全体があらゆる目的のために本明細書に組み込まれる。図７は、オプトエレクトロニクスに応用するための高品質ＧａＮのその後の成長のためのテンプレートを提供する恒久的基材を形成するための１つの製造プロセス７００の簡略図を示す。
この例では、ドナー基材７０２は、高品質ＧａＮ材料を含む。裏当て基材７０３を、ドナー基材に付着させる。
切断領域７０４を、ドナー基材の表面下領域に配置させる。この切断領域は、例えば、ＧａＮドナー基材の一方の面への、水素イオンなどの粒子のエネルギー打ち込み７０５により形成することができる。
ここで、ＧａＮドナー基材の結晶構造は、この基材が２つの異なる面：Ｇａ面７０２ａおよびＮ面７０２ｂを有することをもたらすことに留意されたい。図７Ａは、Ｇａ面およびＮ面を示すＧａＮ基材の内部構造を示す簡略図である。
図７のプロセスの次のステップでは、ＧａＮ基材の打ち込みＧａ面は、剥離層７０８を有する剥離可能な基材７０６に接合される。剥離可能な基材の材料は、その熱膨張係数（ＣＴＥ）が実質的にＧａＮの熱膨張係数と実質的に一致するように選択されていてもよい。また、下記で詳細に考察されているように、剥離可能な基材の材料は、レーザーリフトオフ（ＬＬＯ）プロセスの一部としての入射レーザー光に対して透過性であるように選択されていてもよい。こうした所望の特性に関して、ガラスを含む剥離可能な基材を使用してもよい。
剥離層は、制御された条件下で後に分離することが可能な様々な材料を含んでいてもよい。’９４７仮出願に記載されているように、剥離可能な材料の候補としては、選択された範囲内の熱エネルギーに曝されると、固相から液相への転換を起こすものを挙げることができる。例としては、ハンダ系および熱リフトオフ（ＴＬＯ）の系を挙げることができる。
ある実施形態では、隔離系は、酸化ケイ素を含んでいてもよい。特定の実施形態では、この接合および剥離系は、ワークピースを酸化条件に曝すことにより形成することができる。幾つかの実施形態では、この接合および剥離系は、酸化物、例えばスピンオンガラス（ＳＯＧ）もしくは他のスピンオン材料（例えば、Ｄｏｗ Ｃｏｒｎｉｎｇ社から入手可能なＸＲ−１５４１水素シルセスキオキサン電子ビームスピンオンレジスト）、および／またはスパッタリングもしくはプラズマ化学蒸着法（ＰＥＣＶＤ）により形成されるＳｉＯ2を添加することにより形成することができる。
図７のプロセスの次のステップでは、エネルギーを印加して、切断領域に沿ってＧａＮ基材を切断し（７１０）、剥離層および剥離可能な基材に依然として付着したままのＧａＮ材料７１２の分離層がもたらされる。そのような切断プロセスの例は、米国特許第６，０１３，５６３号に開示されている。この文献は、参照によりその全体が本明細書に組み込まれる。
図７には、ＧａＮの切断後、高品質ＧａＮを成長させるためのテンプレートを生成するために実施される幾つかのその後のステップが示されている。これらステップは、分離されたＧａＮ層の表面処理７１４（例えば、酸化物の形成）、分離ＧａＮ層と恒久的基材７１８との接合１１６、および最終的には、剥離層を使用して剥離可能な基材を除去し（例えば、ＬＬＯプロセス７２０を使用して）、恒久的基材に接合されている分離ＧａＮ層のＮ面をもたらすことを含む。
Ｇａ面は露出しており、所望の条件下におけるさらなる高品質ＧａＮ材料の成長に使用可能である。例えば、有機金属化学蒸着法（ＭＯ−ＣＶＤ）により、さらなるＧａＮを形成することができる。最終的には、さらなる厚さのＧａＮ材料を（付随する基材および／または誘電材料の有無に関わらず）、より大型のオプトエレクトロニクス素子構造（ＨＢ−ＬＥＤなど）に組み込むことができる。
図７に示されている第３の（切断）ステップに戻ると、ＧａＮ膜の分離により、さらなる高品質ＧａＮを成長させるためのさらなるテンプレート構造を生成するための再使用に利用可能である、高品質ＧａＮ材料を含む高価格ＧａＮドナー基材がもたらされる。ドナー基材は、さらなる打ち込みに曝露して、その後、別の剥離可能な基材に接合することができる。
しかしながら、そのような再使用が適切に生じ得る前に、まず、ＧａＮドナー基材を、目的の処理に好適となるように再生する必要がある場合がある。特に、ドナー基材のＧａ面は、以前の切断ステップに起因する表面の粗さ、欠陥、および／または非平坦性などの特性を示す場合があり、そのため、直ちに打ち込みおよび接合を行うには適さない。
したがって、ドナー基材を再生に供することにより、その再使用を可能にすることができる。ドナー基材再生手順は、以下の環境の１つまたは複数に曝露することを含んでいてもよい：研削、研摩、プラズマまたはイオンビーム支援エッチング、湿式化学、熱、および減圧など。
図８は、一実施形態によるプロセス８００を示す簡略的なフローダイヤグラムである。第１のステップ８０２では、ドナー基材が準備される。
第２のステップ８０４では、裏当て基材が、ドナー基材に付着される。第３のステップ８０６では、裏当て基材に付着されたドナー基材が、内部応力を生じさせる条件に曝露される。裏当て基材の存在は、こうした条件下でドナー基材を安定化させ、それにより、その後の処理に関してドナー基材の再生を可能にする役目を果たす。
そのような再生は、ステップ８０８として図８に示されている。ループにより示されているように、この再生後に、次いで、ドナー基材に内部応力を生じさせる処理を行ってもよい（例えば、打ち込み、接合、切断など）。
研削、研磨、およびＣＭＰなどの機械的プロセスが再生に使用される場合、ドナーアッセンブリ（裏当て基材およびドナー基材）は、平坦性および剛性の要件を満たすことが求められる場合がある。以前のプロセスにより発生したストレスに応じて、ドナー基材は、ドナー表面の不均一な再生をもたらし得る過度の湾曲および反りを示す場合がある。最小剛性の裏当て基材を付着させると、ドナー表面は、平坦性が安定化され、表面仕様を満たす様式で再生することができる。一例として、厚さが４７０ｕｍで直径が２”のＧａＮ基材を、有限要素分析を使用してモデル化した。ＧａＮ基材に、７４ｕｍの初期湾曲値を与えた（主要面における中心部から縁端の湾曲）。このレベルの湾曲は、上部表面からＧａＮ基材内へと５ｕｍ伸長するおよそ７００ＭＰａの応力レベルで典型的である。これは、再生により除去されなければならないＧａＮ基材の応力状態を表わす。裏当て基材を付着させると、均一なラッピング、研磨、およびＣＭＰプロセスにて、湾曲値を目標層除去値（この場合は約５ｕｍ）とおおよそ同じ程度に低下させることにより、この応力層を除去することが可能になる。３ｍｍのＭｏ裏当て基材を接合すると、湾曲は、７４ｕｍから３．９ｕｍへと低減される。５ｍｍのＭｏ裏当て基材であれば、湾曲は１．６ｕｍへと低減されるだろう。この大きさの湾曲低減であれば、再生プロセスは、均一で予測可能なものになるだろう。
図７に戻ると、この図に示されている特定の実施形態では、ＧａＮ層のＮ面が、恒久的基材に接合され、脱離ＧａＮ層のＧａ面は、さらなる処理のために露出する。これは、Ｇａ面が、Ｎ面よりも高品質ＧａＮを成長させやすいことが伝統的に証明されているからである。
しかしながら、他の実施形態も可能である。例えば、幾つかの応用（例えば、パワーエレクトロニクス）では、Ｇａ面からではなく、Ｎ面からＧａＮ材料を成長させることが求められる場合がある。以下の論文が、参照により、あらゆる目的のために本明細書に組み込まれる：Ｘｕｎ Ｌｉら、「Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＧａＮ ｌａｙｅｒｓ ｇｒｏｗｎ ｏｎ Ｎ−ｆａｃｅ ｆｒｅｅ−ｓｔａｎｄｉｎｇ ＧａＮ ｓｕｂｓｔｒａｔｅｓ」、 Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、４１３巻、８１〜８５頁（２０１５年）；Ａ．Ｒ．Ａ． Ｚａｕｎｅｒら、「Ｈｏｍｏ−ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｎ ｔｈｅ Ｎ−ｆａｃｅ ｏｆ ＧａＮ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｓ： ｔｈｅ ｉｎｆｌｕｅｎｃｅ ｏｆ ｔｈｅ ｍｉｓｏｒｉｅｎｔａｔｉｏｎ ｏｎ ｔｈｅ ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ」、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、２４０巻、１４〜２１頁（２００２年）。したがって、幾つかの実施形態のテンプレートブランク構造は、Ｇａ面ではなく、Ｎ面が露出しているＧａＮ層を特色とすることができる。あるいは、図６のような剥離可能な移転基材の代わりに最終基材に接合すると、Ｎ面ドナーアッセンブリを使用して、Ｇａ面最終基材を製造することができる。
そのような実施形態は、切断後にドナー基材を安定化させるための裏当て基材の使用に特に適している。特に、ＧａＮ結晶のＮ面は、Ｇａ面と比較して化学的により反応性である。したがって、裏当て基材の存在は、アッセンブリを平坦にし、ＣＭＰプロセス時の作用による湾曲および反りで高くなった区域の表面の望ましくないエッチング増強を低減する役目を果たす。
上記の考察は、ＧａＮ移転プロセスのための裏当て基材の使用に着目しているが、実施形態はそのような手法に限定されない。ある実施形態では、ＧａＡｓなどの異なるＩＩＩ／Ｖ族材料を用いた製作プロセスに裏当て基材を使用することができる。特定の実施形態では、ドナーからＧａＡｓ材料を移転させるための裏当て基材としての役目を果たすのに、サファイアが特に好適であり得る。
１ｂ．第１の面および第２の面を含むドナー基材を準備すること、
第１の面を裏当て基材に付着させること、
ドナー基材を処理して、内部応力を生成すること、
第２の面を標的基材に接合すること、
ドナー基材を切断領域で切断して、材料の層を標的基材に移転させ、ドナー基材の残りの材料は裏当て基材に付着されたままであること、および
ドナー基材の第１の面が裏当て基材に付着されたままの状態で、残りの材料を再生すること
を含む方法。
２ｂ．切断領域は、粒子を、裏当て基材に付着されているドナー基材に打ち込むことにより形成され、打ち込みにより内部応力が生じる、条項１ｂに記載の方法。
３ｂ．裏当て基材は、ドナー基材の熱膨張係数と同様の熱膨張係数を示す、条項１ｂに記載の方法。
４ｂ．裏当て基材に接合されているドナー基材を含むアッセンブリは、打ち込みプロセス、切断、または再生を容易にする、条項１ｂに記載の方法。
５ｂ．裏当て基材は、ドナー基材の縁端をクランプして、ドナー基材の膨張を抑制する、条項１ｂに記載の方法。
６ｂ．再生は、熱曝露を含む、条項１ｂに記載の方法。
７ｂ．再生は、化学曝露を含む、条項１ｂに記載の方法。
８ｂ．化学曝露は、エッチングを含む、条項７ｂに記載の方法。
９ｂ．化学曝露は、化学機械研磨を含む、条項６ｂに記載の方法。
１０ｂ．再生は、研削を含む、条項１ｂに記載の方法。
１１ｂ．再生は、プラズマ曝露を含む、条項１ｂに記載の方法。
１２ｂ．ドナー基材は、ＧａＮを含む、条項１ｂに記載の方法。
１３ｂ．第１の面は、ＧａＮドナー基材のＧａ面を含む、条項１２ｂに記載の方法。
１４ｂ．第１の面は、ＧａＮドナー基材のＮ面を含む、条項１２ｂに記載の方法。
１５ｂ．裏当て基材は、縁部を含む、条項１ｂに記載の方法。
１６ｂ．ドナー基材は、ＧａＡｓを含む、条項１ｂに記載の方法。
上記は、特定の実施形態の詳細な記載であるが、種々の改変、代替構造、および等価物を使用することができる。上記は、選択されたステップの順序を使用して記載されているが、記載されているステップの任意の要素の任意の組合せなどを使用することができる。加えて、実施形態に応じて、あるステップを、組み合わせることができ、および／または省略することができる。さらに、代替的な実施形態によると、変更された線量および／または切断特性での切断領域の形成を可能にするために、水素の粒子の代わりに、ヘリウムおよび水素イオンまたは重水素および水素イオンの同時打ち込みを使用することができる。またさらに、粒子は、打ち込みプロセスではなく、拡散プロセスで導入することができる。無論、他の変法、改変、および代替が存在していてもよい。したがって、上記の記載および図示は、添付の特許請求の範囲により規定されている本発明の範囲を限定するものとは解釈されるべきではない。

Claims (18)

  1. 第１の面および第２の面を含むドナー基材を準備すること、
    前記第１の面を裏当て基材に付着させること、
    前記ドナー基材を処理して、内部応力を生成すること、
    前記第２の面を標的基材に接合すること、
    前記ドナー基材を切断領域で切断して、材料の層を前記標的基材に移転させ、前記ドナー基材の残りの材料は前記裏当て基材に付着されたままであること、および
    前記ドナー基材の前記第１の面が前記裏当て基材に付着されたままの状態で、前記残りの材料を再生すること
    を含む方法。
  2. 前記切断領域は、粒子を、前記裏当て基材に付着されている前記ドナー基材に打ち込むことにより形成され、前記内部応力は、前記打ち込みにより生じる、請求項１に記載の方法。
  3. 前記裏当て基材は、前記ドナー基材の熱膨張係数と同様の熱膨張係数を示す、請求項１に記載の方法。
  4. 前記裏当て基材に接合されている前記ドナー基材を含むアッセンブリは、打ち込みプロセス、前記切断、または前記再生を容易にする、請求項１に記載の方法。
  5. 前記裏当て基材は、前記ドナー基材の縁端をクランプして、前記ドナー基材の膨張を抑制する、請求項１に記載の方法。
  6. 前記再生は、熱曝露を含む、請求項１に記載の方法。
  7. 前記再生は、化学曝露を含む、請求項１に記載の方法。
  8. 前記化学曝露は、エッチングを含む、請求項７に記載の方法。
  9. 前記化学曝露は、化学機械研磨を含む、請求項６に記載の方法。
  10. 前記再生は、研削を含む、請求項１に記載の方法。
  11. 前記再生は、プラズマ曝露を含む、請求項１に記載の方法。
  12. 前記ドナー基材は、ＧａＮを含む、請求項１に記載の方法。
  13. 前記第１の面は、前記ＧａＮドナー基材のＧａ面を含む、請求項１２に記載の方法。
  14. 前記第１の面は、前記ＧａＮドナー基材のＮ面を含む、請求項１２に記載の方法。
  15. 前記裏当て基材は、縁部を含む、請求項１に記載の方法。
  16. 前記裏当て基材は、サファイアを含む、請求項１に記載の方法。
  17. 前記ドナー基材は、ＧａＡｓを含む、請求項１に記載の方法。
  18. 前記裏当て基材は、サファイアを含む、請求項１７に記載の方法。
JP2019501489A 2016-07-12 2017-07-12 ドナー基材を再生するための方法 Pending JP2019527477A (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662361468P 2016-07-12 2016-07-12
US62/361,468 2016-07-12
US201662367911P 2016-07-28 2016-07-28
US62/367,911 2016-07-28
US15/643,370 US20180019169A1 (en) 2016-07-12 2017-07-06 Backing substrate stabilizing donor substrate for implant or reclamation
US15/643,370 2017-07-06
US15/643,384 2017-07-06
US15/643,384 US20180033609A1 (en) 2016-07-28 2017-07-06 Removal of non-cleaved/non-transferred material from donor substrate
PCT/IB2017/054209 WO2018011731A1 (en) 2016-07-12 2017-07-12 Method of a donor substrate undergoing reclamation

Publications (2)

Publication Number Publication Date
JP2019527477A true JP2019527477A (ja) 2019-09-26
JP2019527477A5 JP2019527477A5 (ja) 2020-08-20

Family

ID=65658530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019501489A Pending JP2019527477A (ja) 2016-07-12 2017-07-12 ドナー基材を再生するための方法

Country Status (4)

Country Link
EP (1) EP3485505A1 (ja)
JP (1) JP2019527477A (ja)
KR (1) KR20190027821A (ja)
CN (1) CN109478493A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915191B1 (ja) * 2021-01-21 2021-08-04 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法
WO2022168217A1 (ja) * 2021-02-04 2022-08-11 三菱電機株式会社 半導体基板の製造方法および半導体装置の製造方法
WO2022185906A1 (ja) * 2021-03-04 2022-09-09 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190163B (zh) * 2019-05-24 2020-04-28 康佳集团股份有限公司 图形化衬底、外延片、制作方法、存储介质及led芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2007116161A (ja) * 2005-10-18 2007-05-10 Soi Tec Silicon On Insulator Technologies エピタキシ済みドナー・ウェファをリサイクルする方法
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP2010087492A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20100127353A1 (en) * 2008-11-26 2010-05-27 S.O.I.Tec Silicon On Insulator Technologies, S.A. Strain engineered composite semiconductor substrates and methods of forming same
JP2014157979A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2016007582A1 (en) * 2014-07-11 2016-01-14 Gtat Corporation Support substrate for ion beam exfoliation of a crystalline lamina

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2007116161A (ja) * 2005-10-18 2007-05-10 Soi Tec Silicon On Insulator Technologies エピタキシ済みドナー・ウェファをリサイクルする方法
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP2010087492A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20100127353A1 (en) * 2008-11-26 2010-05-27 S.O.I.Tec Silicon On Insulator Technologies, S.A. Strain engineered composite semiconductor substrates and methods of forming same
JP2014157979A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2016007582A1 (en) * 2014-07-11 2016-01-14 Gtat Corporation Support substrate for ion beam exfoliation of a crystalline lamina

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915191B1 (ja) * 2021-01-21 2021-08-04 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法
WO2022168217A1 (ja) * 2021-02-04 2022-08-11 三菱電機株式会社 半導体基板の製造方法および半導体装置の製造方法
JP7475503B2 (ja) 2021-02-04 2024-04-26 三菱電機株式会社 半導体基板の製造方法および半導体装置の製造方法
WO2022185906A1 (ja) * 2021-03-04 2022-09-09 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Also Published As

Publication number Publication date
CN109478493A (zh) 2019-03-15
KR20190027821A (ko) 2019-03-15
EP3485505A1 (en) 2019-05-22

Similar Documents

Publication Publication Date Title
US10164144B2 (en) Bond and release layer transfer process
TWI527099B (zh) 用於回收基材之方法
US7732301B1 (en) Bonded intermediate substrate and method of making same
JP6371761B2 (ja) 光電子工学デバイスを形成するための技術
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US20090278233A1 (en) Bonded intermediate substrate and method of making same
US8101498B2 (en) Bonded intermediate substrate and method of making same
JP2019527477A (ja) ドナー基材を再生するための方法
TW201448262A (zh) 用於形成光電子裝置之技術
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
JP4733633B2 (ja) エピタキシャル基板の製造方法
JP2019528225A (ja) 気相または液相エピタキシーを使用したＧａＮ肥厚化用のシードウエハ
JP2003224042A (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
TW201411741A (zh) 以更佳效能應用單晶材料之類底材
JP4802624B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2019004469A1 (ja) 半導体素子基板の製造方法
JP2011061084A (ja) 貼り合わせ基板の製造方法
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
US20180019169A1 (en) Backing substrate stabilizing donor substrate for implant or reclamation
JP2010037139A (ja) 半導体基板の製造方法
WO2018011731A1 (en) Method of a donor substrate undergoing reclamation
JP5441094B2 (ja) 半導体基板の製造方法および半導体基板
US20230193511A1 (en) Method for transferring a useful layer of crystalline diamond onto a supporting substrate
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220308