JP2012054540A5 - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2012054540A5
JP2012054540A5 JP2011160707A JP2011160707A JP2012054540A5 JP 2012054540 A5 JP2012054540 A5 JP 2012054540A5 JP 2011160707 A JP2011160707 A JP 2011160707A JP 2011160707 A JP2011160707 A JP 2011160707A JP 2012054540 A5 JP2012054540 A5 JP 2012054540A5
Authority
JP
Japan
Prior art keywords
concentration
substrate
semiconductor substrate
soi substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011160707A
Other languages
English (en)
Other versions
JP2012054540A (ja
JP5917036B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011160707A priority Critical patent/JP5917036B2/ja
Priority claimed from JP2011160707A external-priority patent/JP5917036B2/ja
Publication of JP2012054540A publication Critical patent/JP2012054540A/ja
Publication of JP2012054540A5 publication Critical patent/JP2012054540A5/ja
Application granted granted Critical
Publication of JP5917036B2 publication Critical patent/JP5917036B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. 半導体基板の一方の面に、第１の濃度で水素を含む、第１の膜を形成する、第１のステップと、
    前記半導体基板の一方の面に、加速した水素イオンを第２の濃度で照射して、脆化領域を形成する、第２のステップと、
    前記脆化領域が形成された前記半導体基板とベース基板とを、前記第１の膜を介して貼り合わせ、加熱処理を行って、前記脆化領域を境に前記半導体基板を分離して、前記ベース基板に半導体層を形成する、第３のステップと、を有し、
    前記第１の濃度は、前記第２の濃度より高いことを特徴とするＳＯＩ基板の作製方法。
  2. 半導体基板の一方の面に、第１の濃度で水素を含む、第１の膜を形成する、第１のステップと、
    前記半導体基板の一方の面に、加速した水素イオンを第２の濃度で照射して、脆化領域を形成する、第２のステップと、
    前記第１の膜と脆化領域とが形成された前記半導体基板に、第１の加熱処理を行う、第３のステップと、
    前記脆化領域が形成された前記半導体基板とベース基板とを、前記第１の膜を介して貼り合わせ、加熱処理を行って、前記脆化領域を境に前記半導体基板を分離して、前記ベース基板に半導体層を形成する、第４のステップと、を有し、
    前記第１の濃度は、前記第２の濃度より高いことを特徴とするＳＯＩ基板の作製方法。
  3. 請求項１又は請求項２において、
    前記第２の濃度は、５×１０２０以上３×１０２１ａｔｏｍｓ／ｃｍ３以下を有することを特徴とするＳＯＩ基板の作成方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１のステップの後に、前記第２のステップを行うことを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至請求項３のいずれか一において、
    前記第２のステップの後に、前記第１のステップを行うことを特徴とするＳＯＩ基板の作製方法。
JP2011160707A 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5917036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011160707A JP5917036B2 (ja) 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010176013 2010-08-05
JP2010176013 2010-08-05
JP2011160707A JP5917036B2 (ja) 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2012054540A JP2012054540A (ja) 2012-03-15
JP2012054540A5 true JP2012054540A5 (ja) 2014-07-03
JP5917036B2 JP5917036B2 (ja) 2016-05-11

Family

ID=45556447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011160707A Expired - Fee Related JP5917036B2 (ja) 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法

Country Status (2)

Country Link
US (1) US9136141B2 (ja)
JP (1) JP5917036B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977947B2 (ja) 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
FR3029538B1 (fr) 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10026642B2 (en) * 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
JP7034186B2 (ja) * 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4507395B2 (ja) 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2896619B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
JP5367330B2 (ja) 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Similar Documents

Publication Publication Date Title
JP2012054540A5 (ja) Ｓｏｉ基板の作製方法
JP2010272851A5 (ja)
JP2009260314A5 (ja)
JP2009260295A5 (ja) 半導体基板の作製方法
JP2009111375A5 (ja)
JP2010109353A5 (ja)
JP2011258939A5 (ja)
JP2013102154A5 (ja) 半導体装置の作製方法
JP2011205089A5 (ja) 半導体膜の作製方法
JP2010123931A5 (ja) Ｓｏｉ基板の作製方法
JP2009260315A5 (ja)
JP2010103515A5 (ja)
JP2010109345A5 (ja)
JP2010050444A5 (ja)
JP2011040729A5 (ja) 半導体基板の作製方法
JP2009212502A5 (ja)
JP2011228680A5 (ja) Ｓｏｉ基板の作製方法、および半導体基板の作製方法
JP2009260312A5 (ja)
TW200943387A (en) Method for manufacturing SOI substrate
JP2010103510A5 (ja) 半導体装置の作製方法及び半導体装置
JP2010251724A5 (ja)
JP2011029609A5 (ja) 半導体装置の作製方法
JP2013229516A5 (ja)
JP2011077505A5 (ja) Ｓｏｉ基板の作製方法
JP2012119669A5 (ja)