JP2008211189A5 - - Google Patents

Claims (7)

1. 表面に半導体素子と、この半導体素子と電気的に接続された電極と、所定の第１のパターン部とが設けられた基板を用意する第１の工程と、
   第１の主面およびその反対側の第２の主面を有し、前記第１の主面から突出して設けられた突起部と前記第２の主面に設けられた所定パターンの溝部とを備える金属板を用意する第２の工程と、
   前記第１のパターン部とこれに対応する溝部が所定の位置関係になるように金属板の位置を調整することで前記突起部と前記電極との位置合わせを行い、前記金属板の前記第１の主面側と前記基板とを絶縁層を介して圧着し、前記突起部が前記絶縁層を貫通した状態で前記突起部と前記電極とを電気的に接続する第３の工程と、
   前記金属板の前記第２の主面側に所定パターンの配線層を形成する第４の工程と、
   を備えることを特徴とする半導体モジュールの製造方法。
2. 前記第４の工程は、前記金属板の前記第２の主面側をエッチバックして前記溝部の底部を前記第１の主面まで貫通させることにより前記金属板を所定パターンの配線層に加工していることを特徴とする請求項１に記載の半導体モジュールの製造方法。
3. 前記第４の工程は、前記配線層の側面と、前記配線層の前記絶縁層と反対側の主面との間の領域が面取り形状となるように、前記金属板を加工していることを特徴とする請求項２に記載の半導体モジュールの製造方法。
4. 前記第２の工程は、平板状の金属板の一方の面に前記突起部を形成する第１のステップと、前記突起部の所定の第２のパターン部を基準として前記平板状の金属板の他方の面に前記溝部を形成する第２のステップと、を備えていることを特徴とする請求項１に記載の半導体モジュールの製造方法。
5. 前記半導体素子は前記基板に複数形成され、
   前記溝部は複数の前記半導体素子間を区画するように設けられたスクライブ領域にさらに形成されていることを特徴とする請求項１に記載の半導体モジュールの製造方法。
6. 前記第３の工程は、前記金属板の前記第１の主面側と前記基板とを加熱しながら圧着し、
   前記第１のステップは、前記金属板の線膨張係数と前記基板の線膨張係数との差と、前記第３の工程における加熱温度と、前記第３の工程における加熱にともなう膨張によって移動しない前記金属板の基準点からの距離とに応じて、前記電極に対向する位置から前記金属板の膨張方向とは反対側にずらした位置に、前記突起部を形成していることを特徴とする請求項４に記載の半導体モジュールの製造方法。
7. 突起部が設けられた配線層と、
   表面に半導体素子と、この半導体素子と電気的に接続されるとともに前記突起部に対応するように配置された電極とが設けられた基板と、
   前記配線層と前記基板との間に設けられた絶縁層と、
   を備え、
   前記突起部が前記絶縁層を貫通した状態で前記突起部と前記電極とが電気的に接続され、
   前記配線層の側面と、前記配線層の前記絶縁層と反対側の主面との間の領域が面取り形状であることを特徴とする半導体モジュール。