CN101303990B - 半导体模块的制造方法、半导体模块及便携设备 - Google Patents

半导体模块的制造方法、半导体模块及便携设备 Download PDF

Info

Publication number
CN101303990B
CN101303990B CN2008101277478A CN200810127747A CN101303990B CN 101303990 B CN101303990 B CN 101303990B CN 2008101277478 A CN2008101277478 A CN 2008101277478A CN 200810127747 A CN200810127747 A CN 200810127747A CN 101303990 B CN101303990 B CN 101303990B
Authority
CN
China
Prior art keywords
jut
interarea
semiconductor
electrode
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101277478A
Other languages
English (en)
Other versions
CN101303990A (zh
Inventor
冈山芳央
柳瀬康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101303990A publication Critical patent/CN101303990A/zh
Application granted granted Critical
Publication of CN101303990B publication Critical patent/CN101303990B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

本发明涉及一种半导体模块的制造方法、半导体模块及便携设备，所述制造方法可以提高在使铜板的突起结构和半导体元件的电极为相向的状态下进行连接时的定位精度的同时，谋求降低半导体模块的制造成本。准备在表面设置半导体元件的电极和图案部的半导体基板。形成具有第一主面及其相反侧的第二主面，并且包括设置在第一主面的突起部和设置在第二主面的沟部的铜板。通过调整铜板的位置使图案部和与其对应的沟部具有规定位置关系来进行突起部和电极的定位，然后经绝缘层压接铜板的第一主面侧和半导体基板，在突起部贯通绝缘层的状态下电连接突起部和电极。在第二主面侧形成规定图案的再布线图案。

Description

半导体模块的制造方法、半导体模块及便携设备
技术领域
本发明涉及一种半导体模块的制造方法、半导体模块及便携设备。
背景技术
近年来，随着电子设备的小型化、高性能化，追求使用于电子设备的半导体元件(半导体模块)更加小型化。随着半导体元件的小型化，为了安装于布线基板而所需的电极间的窄间距化变得不可或缺。作为半导体元件的表面安装方法，已知在半导体元件的电极上形成焊料凸起，并且焊接焊料凸起和布线基板的焊盘电极的倒装芯片安装方法。在倒装芯片安装方法中，焊料凸起本身的大小、焊接时的电桥产生等成为制约，并限制电极的窄间距化。作为克服这种限制的方法，已知将通过半蚀刻金属板形成的突起结构作为电极或通孔，在金属板上经环氧树脂等绝缘层安装半导体元件，将半导体元件的电极连接到突起结构的方法。
然而，在将突起结构埋入绝缘层并层积金属板、绝缘层及半导体元件进行一体化时，有必要进行突起结构和半导体元件的电极之间的定位(对准)。在现有的制造技术中，利用钻具在金属板侧设置对准用贯通孔，然后利用金属板的贯通孔和通过该贯通孔能够识别的半导体元件上的对准标记，进行金属板的突起结构和半导体元件的电极的定位。另外，在通过光刻技术和蚀刻技术将金属板加工成规定的布线图案时，也利用这种对准用贯通孔进行定位。但是，由于钻孔加工的微细化界限及其加工精度低，所以难以提高对准精度，并且难以通过因制造余量(定位余量)的降低而达到半导体元件(半导体模块)的细微化来谋求其低成本化。另外，钻孔加工自身也增加处理工序，成为增加半导体元件(半导体模块)制造成本的一个原因。
发明内容
本发明是鉴于上述问题而作出的，其目的在于提供一种提高相向连接金属板的突起结构和半导体元件的电极时的定位精度的同时，谋求降低半导体模块的制造成本的技术。
为解决上述问题，本发明的某一方式是半导体模块的制造方法。该半导体模块的制造方法的特征在于，包括：第一工序，准备在表面设置半导体元件、与该半导体元件电连接的电极和规定的第一图案部的基板；第二工序，准备具有第一主面及其相反侧的第二主面，并且包括从第一主面突出设置的突起部和在第二主面设置的规定图案的沟部；第三工序，通过调整金属板的位置使第一图案部和与其对应的沟部具有规定位置关系来进行突起部和电极的定位，然后经绝缘层压接金属板的第一主面侧和基板，在突起部贯通绝缘层的状态下电连接突起部和电极；第四工序，在金属板的第二主面侧形成规定图案的布线层。
在上述结构中，第四工序也可以通过深蚀刻金属板的第二主面侧，并使沟部的底部贯通至第一主面，而将金属板加工成规定图案的布线层。
在上述结构中，第四工序也可以将金属板加工成使布线层的侧面和与布线层的绝缘层相反侧的主面之间的区域呈倒角形状。
在上述结构中，第二工序也可以包括：在平板状金属板的一面形成突起部的第一步骤；和以突起部的规定第二图案部为基准，在平板状金属板的另一面形成沟部的第二步骤。
在上述结构中，也可以在基板上形成多个半导体元件，沟部进一步被形成在用于分隔多个半导体元件之间而设置的划线区域中。
在上述结构中，也可以第三工序将金属板的第一主面侧和基板加热的同时进行压接，第一步骤根据金属板的线膨胀系数和基板的线膨胀系数之差、第三工序中的加热温度、距因第三工序的加热引起的膨胀而不移动的金属板的基准点的距离，在从与电极相向的位置向与金属板的膨胀方向相反侧错位的位置形成突起部。
另外，本发明的另一方式是半导体模块。该半导体模块的特征在于，包括：设有突起部的布线层，在表面设有半导体元件和与该半导体元件电连接并且与突起部对应地配置的电极的基板以及在布线层和基板之间设置的绝缘层；在突起部贯通绝缘层的状态下电连接突起部和电极；布线层的侧面和与布线层的绝缘层相反侧的主面之间的区域呈倒角形状。
并且，本发明的再另一方式是便携设备。该便携设备的特征在于搭载上述方式的半导体模块。
附图说明
图1是实施方式1的半导体模块的示意剖面图。
图2(A)～(D)是用于说明具有突起部和沟部的铜板的形成方法的示意剖面图。
图3(A)～(C)是用于说明具有突起部和沟部的铜板的形成方法的示意剖面图。
图4是表示将由多个划线分隔的半导体基板配置成矩阵状的半导体晶片的平面图。
图5(A)～(C)是用于说明半导体模块的制造过程的示意剖面图。
图6(A)、(B)是用于说明半导体模块的制造过程的示意剖面图。
图7(A)～(C)是用于说明定位方法的示意剖面图。
图8(A)～(C)是用于说明定位方法的示意剖面图。
图9(A)～(C)是用于说明实施方式2的具有突起部和沟部的铜板的形成方法的示意剖面图。
图10(A)～(C)是用于说明具有突起部和沟部的铜板的形成方法的示意剖面图。
图11(A)、(B)是用于说明半导体模块的制造过程的示意剖面图。
图12是实施方式3的便携式电话的结构图。
图13是便携式电话的部分剖面图。
附图标记说明
1半导体基板；2半导体元件；2a电极；3保护膜；4再布线图案；4a突起部；4a1突起部的顶端部；4a2突起部的侧面部；4b沟部；5划线；6半导体模块形成区域；7a、7b定位用图案部；8绝缘层；9外部连接电极(焊料球)。
具体实施方式
现在，参照具体实施方式来描述本发明。这并不是限制本发明的范围，而是示例本发明。
下面，根据附图说明具体体现本发明的实施方式。另外，在全部的附图中，对相同的结构要素附以相同的附图标记，适当省略其说明。
实施方式1
图1是本实施方式的半导体模块的示意剖面图。根据图1说明本实施方式的半导体模块。
本实施方式的半导体模块中的半导体基板1采用P型硅基板等，利用众所周知的技术，在其表面S(下面侧)形成规定的电路等半导体元件2，在成为安装面的表面S(尤其是半导体元件2的外周缘部)形成与半导体元件2电连接的电极2a。为了使该电极2a的规定区域(中央部分)露出，在半导体基板1表面上的区域形成保护膜3。在半导体基板1的表面S，为使电极2a的间距更宽，在电极2a及保护膜3上形成绝缘层8，并且形成贯通该绝缘层8并连接于电极2a的露出面的突起部4a，以及一体地设置该突起部4a的再布线图案4。突起部4a设置在再布线图案4的第一主面S1，在与该第一主面S1相反侧(下面侧)的规定区域，设置用于与半导体模块外部进行信号传递的外部连接电极(焊料球)9。
具体地，绝缘层8形成在半导体基板1的表面S，其厚度为例如约35μm。绝缘层8优选采用冲压时引起塑性流动的材料。作为冲压时引起塑性流动的材料，例举环氧系热固化型树脂。绝缘层8采用的环氧系热固化型树脂，例如在温度160℃、压力8MPa的条件下，具有粘度为1KPa·s的特性的材料即可。另外，该材料在温度160℃的条件下，比较以15MPa冲压的情况与不冲压的情况，树脂的粘度降低至约1/8。
再布线图案4在绝缘层8上形成。在再布线图案4上一体地设置从第一主面S1突出并贯通该绝缘层8的突起部4a。再布线图案4及突起部4a采用例如由轧制的铜构成的轧制金属。由铜构成的轧制金属与通过镀敷处理等形成的由铜构成的金属膜比较，其机械强度强，作为用于再布线的材料优良。再布线图案4的厚度为例如约20μm，突起部4a的高度(厚度)为例如约35μm。突起部4a设置为与其底面部平行的去掉圆锥顶点部的形状(以下称为“圆锥台”)，该突起部4a具有与半导体基板1的电极2a的接触面平行的顶端部4a1和越接近顶端部4a1其直径(尺寸)越细地形成的侧面部4a2。突起部4a的顶端(顶端部4a1)的直径和基面的直径分别为约
Figure S2008101277478D00041
和约
Figure S2008101277478D00042
另外，突起部4a设置在对应于电极2a的位置。突起部4a的顶端(顶端部4a1)形成为直接与半导体基板1的电极2a连接，而电连接电极2a和再布线图案4。
另外，半导体基板1作为本发明的“基板”、半导体元件2作为本发明的“半导体元件”、电极2a作为本发明的“电极”、突起部4a作为本发明的“突起部”、沟部4b作为本发明的“沟部”、绝缘部8作为本发明的“绝缘层”、再布线图案4作为本发明的“布线层”的一例。
图2和图3是用于说明具有突起部和沟部的铜板的形成方法的示意剖面图。图4是表示将由多个划线分隔的半导体基板配置成矩阵状的半导体晶片的平面图(俯视图)。图5和图6是用于说明图1示出的本实施方式的半导体模块的制造过程的示意剖面图。下面，参照图1～图6说明本实施方式的半导体模块的制造过程。
首先，如图2(A)所示，准备厚度至少比突起部4a的高度与再布线图案4的厚度之和大的平板状铜板4z。铜板4z采用由轧制的铜构成的轧制金属，铜板4z的厚度为约100μm。另外，平板状铜板4z作为本发明的“平板状金属板”的一例。
如图2(B)所示，利用光刻技术在各半导体模块形成区域6内的突起部形成区域形成抗蚀剂掩模PR1a。这里，突起部形成区域的排列对应于由多个划线5分隔为多个半导体模块形成区域6的半导体晶片中的半导体基板1的各电极2a的位置。这时，在抗蚀剂掩模PR1a中预先形成定位(对准)用图案部，并把该定位(对准)用图案部与半导体模块形成区域6的外侧(例如，划线5)的规定区域(规定位置)对准(参照图7)。该图案部采用例如十字形、四边形或圆形等定位标记，其尺寸(全长)为例如约5μm～500μm的范围。而且，通过在设置抗蚀剂掩模PR1a的一面的相反侧(第二主面S2)形成抗蚀剂保护膜PR1b来保护铜板4z。另外，划线5作为本发明的“划线区域”的一例。
如图2(C)所示，以抗蚀剂掩模PR1a为掩模进行使用氯化二铁溶液等药液的湿蚀刻处理，并且通过在铜板4z表面形成分离沟，形成从铜板4y的第一主面S1突出的规定圆锥台图案的突起部4a。这时，突起部4a形成为具有越接近其顶端部4a1直径(尺寸)越细的锥形状的侧面部4a2。另外，突起部4a的高度为约35μm，突起部4a顶端(顶端部4a1)的直径和基面的直径分别为约
Figure S2008101277478D00051
和约
Figure S2008101277478D00052
另外，在上述处理中，由抗蚀剂保护膜PR1b保护铜板4y的第二主面S2侧。
如图2(D)所示，除去抗蚀剂掩模PR1a及抗蚀剂保护膜PR1b。由此，在铜板4y的第一主面S1一体地形成突起部(具有顶端部4a1和越接近该顶端部4a1直径越细地形成的侧面部4a2的突起部)4a。另外，在半导体模块形成区域6的外侧(例如，划线5)的规定区域(规定位置)形成定位用图案部(参照图7)。另外，也可以采用银(Ag)等金属掩模替代抗蚀剂掩模PR1a。这时，由于充分确保与铜板4z的蚀刻选择比，所以可谋求突起部4a或定位用图案部的布图的进一步细微化。
接着，如图3(A)所示，将在铜板4y的第一主面S1侧设置的定位用图案部作标记进行定位，并且利用光刻技术在铜板4y的第二主面S2侧的沟部形成区域形成抗蚀剂掩模PR2a。这时，在抗蚀剂掩模PR2a中预先形成定位用图案部7a，并把该定位用图案部7a与半导体模块形成区域6的外侧(例如，划线5)的规定区域(规定位置)对准。该定位用图案部7a例如采用十字形、四边形或圆形等定位标记，其尺寸(全长)为例如约5μm～500μm的范围。而且，通过在设置抗蚀剂掩模PR2a的一面的相反侧(第一主面S1)形成抗蚀剂保护膜PR2b来保护铜板4z。另外，后述形成抗蚀剂掩模PR2a时的定位方法。
如图3(B)所示，以抗蚀剂掩模PR2a为掩模进行使用氯化二铁溶液等药液的湿蚀刻处理，在铜板4x上形成从第二主面S2向下挖出设置的沟部4b。这里，沟部4b的深度为约20μm。由此，将沟部4b形成为对应于具有定位用图案部7a和规定线/空间图案的再布线图案4的空间图案。
如图3(C)所示，除去抗蚀剂掩模PR2a和抗蚀剂保护膜PR2b。由此，形成铜板4x，该铜板4x具有从铜板4x的第一主面S1突出设置的突起部4a和从第二主面S2向下挖出设置的沟部4b。
另外准备如上述制造的铜板4x，用于下面说明的本实施方式的半导体模块的制造过程。
首先，如图5(A)所示，准备表面S具有半导体元件2、电极2a和保护膜3的半导体基板1以矩阵状形成的半导体晶片。另外，如图4所示，半导体晶片由多个划线5以格子状被分隔为多个半导体模块形成区域6(半导体基板1)。该半导体模块形成区域6是形成上述半导体模块的区域。
具体地，如图5(A)所示，在P型硅基板等的半导体晶片内的各个半导体基板1，利用众知技术在其表面S(下面侧)形成规定的电路等半导体元件2和在其周边部与半导体元件2电连接的电极2a。然后，在半导体基板1的表面S对应于铜板4x的定位用图案部7a的区域(例如，划线5)的规定位置形成定位用图案部7b。该定位用图案部7b采用例如在十字形、四边形或圆形等定位标记中与铜板4x的定位用图案部7a成为一对的标记。另外，作为电极2a或定位用图案部7b的材料采用铝等金属。然后，在去除该电极2a的规定区域(中央部分)的半导体基板1的表面S上的区域，形成用于保护半导体基板1的绝缘性保护膜3。作为保护膜3，采用氧化硅膜(SiO2)或氮化硅膜(SiN)等。另外，定位用图案部7b作为本发明的“第一图案部”的一例。
然后，通过调整铜板4x的位置使设置在铜板4x的第二主面S2侧的定位用图案部7a和设置在半导体基板1表面S的定位用图案部7b成为规定的位置关系(例如，两者重叠的状态)，进行突起部4a和半导体基板1的电极2a的定位(重叠)，并且在半导体基板1(表面S侧)和形成突起部4a的铜板4x(第一主面S 1侧)之间夹持绝缘层8。绝缘层8的厚度为与突起部4a的高度相同程度的约35μm。另外，后述铜板4x和半导体基板1的定位方法。
如图5(B)所示，在如上所述的夹持的基础上，通过使用冲压装置进行冲压成形，一体化地层积半导体基板1、绝缘层8及铜板4x。冲压加工时的压力和温度分别为约5MPa和200℃。通过冲压加工，绝缘层8的黏度降低，绝缘层8产生塑性流动。由此，突起部4a贯通绝缘层8，电连接突起部4a和电极2a。另外，通过突起部4a具有形成为越接近顶端部4a1直径越细的侧面部4a2，突起部4a顺利地贯通至绝缘层8。其结果是，从突起部4a与电极2a的界面有效地挤压出绝缘层8，在界面上难以残留一部分绝缘层8。
然后，通过利用蚀刻技术全面蚀刻铜板4x的第二主面S2侧，如图5(C)所示，将铜板4x同样地薄膜化，并且使沟部4b的底部贯通至第一主面S1。由此，形成反映沟部4b的空间图案且具有自整合地定位用图案部7a和规定线/空间图案的再布线图案4。再布线图案4的厚度反映沟部4b的深度，约为20μm。另外，由于通过全面蚀刻铜板4x的第二主表面S2侧形成再布线图案4，所以其角部即再布线图案4的侧面和与绝缘层8相反侧的主面之间的区域变成R形状等的倒角形状。因此，在再布线图案4中形成后述的外部连接电极9之前，作为用于保护再布线图案4的保护层在层积例如光阻焊剂(未图示)时，在再布线图案4间易混入光阻焊剂(フオトソルダ一レジスト)。其结果，即便伴随半导体元件2的小型化布线间距细微化，在再布线图案4和光阻焊剂之间也难以产生空隙(空洞)，可抑制光阻焊剂的剥离等。
接着，如图6(A)所示，使用焊料印刷法，对经突起部4a与电极2a连接的部分的再布线图案4，形成用作为与半导体模块外部进行信号接收发送的外部连接端子而起作用的外部连接电极(焊料球)9。具体地，利用印网掩模，将用树脂和焊料材料做成膏状的“焊料膏”印刷在期望的部位，通过加热至焊料熔化温度形成外部连接电极(焊料球)9。或者作为其他方法，也可以预先在再布线图案4侧涂布焊剂，将焊料球设置在再布线图案4。
如图6(B)所示，沿着分隔为多个半导体模块形成区域6的划线5，通过切割半导体晶片对半导体基板1进行个别化。之后，通过药液洗净处理除去切割时产生的残渣等。
通过以上工序，能够制造上述图1示出的本实施方式的半导体模块。
以下，说明本实施方式的具有突起部的金属板(铜板)的定位方法。
首先，图7是用于说明在第一主面具有突起部的铜板的第二主面形成沟部时的定位方法的示意剖面图。
如图7(A)所示，在具有对准功能的曝光装置中，使用固定于掩模支架40的沟部形成用掩模(设有规定的线/空间图案41a与定位用图案部7c的掩模)41，在铜板4y的第二主面S2形成沟部时，首先，投影沟部形成用掩模41(定位用图案部7c)的定位用图案部7c的像，通过设置在沟部形成用掩模41(定位用图案部7c)的下面侧的CCD照相机等摄像部件42来拍摄。然后，将该摄影数据输入计算机，存储定位用图案部7c的图像。
如图7(B)所示，将固定于基板支架43的铜板4y插入规定的位置。在该铜板4y中，经由上述图2(A)～(D)示出的工序，在第一主面S1上形成突起部4a及定位用图案部7d，并且，在第二主面S2形成抗蚀剂膜PR2。另外，铜板4y固定在基板支架43，使得该第二主面S2上的抗蚀剂膜PR2与沟部形成用掩模41相向。另外，定位用图案部7d作为本发明的“第2图案部”的一例。
然后，使用与上述相同的CCD照相机等摄像部件42，拍摄铜板4y的定位用图案部7d。
接着，以先前存储的沟部形成用掩模41的定位用图案部7c的图像为基准，重合铜板4y的定位用图案部7d的图像，将基板支架43的位置移动并调整为使两者具有规定的位置关系。这样，可以进行铜板4y与沟部形成用掩模41的定位。
如图7(C)所示，以定位沟部形成用掩模41与铜板4y的状态，将基板支架43移动至沟部形成用掩模41侧，使抗蚀剂膜PR2接近或接触沟部形成用掩模41后进行曝光。在如此曝光后，经过规定的热处理及显影工序后，形成如图3(A)所示的抗蚀剂掩模PR2a。
如上所述，由于可以采用曝光装置的对准功能进行定位，所以容易实现高精度的定位。
接着，图8是用于说明铜板的突起部与半导体基板的电极的定位方法的示意剖面图。
如图8(A)所示，在具有对准功能的压接装置(粘合装置)中，投影固定于固定支架50的半导体晶片(具有电极2a与定位用图案部7b的半导体基板1)的定位用图案部7b的像，通过设置在半导体晶片(半导体基板1)下面侧的CCD照相机等摄像部件52来拍摄。然后，将该摄影数据输入计算机，存储定位用图案部7b的图像。
如图8(B)所示，在将固定于基板支架53的铜板4x插入规定位置，并且在半导体晶片(半导体基板1)和铜板4x之间插入配置绝缘层8。在该铜板4x中，在第一主面S1形成突起部4a及定位用图案部(参照图7)，而且在第二主面S2形成规定图案的沟部4b和定位用图案部7a。然后，铜板4x以使该第一主面S1的突起部4a与半导体晶片(半导体基板1)相向的状态固定于基板支架53。
然后，使用与上述相同的CCD照相机等摄像部件52，拍摄铜板4x的定位用图案部7a。
接着，以先前存储的半导体晶片(半导体基板1)的定位用图案部7b的图像为基准，重合铜板4x的定位用图案部7a的图像，将基板支架53的位置移动并调整为使两者具有规定的位置关系。这样进行铜板4x与半导体晶片(半导体基板1)的定位。
如图8(C)所示，以定位铜板4x与半导体晶片(半导体基板1)的状态，使基板支架53移动到半导体晶片(半导体基板1)侧，将铜板4x经绝缘层8压接在半导体晶片(半导体基板1)上。这时，通过突起部4a贯通绝缘层8，电连接突起部4a和半导体基板1的电极2a。另外，也可以在定位后，利用其他装置进行压接处理。
这样，由于可以处理上述图5(A)及图5(B)示出的工序，并且采用压接装置(粘合装置)的对准功能进行定位，所以可以容易实现高精度的定位。
根据本实施方式的半导体模块的制造方法，可以得到以下效果。
(1)在第一主面S1具有突起部4a的铜板4x中，在其相反侧的第二主面S2设置沟部4b，在将这样的铜板4x压接在半导体基板1时，由于将沟部4b用作定位用标记，因此不需要现有的通过钻孔加工而形成的定位用图案部(对准用贯通孔)的工序，以低成本制造半导体模块。另外，由于通过将用于定位的标记设为对应于再布线图案4的空间图案的沟部4b，利用对应于再布线图案4的加工精度可以进行定位，所以和现有的使用通过钻孔加工而形成的定位用图案部(对准用贯通孔)的定位相比，可以高精度地进行定位。其结果，以低成本制造在铜板4x的突起部4a与半导体基板1的电极2a压接时高精度地定位突起部4a和电极2a的半导体模块。
(2)在第一主面S1具有突起部4a的铜板4x中，在其相反侧的第二主面S2设置对应于再布线图案4的空间图案的沟部4b，由于在将这样的铜板4x压接在半导体基板1后，通过将该沟部4b的底部贯通，使铜板4x加工成再布线图案4，因此压接后的再布线图案4的形成不需要光刻工序，可以低成本制造半导体模块。
(3)在第一主面S1具有突起部4a的铜板4x中，由于通过在其相反侧的第二主面S2设置沟部4b，至少在沟部4b部分可以降低因铜板4x被薄膜化而导致的铜板4x的弯曲，所以可以更加提高铜板4x与半导体基板1在压接时的定位精度。
(4)在平板状铜板4z的一面形成突起部4a后，通过不采用现有的通过钻孔加工而形成的定位用图案部(对准用贯通孔)，而以突起部4a的定位用图案部7d为基准，在平板状铜板4z的其它面形成沟部4b，可以高精度地控制沟部4b与位于其相反面的突起部4a的位置关系。因此，在利用沟部4b作为定位用标记时，可以更高精度地进行突起部4a与半导体基板1的电极2a的定位。
(5)划线5通常是将纵横形成于半导体晶片(半导体基板1)表面的多个半导体元件2包围以分隔成各个半导体元件2的格子状区域，是将半导体晶片(半导体基板1)切割而个别化时被去除的区域。因此，在划线5中设置沟部4b(定位用图案部7a)时可不考虑半导体元件2的电极2a等的、再布线图案4的布局，并且，在重新制造其他半导体元件时也可以将该沟部4b通用化并利用。所以，可通过将铜板4x的沟部4b(定位用图案部7a)在分隔多个半导体元件2间的划线5中进一步形成，可以更低成本地制造在压接铜板4x和半导体基板1时提高突起部4a和电极2a的定位精度的半导体模块。
(6)由于在半导体模块被个别化前的半导体晶片的状态下，一并压接具有突起部4a和沟部4b的铜板4x而形成再布线图案4，所以和对每个半导体模块单独压接铜板4x形成再布线图案4等情况相比，可以降低半导体模块的制造成本。
(7)根据本制造方法，由于可以高精度地进行铜板4x的突起部4a和半导体基板1的电极2a的定位，所以可以降低两者的定位余量，例如，可以使半导体基板1的电极2a的尺寸(尺寸)达到细微化。因此，可以将半导体模块实现小型化。
(8)再布线图案4由于其侧面和与绝缘层8相反侧的主面之间的区域呈倒角形状，所以在层积用于保护再布线图案4的保护层时，在再布线图案4之间易进入保护层。因此，即便随着半导体元件2的小型化进行布线间距的细微化，在再布线图案4与保护层之间也难以产生空隙(空洞)，可抑制保护层的剥离等，其结果提高半导体模块的安装可靠性。
实施方式2
在上述实施方式1中，虽然在铜板4z中对应于半导体基板1的各电极2a的位置形成了突起部4a，但是本实施方式与实施方式1不同的方面在于，在考虑了铜板4x和半导体基板1的各自的线膨胀系数的差异、压接铜板4x和半导体基板1时的加热温度以及距由于加热引起的膨胀而不移动的铜板4x的基准点的距离的位置上形成突起部4a。下面说明本实施方式。关于与实施方式1相同的构造、方法，附以相同的符号，省略其说明。
图9和图10是用于说明本实施方式的具有突起部和沟部的铜板的形成方法的示意剖面图。图11是用于说明本实施方式的半导体模块的制造过程的示意剖面图。
如图9(A)所示，利用光刻技术，在准备的铜板4z的规定突起部形成区域形成抗蚀剂掩模PR1a。规定的突起部形成区域是根据后述的具有突起部4a和沟部4b的铜板4x的线膨胀系数和半导体基板1的线膨胀系数之差、压接铜板4x与半导体基板1时的加热温度、距因加热引起的膨胀而不移动的铜板4x的基准点的距离，从与电极2a相向的位置向与铜板4x的膨胀方向相反侧错位的位置。这里，铜板4x和由硅构成的半导体基板1的线膨胀系数分别为约17ppm/℃和约3ppm/℃。另外，由于加热引起的膨胀而不移动的基准点通常是铜板4x的中心点。
在本实施方式中，如图4所示，在将由多个划线5分隔的半导体基板1配置成矩阵状的半导体晶片上压接铜板4x。因此，使划线5的宽度狭窄，该狭窄对应于铜板4x的线膨胀系数和半导体基板1的线膨胀系数之差以及压接时的加热温度的距离。即，在本实施方式中，以对应于半导体基板1的铜板4x的分隔单位，将铜板4x的突起部4a向半导体晶片的中心方向内侧错位。另外，将对应于半导体晶片的中心点的铜板4x的点作为由于加热引起的膨胀而不移动的基准点，并且缩小各划线5的宽度。因此，越是远离基准点的铜板4x的分隔区，至中心方向的移动距离越大，即，突起部4a以分隔单位并且对应于距基准点的距离的距离进行错位。具体地，例如在半导体基板1的大小为一边10mm时，将各划线5的宽度缩小10μm。另外，在图9中将位于中央的半导体模块形成区域6的铜板4z的分隔设为对应于半导体晶片中央的半导体基板1的分隔。
如图9(B)所示，将抗蚀剂掩模PR1a作为掩模进行湿蚀刻处理并形成突起部4a。
如图9(C)所示，除去抗蚀剂掩模PR1a和抗蚀剂保护膜PR1b。由此，在铜板4y的第一主面S1一体地形成突起部4a。
接着，如图10(A)所示，利用光刻技术在铜板4y的第二主面S2侧的沟部形成区域形成抗蚀剂掩模PR2a。
如图10(B)所示，将抗蚀剂掩模PR2a作为掩模进行湿蚀刻处理并形成沟部4b。这里，在以对应于铜板4x的线膨胀系数和半导体基板1的线膨胀系数之差、加热温度、距因加热而不移动的基准点的距离之距离，向与铜板4x的膨胀方向相反侧错位的位置形成沟部4b，并使该沟部4b对应于突起部4a的区域。在本实施方式中，相对于一边10mm的半导体基板1，将各划线5的宽度缩小10μm，以对应于各半导体基板1的铜板4y的分隔单位，将沟部4b向半导体晶片的中心方向内侧错位。
如图10(C)所示，除去抗蚀剂掩模PR2a和抗蚀剂保护膜PR2b。由此，形成具有突起部4a和沟部4b的铜板4x。
另外准备如上述制造的铜板4x，用于下面说明的本实施方式的半导体模块的制造过程。
首先，如图11(A)所示，准备在表面S具有半导体元件2、电极2a及保护膜3的半导体基板1以矩阵状形成的半导体晶片。然后，在半导体基板1(表面S侧)和形成有突起部4a的铜板4x(第一主面S1侧)之间夹持绝缘层8。这时，与实施方式1同样，也可以通过将铜板4x的位置调整为使设置在铜板4x的第二主面S2侧的定位用图案部7a和设置在半导体基板1表面S的定位用图案部7b具有规定位置关系来进行铜板4x和半导体基板1的定位。
如图11(B)所示，通过使用冲压装置进行冲压成形来一体化层积半导体基板1、绝缘层8及铜板4x。由此，突起部4a贯通绝缘层8，电连接突起部4a和电极2a。这里，由于利用冲压装置进行冲压成形时的温度上升，铜板4x和半导体基板1产生热膨胀。如上所述，由于突起部4a被形成在以铜板4x和半导体基板1的线膨胀系数之差、加热温度、距对应因加热而不移动的基准点的距离的距离错位的位置，所以，通过利用冲压装置进行冲压成形时的热膨胀，突起部4a移动至与电极2a相向的位置。因此，可以更加高精度地定位突起部4a和电极2a，其结果进一步提高突起部4a与电极2a之间的连接可靠性。另外，由于沟部4b也形成在以与突起部4a相同距离错位的位置上，所以通过热膨胀沟部4b移动至对应于再布线图案4的位置。
接着，再布线图案4的形成、外部连接电极9的形成以及半导体基板1的个别化与实施方式1相同，省略其说明。
根据本实施方式的半导体模块的制造方法，除实施方式1的上述(1)～(8)的效果外，还可以得到以下的效果。
(9)在从与电极2a相向的位置向与铜板4x的膨胀方向相反侧，以铜板4x的线膨胀系数和半导体基板1的线膨胀系数之差、压接时的加热温度、距对应因加热而不移动的基准点的距离的距离错位的位置形成突起部4a。因此，可以制造在压接铜板4x的突起部4a与半导体基板1的电极2a时，更加高精度地定位突起部4a和电极2a的半导体模块，可以进一步提高半导体模块的连接可靠性。
实施方式3
下面，说明具有本发明各实施方式的半导体模块的便携设备。作为便携设备，示出搭载于便携式电话的例子，但是，例如也可以是个人用便携信息终端(PDA)、数码录像机(DVC)及数码相机(DSC)等电子设备。
图12是本发明实施方式的具有半导体模块的便携式电话结构图。便携式电话111构成为利用可动部120连接第一框体112和第二框体114。第一框体112和第二框体114以可动部120为轴可以转动。在第一框体112设置有显示字符、图像等信息的显示部118、扬声器部124。在第2框体114设置有操作用按钮等操作部122、麦克风部126。另外，将本发明各实施方式的半导体模块搭载于这种便携式电话111的内部。
图13是图12示出的便携式电话的部分剖面图(第一框体112的剖面图)。本发明各实施方式的半导体模块经外部连接电极9搭载于印刷基板128上，经这种印刷基板128与显示部118等电连接。另外，在半导体模块的背面侧(与外部连接电极9相反侧的一面)设置金属基板等散热基板116，例如，使从半导体模块产生的热不在第一框体112内部聚集，而有效地向第一框体112的外部散热。
根据本发明实施方式的具有半导体模块的便携设备，可以得到以下效果。
(10)由于提高突起部4a和电极2a之间的定位精度，提高半导体模块的连接可靠性，所以提高搭载这种半导体模块的便携设备的可靠性。
(11)由于降低半导体模块的制造成本，所以可以抑制搭载这种半导体模块的便携设备的制造成本。
本发明不限定于上述的各实施方式，可以根据本领域技术人员的知识添加各种设计变更等变形，添加这种变形的实施方式也包含在本发明的范围。
在上述实施方式中，示出了在划线5内设置定位用图案部7b及与其对应的定位用图案部7a的例子，但本发明不限于此，例如也可以设置在半导体模块形成区域6内。这时，可以具有上述(5)以外的效果。
在上述实施方式中，示出了将铜板4x的突起部4a做成越接近该顶端部4a1直径越变细的圆锥台的例子，但本发明不限于此，例如也可以是具有规定直径(尺寸)的圆柱状突起部。另外，采用球型作为突起部4a，但也可以是四边形等多边形。这时也可以具有同样的效果。
在上述实施方式中，示出了为使半导体基板1(半导体元件2)的电极2a的间距更宽，将突起部4a埋入绝缘层8并层积铜板4x、绝缘层8及半导体元件2形成再布线图案4，然后在其背面侧设置外部连接电极(焊料球)9的例子，但本发明不限于此，例如也可使用具有突起部和沟部的铜板，反复形成布线层使其多层化。由此可以得到提高布线层和突起部(相当于通孔接触)的定位精度的多层布线。
相关申请的交叉引用
本申请基于并主张2007年1月31日提交的在先日本专利申请2007-020657和2008年1月23提交的日本专利申请2008-012240的优先权，这里参照其全部内容。

Claims (8)

1.一种半导体模块的制造方法，其特征在于：包括
第一工序，准备在表面设置半导体元件、与该半导体元件电连接的电极和规定的第一图案部的基板；
第二工序，准备具有第一主面及其相反侧的第二主面，并且包括从所述第一主面突出设置的突起部和在所述第二主面设置的规定图案的沟部的金属板；
第三工序，通过调整金属板的位置使所述第一图案部和与其对应的沟部具有规定位置关系来进行所述突起部和所述电极的定位，然后经绝缘层压接所述金属板的所述第一主面侧和所述基板，在所述突起部贯通所述绝缘层的状态下，电连接所述突起部和所述电极；
第四工序，在所述金属板的所述第二主面侧形成规定图案的布线层。
2.根据权利要求1所述的半导体模块制造方法，其特征在于：
所述第四工序通过深蚀刻所述金属板的所述第二主面侧并使所述沟部的底部贯通至所述第一主面，而将所述金属板加工成规定图案的布线层。
3.根据权利要求2所述的半导体模块制造方法，其特征在于：
所述第四工序将所述金属板加工成使所述布线层的侧面和与所述布线层的所述绝缘层相反侧的主面之间的区域呈R形状的倒角形状。
4.根据权利要求1所述的半导体模块制造方法，其特征在于：
所述第二工序包括：在平板状金属板的一面形成所述突起部的第一步骤；和以所述突起部的规定的第二图案部为基准，在所述平板状金属板的另一面形成所述沟部的第二步骤。
5.根据权利要求1所述的半导体模块制造方法，其特征在于：
在所述基板上形成多个所述半导体元件；
在用于分隔多个所述半导体元件之间而被设置的划线区域中形成所述沟部。
6.根据权利要求4所述的半导体模块制造方法，其特征在于：
所述第三工序将所述金属板的所述第一主面侧和所述基板加热的同时进行压接；所述第一步骤根据所述金属板的线膨胀系数和所述基板的线膨胀系数之差、所述第三工序的加热温度、距因所述第三工序的加热引起的膨胀而不移动的所述金属板的基准点的距离，在从与所述电极相向的位置向与所述金属板的膨胀方向相反侧错位的位置形成所述突起部。
7.一种半导体模块，其特征在于：具有
设有突起部的布线层；
在表面设有半导体元件和与该半导体元件电连接并且与所述突起部对应地配置的电极的基板；
在所述布线层和所述基板之间设置的绝缘层；
在所述突起部贯通所述绝缘层的状态下，电连接所述突起部和所述电极；
所述布线层的侧面和与所述布线层的所述绝缘层相反侧的主面之间的区域呈R形状的倒角形状。
8.一种便携设备，其特征在于：
搭载权利要求7所述的半导体模块。
CN2008101277478A 2007-01-31 2008-01-31 半导体模块的制造方法、半导体模块及便携设备 Expired - Fee Related CN101303990B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007020657 2007-01-31
JP020657/07 2007-01-31
JP2008012240A JP4902558B2 (ja) 2007-01-31 2008-01-23 半導体モジュールの製造方法
JP012240/08 2008-01-23

Publications (2)

Publication Number Publication Date
CN101303990A CN101303990A (zh) 2008-11-12
CN101303990B true CN101303990B (zh) 2011-08-24

Family

ID=39787193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101277478A Expired - Fee Related CN101303990B (zh) 2007-01-31 2008-01-31 半导体模块的制造方法、半导体模块及便携设备

Country Status (3)

Country Link
US (1) US7989359B2 (zh)
JP (1) JP4902558B2 (zh)
CN (1) CN101303990B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
JP2008211125A (ja) * 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
US9082832B2 (en) * 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8664039B2 (en) * 2011-10-18 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for alignment in flip chip bonding
JP5624699B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP7244339B2 (ja) * 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
CN110164839B (zh) * 2019-05-27 2020-01-31 广东工业大学 一种高密度线路嵌入转移的扇出型封装结构与方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375869A (zh) * 2001-03-19 2002-10-23 卡西欧计算机株式会社 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JP3533284B2 (ja) 1996-04-24 2004-05-31 新光電気工業株式会社 半導体装置用基板及びその製造方法並びに半導体装置
WO1998043289A1 (en) * 1997-03-21 1998-10-01 Seiko Epson Corporation Semiconductor device, film carrier tape, and method for manufacturing them
JP2000068641A (ja) 1998-08-20 2000-03-03 Mitsubishi Gas Chem Co Inc プリント配線板の製造方法
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2001053195A (ja) * 1999-08-11 2001-02-23 Mitsui High Tec Inc 半導体装置の製造方法
JP2001223287A (ja) * 2000-02-07 2001-08-17 Mitsui High Tec Inc インターポーザーの製造方法
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375869A (zh) * 2001-03-19 2002-10-23 卡西欧计算机株式会社 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-93652A 2005.04.07

Also Published As

Publication number Publication date
US20080284012A1 (en) 2008-11-20
JP4902558B2 (ja) 2012-03-21
JP2008211189A (ja) 2008-09-11
CN101303990A (zh) 2008-11-12
US7989359B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
CN101303990B (zh) 半导体模块的制造方法、半导体模块及便携设备
KR100625632B1 (ko) 반도체 장치 및 그 제조 방법
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
US7241679B2 (en) Method of manufacturing semiconductor device
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN101312169B (zh) 半导体模块、半导体模块的制造方法以及便携式设备
CN101154606B (zh) 半导体器件的制造方法
CN101197338B (zh) 半导体模块、半导体模块的制造方法及便携式设备
CN101393848A (zh) 半导体器件的制造方法
CN102598250A (zh) 元件搭载用基板及其制造方法、半导体组件以及便携设备
CN102027591B (zh) 半导体模块、半导体模块的制造方法及便携式设备
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
CN101393877A (zh) 制造半导体器件的方法
KR20130123725A (ko) 적층 반도체 패키지 및 그 제조방법
CN101853841A (zh) 元件装配用基板及其制造方法、半导体模块及其制造方法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
US20210057397A1 (en) Electrodeless passive embedded substrate
CN101231963A (zh) 半导体模块、半导体模块的制造方法和便携设备
CN101442016A (zh) 晶圆凸块结构及制造方法
JP3467410B2 (ja) リードフレームの製造方法
CN101494213A (zh) 元件安装用基板、半导体组件及其制造方法及便携式设备
US8710652B2 (en) Embedded package and method for manufacturing the same
JP2008060588A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20210131

CF01 Termination of patent right due to non-payment of annual fee