CN101853841A - 元件装配用基板及其制造方法、半导体模块及其制造方法 - Google Patents

元件装配用基板及其制造方法、半导体模块及其制造方法 Download PDF

Info

Publication number
CN101853841A
CN101853841A CN200910246345A CN200910246345A CN101853841A CN 101853841 A CN101853841 A CN 101853841A CN 200910246345 A CN200910246345 A CN 200910246345A CN 200910246345 A CN200910246345 A CN 200910246345A CN 101853841 A CN101853841 A CN 101853841A
Authority
CN
China
Prior art keywords
top surface
projected electrode
layer
electrode
jut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910246345A
Other languages
English (en)
Inventor
柳瀬康行
斋藤浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101853841A publication Critical patent/CN101853841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种元件装配用基板，具备：绝缘树脂层、在绝缘树脂层的一个主表面设置的配线层、与配线层电连接且从配线层向绝缘树脂层侧突出的突起电极。突起电极具有大致凸状的顶部面，且至少顶部面的周边区域是曲面形状。

Description

元件装配用基板及其制造方法、半导体模块及其制造方法
技术领域
本发明涉及元件装配用基板及其制造方法、半导体模块及其制造方法和携带式机器。特别是涉及能够利用倒装片安装方法来装配半导体元件的元件装配用基板及其制造方法和包含该元件装配用基板的半导体模块等。
背景技术
近年来，随着电子机器的小型化和高功能化而电子设备所使用的半导体元件被要求进一步小型化。为了实现这点，尽管半导体元件电极之间的窄间距化是必须的，但焊球自身的大小和焊接时产生桥接等成为制约，使外部连接电极窄间距化进行的小型化有界限。作为用于克服这种界限的结构是把用膏在金属箔上形成的突起结构作为电极或过孔，经由环氧树脂等绝缘树脂把半导体元件向金属板安装，把半导体元件的电极与突起结构连接，这种结构被知晓。
但现有结构中把前端呈尖锐的突起结构向半导体元件的电极压接并把突起结构的前端压溃而把突起结构与半导体元件的电极接合。因此，在把突起结构向半导体元件的电极压接时对电极作用有压力，有可能损伤半导体元件的电极。
对此，为了减少对半导体元件电极的压力而避免该电极的损伤，考虑使突起结构的顶部面变平坦。但在使突起结构的顶部面变平坦的情况下，经由绝缘树脂把突起结构与半导体元件的电极接合时，有可能在突起结构与电极的接合面处残留绝缘树脂而降低两者的连接可靠性。
发明内容
本发明的优点之一在于，在把与配线层设置成一体的突起电极与设置在半导体元件的元件电极连接的结构中，能够提高突起电极与元件电极的连接可靠性。
本发明的一形态是元件装配用基板。该元件装配用基板具备：绝缘树脂层、绝缘树脂层的一个主表面设置的配线层、与配线层电连接且从配线层向绝缘树脂层侧突出的突起电极，突起电极具有大致凸状的顶部面，且至少顶部面的周边区域是曲面形状。
在上述形态中，优选的是，周边区域是与配线层的突起电极突出侧的面的距离朝向周边缘变小的曲面形状。
在上述形态中，优选的是，突起电极包括：与配线层连接的突起部和向突起部的顶部面层合的至少一层金属层，处于最表层金属层的与突起部相对侧的面是大致凸状，至少该面的周边区域是曲面形状。
在上述形态中，优选的是，包含两层以上的金属层，与突起部相接的金属层的与突起部相对侧的面是大致凸状，至少该面的周边区域是曲面形状。
本发明的其他形态是半导体模块。该半导体模块包括：元件装配用基板，其具备绝缘树脂层、绝缘树脂层的一个主表面设置的配线层、与配线层电连接且从配线层向绝缘树脂层侧突出的突起电极；半导体元件，其设置有与突起电极接合的元件电极，突起电极与元件电极的接合部的周边区域中两电极之间的距离从接合部朝向外侧逐渐变大。
本发明的又其他形态是携带式机器。该携带式机器装配着上述形态的半导体模块。
本发明的又其他形态是元件装配用基板的制造方法。该元件装配用基板的制造方法把绝缘树脂层与配线层层合，其中，包括：准备在一个主表面设置有突起部的配线层用金属板的工序；形成突起电极的工序，其使用在突起部的顶部面开口的掩模并在抑制该顶部面的周边区域镀层反应的条件下对该顶部面实施镀层处理，在顶部面设置具有周边区域的层厚度比中央区域的层厚度薄的曲面形状的金属层，以形成具有大致凸状顶部面的突起电极。
本发明的又其他形态还是元件装配用基板的制造方法。该元件装配用基板的制造方法把绝缘树脂层与配线层层合，其中，包括形成突起电极的工序：把向金属板一个主表面的规定位置层合的抗蚀剂作为掩模而把该一个主表面进行各向同性的过蚀刻，以形成具有大致凸状的顶部面且至少顶部面的周边区域是曲面形状的突起电极。
本发明的又其他形态是半导体模块的制造方法。该半导体模块的制造方法包括：在金属板的一个主表面形成具有大致凸状的顶部面且至少顶部面的周边区域是曲面形状的突起电极的工序、把金属板和设置有与突起电极对应的元件电极的半导体元件经由绝缘树脂层压接而把突起电极与元件电极接合的接合工序、有选择地把金属板除去以形成配线层的工序。
在上述形态的接合工序中，也可以使突起电极贯通绝缘树脂层而到达元件电极的表面，两电极的接合部从中央区域向周边区域扩展地来接合突起电极和元件电极。
附图说明
图1是表示实施例1元件装配用基板和半导体模块结构的概略剖视图；
图2是图1突起电极近旁的局部放大概略剖视图；
图3A～图3D是表示实施例1半导体模块制造方法的工序剖视图；
图4A～图4D是表示实施例1半导体模块制造方法的工序剖视图；
图5A～图5C是表示实施例1半导体模块制造方法的工序剖视图；
图6A、图6B是表示实施例1半导体模块制造方法的工序剖视图；
图7A、图7B是表示实施例1半导体模块制造方法的工序剖视图；
图8A～图8D是表示实施例2半导体模块制造方法的工序剖视图；
图9A～图9D是表示实施例3半导体模块制造方法的工序剖视图；
图10A～图10D是表示实施例4半导体模块制造方法的工序剖视图；
图11A～图11C是表示实施例4半导体模块制造方法的工序剖视图；
图12是表示实施例5手机结构的图；
图13是图12所示手机的局部剖视图。
具体实施方式
本发明通过下述的优选实施例进行了说明。这些不是对本发明范围的限定，只是对本发明的例证。
以下一边参照附图一边以合适的实施例为基础来说明本发明。对于各附图所示的同一或同等的结构元件、部件、处理则付与同一符号而适当省略重复的说明。实施例并不限定发明而是例示，实施例记述的所有特点及其组合也并不限于是发明的本质。
(实施例1)
图1是表示实施例1元件装配用基板100和半导体模块1结构的概略剖视图。半导体模块1具有把半导体元件300向元件装配用基板100倒装片连接的结构。
半导体元件300包含：半导体基板310、元件电极330和元件保护层340。
半导体基板310例如是P型硅晶片。在半导体基板310的主表面S1侧(图1的上面侧)利用周知的技术而形成有集成电路(IC)或大规模集成电路(LS1)(未图示)。
在成为安装面的主表面S1设置与集成电路连接的元件电极330。元件电极330包含：电极部331和向电极部331表面层合的金属层332。作为电极部331的材料而使用铝(Al)和铜(Cu)等金属。金属层332包含：与电极部331相接的由镍(Ni)构成的Ni层334和在Ni层334上层合的由金(Au)构成的Au层336，金属层332成为是Ni/Au层。
在半导体基板310的主表面S1上使金属层332露出地形成元件保护层340。作为元件保护层340以氧化硅膜(SiO2)、氮化硅膜(SiN)和聚酰亚胺(PI)膜等为合适。
元件装配用基板100具备：绝缘树脂层10、绝缘树脂层10的一个主表面设置配线层(再配线层)20、与配线层20电连接并从配线层20向绝缘树脂层10侧突出的突起电极30。
绝缘树脂层10由绝缘性树脂构成，具有配线层20和半导体元件300的粘接层的作用。作为绝缘树脂层10例如使用通过加压而引起塑性流动的绝缘材料。
作为通过加压而引起塑性流动的绝缘材料能够举出环氧类热固化型树脂。作为绝缘树脂层10所使用的环氧类热固化型树脂例如只要是在温度160℃、压力8Mpa的条件下而具有粘度约1kPa·s特性的材料便可。该环氧类热固化型树脂例如在温度160℃的条件下，以约5Mpa～约15Mpa进行加压时，与不加压的情况比较树脂粘度约降低到1/8。相对地，热固化前的B级别环氧树脂在玻璃化转变温度Tg以下的条件下，与不加压树脂的情况同程度地没有粘性，即使加压也不产生粘性。绝缘树脂层10的厚度例如是约45μm。
配线层20被设置在绝缘树脂层10的与半导体元件300相对侧的主表面，由导电材料，优选由压延金属，更优选由压延铜形成。压延铜与由通过镀层处理等形成的铜构成的金属膜比较，在机械强度的点上强，作为用于再配线的材料优良。配线层20也可以由电解铜等形成。配线层20具有电极形成区域22和与它连续延伸的配线区域24。配线层20的厚度例如是约20μm。
电极形成区域22与半导体元件300的元件电极330位置对应地突出设置有贯通绝缘树脂层10的突起电极30。本实施例中把配线层20和突起电极30形成为一体，由此，配线层20与突起电极30的连接可靠。且通过把配线层20和突起电极30形成为一体而能够防止由半导体模块1使用环境产生的热应力而引起的配线层20与突起电极30界面的龟裂(裂纹)产生等。且由于能够把配线层20与元件电极330的电连接和突起电极30与元件电极330的压接同时进行，所以有工序数不增大的效果。在配线区域24的端部区域形成配置后述焊球50的兼作配线的焊盘区域。
突起电极30具有大致凸状的顶部面，至少顶部面的周边区域是曲面形状。以下参照图2详细说明突起电极30的形状。图2是图1突起电极30近旁的局部放大概略剖视图。
如图2所示，从配线层20向绝缘树脂层10侧突出的突起电极30具有大致凸状的顶部面30a。顶部面30a至少是其周边区域b与配线层20的突起电极30突出侧的面的距离(图1的上面)朝向周边缘变小的曲面形状。即，突起电极30的顶部面30a从包含突起电极30中心轴的截面看具有侧方朝向配线层20侧弯曲的曲面形状，突起电极30的顶部成为穹顶状。因此，突起电极30与元件电极330的接合部(大体与顶部面30a的中央区域a一致)的周边区域(大体与顶部面30a的周边区域b一致)中两电极之间的距离c是从接合部朝向外设逐渐变大。顶部面30a的中央区域a的至少中央部通过与后述的金属层332接合而成为与金属层332平行的大致平面。
本实施例中，突起电极30包括：与配线层20形成一体的突起部31和向突起部31的顶部面31a层合金属层32。金属层32包含：与突起部31相接的由镍(Ni)构成的Ni层34和在Ni层34上层合的由金(Au)构成的Au层36，金属层32成为是Ni/Au层。且与突起部31相接的Ni层34其周边区域的层厚度比中央区域的层厚度薄，因此，与突起部31相对侧的面是大致凸状，至少该面的周边区域是曲面形状。因此，向Ni层34上层合的Au层36也是其表面是大致凸状，至少该面的周边区域是曲面形状。金属层32的层数没有特别限定，至少具有一层便可。
本实施例的突起电极30中向突起部31的顶部面31a层合金属层32，向元件电极330的电极部331层合金属层332。通过金属层32与金属层332的金-金接合而使突起电极30与元件电极330电连接。突起电极30与元件电极330也可以直接连接。突起电极30前端(顶部面)的径和基面的径分别例如是约φ45μm和约φ60μm。突起电极30和突起部31的高度分别例如是约45μm和约40μm。Ni层34和Au层36的厚度分别例如是约1μm～约15μm和约0.03μm～约1μm。
返回到图1，配线层20的与绝缘树脂层10相对侧的主表面设置有用于防止配线层20氧化等的保护层40。作为保护层40能够举出焊料抗蚀剂层等。在保护层40的规定区域形成有开口部42，利用开口部42来露出配线层20的焊盘区域。在开口部42内形成作为外部连接电极的焊球50，焊球50与配线层20电连接。在形成焊球50的位置，即在开口部42的形成区域，换言之配线层20的焊盘区域例如是利用再配线(配线层20)进行迂回的先头的端部。保护层40的厚度例如是约30μm。
按照上述图2对实施例的说明是说明了在突起电极30的突起部31的顶部面31a整个面形成由镀层膜构成的金属层32的情况，但并不特别限定于此，也可以形成把突起部31的顶部面31a和侧壁覆盖的金属层32，也可以仅在突起部31的顶部面31a一部分形成金属层32。在这些情况下也有本申请特有的效果。
(元件装配用基板和半导体模块的制造方法)
参照图3～图7说明实施例1的半导体模块的制造方法。图3A～7B是表示实施例1半导体模块制造方法的工序剖视图。
首先如图3A所示，准备作为金属板的铜板200，其至少具有比图1所示突起电极30的突起部31的高度与配线层20的厚度的和大的厚度。作为铜板200而采用由被压延的铜构成的压延金属。
接着如图3B所示，利用光刻法在铜板200的一个主表面按照与突起电极30预定形成区域对应的图形而有选择地形成抗蚀剂210。在此，突起电极30形成区域的排列与由多条刻划线2(以后用于把半导体基板310由刻划而分断的线)划分成多个半导体模块形成区域4的半导体基板310的各元件电极330(参照图1、图5A)的位置对应。具体说就是，使用层合装置向铜板200粘贴规定膜厚度的抗蚀剂膜，使用具有突起电极30图形的光掩模进行曝光后，通过显影而在铜板200上有选择地形成抗蚀剂210。为了提高与抗蚀剂的密接性，在把抗蚀剂膜层叠之前对铜板200的表面优选按照需要实施磨削、洗净等前处理。
接着如图3C所示，把抗蚀剂210作为掩模而进行使用氯化铁溶液等药液的湿蚀刻处理，形成从铜板200表面突出的规定圆锥台图形的突起部31。这时，突起部31被形成具有随着靠近其前端部而径(尺寸)变细的锥状侧面部。在形成了突起部31后，使用剥离剂把抗蚀剂210剥离。
按照以上说明的工序，把突起部31与铜板200形成一体。代替抗蚀剂210也可以采用银(Ag)等的金属掩模。这时由于能够充分确保与铜板200的蚀刻选择比，所以能够谋求突起电极30布图的更加微细化。
接着如图3D所示，在铜板200的形成有突起部31侧的主表面把突起部31埋没地层合具有耐镀层性的抗蚀剂212。且优选在设置有抗蚀剂210的面相对侧(上面侧)的面整体形成抗蚀剂保护膜(未图示)，以保护铜板200。
接着如图4A所示，利用光刻法形成开口212a以把突起部31的顶部面31a露出。
接着如图4B所示，把抗蚀剂212作为掩模使用，例如通过电镀法或非电解镀层法而在从开口212a露出的顶部面31a形成作为金属层的Ni层34。电镀处理和非电解镀层处理是在突起部31的顶部面31a周边区域抑制镀层反应的条件下实施。具体说就是，在非电解镀层法的情况下，为了抑制过度的镀层反应而向镀层液添加的稳定剂成分容易向开口的周边区域附着，因此利用周边区域的反应性比中央区域的反应性低的情况，而且在稳定剂成分的量比通常多而使周边区域的反应性更降低的条件下进行实施。在电镀法的情况下，镀层液难于在开口的周边区域循环，因此利用周边区域的反应性比中央区域的反应性低的情况，而且在使纵向的成膜速度快的电流密度的条件下来实施。由此，把具有周边区域的层厚度比中央区域的层厚度薄的曲面形状的Ni层34形成在突起部31的顶部面31a。
接着如图4C所示，把抗蚀剂212作为掩模使用，例如通过电镀法或非电解镀层法而在从开口212a露出的Ni层34表面形成作为金属层的Au层36。这时的电镀处理和非电解镀层处理是在通常的反应条件下，即在中央区域和周边区域使起大致同等镀层反应的条件下来实施。因此，向Ni层34的表面层合从中央区域到周边区域具有大致均等厚度的Au层36。由此，在突起部31上形成由Ni/Au层构成的金属层32，其结果是成为具有大致凸状顶部面的突起电极30。
接着如图4D所示，使用剥离剂把抗蚀剂212剥离。通过以上说明的工序就把突起电极30与铜板200形成为一体。且按照需要通过使用氯化铁溶液等药液的湿蚀刻处理等，把与设置有突起电极30侧相对侧的铜板200表面进行回蚀刻(エツチバツク)，把铜板200薄膜化。这时，在铜板200的形成有突起电极30侧的主表面形成抗蚀剂保护膜(未图示)以保护突起电极30和铜板200，在蚀刻处理后把该抗蚀剂保护膜除去。由此，能够把铜板200的厚度调整到规定的厚度(配线层20的厚度)。
接着如图5A所示，准备在主表面S1形成有由刻划线2划分的具有元件电极330和元件保护层340的半导体模块形成区域4的半导体基板310(6英寸半导体晶片)。图5A表示了两个半导体元件。具体说就是，对于P型硅基板等半导体基板310内的各个半导体模块形成区域4，使用组合周知的光刻法技术、蚀刻技术、离子注入技术、成膜技术和热处理技术等的半导体制造处理，在主表面S1形成规定的集成电路和在其外周边缘部形成元件电极330的电极部331。在除了这些电极部331的半导体基板310的主表面S1上形成绝缘性的元件保护层340，在电极部331上层合由Ni层334和Au层336构成的金属层332，形成元件电极330。
且如图5A所示，在构成冲压装置的一对平板(平板プレ一ト)(未图示)之间配置铜板200、绝缘树脂层10和半导体基板310(半导体元件300。)铜板200是把突起电极30朝向绝缘树脂层10侧地配置在绝缘树脂层10的一个主表面侧，半导体基板310则被配置在绝缘树脂层10的另一个主表面侧。这时，把对应的金属层32与金属层332进行对准位置。平板工作台例如由SiC形成。然后使用冲压装置把铜板200和半导体基板310经由绝缘树脂层10压接。冲压加工时的压力和温度分别是约5Mpa和约200℃。
通过冲压加工而使绝缘树脂层10产生塑性流动，突起电极30贯通绝缘树脂层10。且突起电极30的顶部面30a前端到达元件电极330的表面(Au层36的表面)，两者被接合，而且两者被压接使突起电极30的顶部面30a向元件电极330按压而变形。由此，使两者的接合部从中央区域向周边区域扩展。其结果如图5B所示，铜板200、绝缘树脂层10和半导体基板310(半导体元件300)被一体化，突起电极30与元件电极330被电连接。
由于绝缘树脂层10由通过加压而引起塑性流动的绝缘材料构成，且突起电极30是其侧面形状随着靠近前端而径变细的形状，所以突起电极30顺利地贯通绝缘树脂层10。且由于突起电极30的顶部面30a是大致凸状而周边区域是曲面形状，所以处于突起电极30与元件电极330之间的绝缘树脂层10从接合部的中央区域向周边区域扩展，并且被从接合部的中央区域向周边区域挤出。其结果是在把元件装配用基板100、绝缘树脂层10和半导体元件300按该顺序一体化的状态下，抑制在介于突起电极30与元件电极330之间存有绝缘树脂层10残渣的情况，能够谋求提高连接可靠性。本实施例通过把铜板200向绝缘树脂层10压接而把绝缘树脂层10层合在形成有突起电极30侧的铜板200的主表面。
接着如图5C所示，使用光刻法技术在与铜板200的绝缘树脂层10相对侧的表面有选择地形成与配线层20的预定形成区域对应图形的抗蚀剂214。
接着如图6A所示，把抗蚀剂214作为掩模而使用蚀刻技术把铜板200加工成规定图形，以形成配线层20(再配线)。该配线层20具有：设置有突起电极30的电极形成区域22和与之连续延伸的配线区域24。在形成了配线层20后把抗蚀剂214剥离。
接着如图6B所示，在配线层20和绝缘树脂层10之上层合保护层40(光焊料抗蚀剂层)，然后利用光刻法在保护层40的规定区域(焊球的装配区域)形成开口部42。
接着如图7A所示，利用丝网印刷法向保护层40的开口部42装配焊球50。具体说就是把树脂和焊料调成膏状的焊膏通过网板掩模向希望的部位印刷，通过加热到焊料熔化温度而形成焊球50。
接着如图7B所示，沿多条划分半导体模块形成区域4的刻划线2而从半导体基板310的反面(下面侧)来切割半导体基板310，形成一个一个的多个半导体模块1。之后，对一个一个的半导体模块1进行药液的洗净处理，除去切割时产生的残渣等。利用以上说明的工序就能够制造半导体模块1。且在不装配半导体基板310(半导体元件300)的情况下能够得到元件装配用基板100。
总括一下以上说明的结构的作用效果，在实施例1的元件装配用基板100中，元件装配用基板100具备：具有大致凸状的顶部面30a且至少顶部面30a的周边区域b是曲面形状的突起电极30。因此，在把元件装配用基板100和半导体基板310(半导体元件300)经由绝缘树脂层10压接而突起电极30贯通绝缘树脂层10与元件电极330接合的情况下，抑制在介于突起电极30与元件电极330之间存有绝缘树脂层10残渣的情况。因此能够谋求提高突起电极30与元件电极330的连接可靠性。且由此能够提高元件装配用基板100与半导体元件300的连接可靠性。
由于突起电极30的顶部面30a是大致凸状且至少周边区域是曲面形状，所以在把突起电极30与元件电极330压接时能够减少向元件电极330作用的压力。由此，能够避免元件电极330的损伤，因此能够提高元件装配用基板100与半导体元件300的连接可靠性。且由于能够防止半导体元件300的破坏，所以能够提高半导体模块1的制造合格品率，能够降低半导体模块1的制造成本。
(实施例2)
在上述实施例1中是通过把铜板200和半导体基板310(半导体元件300)经由绝缘树脂层10压接而形成半导体模块1，但也可以如下地形成半导体模块1。以下说明本实施例。关于半导体模块1的基本结构和突起电极30的制造工序则与实施例1基本相同。因此，对与实施例1相同的结构则付与相同的符号而适当省略其说明，以与实施例1不同的结构为中心进行说明。
图8A～8D是表示实施例2半导体模块制造方法的工序剖视图。
首先如图8A所示，按照与图3A～图3D和图4A～图4D所示的制造工序相同的工序来准备覆盖金属层32的与突起电极30成为一体的铜板200。且向设置有突起电极30侧的铜板200表面层合绝缘树脂层10。
接着如图8B所示，使用O2等离子蚀刻等而把绝缘树脂层10薄膜化，以使设置在突起电极30的顶部面的金属层32露出。在本实施例中，作为金属层32的表面而使构成Au层36的Au露出。
接着如图8C所示，把层合有绝缘树脂层10的铜板200和半导体基板310配置成使突起电极30与元件电极330相对，使用冲压装置把铜板200和半导体基板310压接。由此如图8D所示，铜板200、绝缘树脂层10和半导体基板310被一体化，突起电极30与元件电极330被压接，突起电极30与元件电极330被电连接。
然后以与实施例1同样的方法形成配线层20，层合保护层40，设置焊球50，形成一个一个的半导体模块1。按照以上说明的工序就能够制造半导体模块1。
以上，根据实施例2，在实施例1上述效果的基础上还能够得到下面的效果。即本实施例中为了使金属层32从绝缘树脂层10露出，在把铜板200与半导体基板310(半导体元件300)进行压接时能够正确地进行定位。因此，突起电极30与元件电极330的连接可靠性被提高，进而元件装配用基板100与半导体元件300的连接可靠性被提高。
(实施例3)
在上述实施例1金属层32由多层构成，与突起部31相接的Ni层34表面是大致凸状且其周边区域是曲面形状，但金属层32中其他层的表面也可以是大致凸状。以下说明本实施例。关于半导体模块1的基本结构则与实施例1基本相同。因此，对与实施例1相同的结构则付与相同的符号而适当省略其说明，以与实施例1不同的结构为中心进行说明。
图9A～图9D是表示实施例3半导体模块制造方法的工序剖视图。
如图9D所示，本实施例的突起电极30包括突起部31和金属层32，金属层32由Ni层34和Au层36构成。Ni层34具有从中央区域到周边区域大致相同的层厚度，Ni层34的与突起部31相对侧的表面是与突起部31的顶部面31a大致平行的平面。另一方面，Au层36的周边区域的层厚度比中央区域薄，Au层36的与Ni层34相对侧的表面是大致凸状，至少该表面的周边区域是曲面形状。
接着说明具备有上述形状突起电极30的半导体模块1的制造方法。首先如图9A所示，按照与图3A～图3D和图4A所示的制造工序相同的工序来准备铜板200，该铜板200形成有突起部31，且在突起部31侧的表面层合着具有使突起部31的顶部面31a露出的开口212a的抗蚀剂212。
接着如图9B所示，把抗蚀剂212作为掩模使用，例如通过电镀法或非电解镀层法而在从开口212a露出的突起部31的顶部面31a形成Ni层34。电镀处理和非电解镀层处理是在通常的反应条件下，即，在中央区域和周边区域使起大致同等镀层反应的条件下来实施。因此，从中央区域到周边区域形成具有大致均等厚度的Ni层34。
接着如图9C所示，把抗蚀剂212作为掩模使用，例如通过电镀法或非电解镀层法而在从开口212a露出的Ni层34表面形成Au层36。这时的电镀处理和非电解镀层处理是在突起部31的顶部面31a周边区域抑制镀层反应的条件下实施。由此，在Ni层34上形成具有周边区域的层厚度比中央区域的层厚度薄的曲面形状的Au层36。由此，在突起部31上形成由Ni/Au层构成的金属层32，其结果是成为具有大致凸状顶部面的突起电极30。
接着如图9D所示，使用剥离剂把抗蚀剂212剥离。通过以上说明的工序就把突起电极30与铜板200形成为一体。然后以与实施例1同样的方法把铜板200、绝缘树脂层10和半导体基板310一体化，形成配线层20，层合保护层40，设置焊球50，形成一个一个的半导体模块1。按照以上说明的工序就能够制造半导体模块1。
以上，根据实施例3也能够得到与实施例1同样的效果。
(实施例4)
在上述实施例1中金属层32由多层构成，与突起部31相接的Ni层34表面是大致凸状且其周边区域是曲面形状，但突起部31的顶部面31a也可以是大致凸状。以下说明本实施例。关于半导体模块1的基本结构则与实施例1基本相同。因此，对与实施例1相同的结构则付与相同的符号而适当省略其说明，以与实施例1不同的结构为中心进行说明。
图10A～图10D和图11A～图11C是表示实施例4半导体模块制造方法的工序剖视图。
如图11C所示，本实施例的突起电极30包括突起部31和金属层32，金属层32由Ni层34和Au层36构成。且突起部31的顶部面31a是大致凸状，至少该表面的周边区域是曲面形状。
接着说明具备有上述形状突起电极30的半导体模块1的制造方法。首先如图10A所示来准备作为金属板的铜板200，该铜板200至少具有比突起电极30的突起部31的高度与配线层20的厚度的和大的厚度。
接着如图10B所示，利用光刻法在铜板200的一个主表面按照与突起电极30预定形成区域对应的图形而有选择地形成抗蚀剂210。
接着如图10C所示，把抗蚀剂210作为掩模而进行湿蚀刻处理，形成从铜板200主表面突出的规定圆锥台图形的突起部31。这时，对该一个主表面实施各向同性的过蚀刻处理，在与铜板200的抗蚀剂210相接的区域中蚀刻到周边区域。由此，形成具有大致凸状的顶部面31a且至少顶部面31a的周边区域是曲面形状的突起部31。按照以上说明的工序，把突起部31与铜板200形成一体。
接着如图10D所示，使用剥离剂把抗蚀剂210剥离，在铜板200的形成有突起部31侧的主表面把突起部31埋没地层合具有耐镀层性的抗蚀剂212。且使用光刻法和O2等离子蚀刻等把抗蚀剂212的规定部分除去，形成把突起部31的顶部面31a露出的开口212a。
接着如图11A所示，把抗蚀剂212作为掩模使用，例如通过电镀法而在从开口212a露出的突起部31的顶部面31a形成作为金属层的Ni层34。电镀处理是在通常的反应条件下，即在中央区域和周边区域使起大致同等镀层反应的条件下来实施，由此，向顶部面31a形成从中央区域到周边区域具有大致均等厚度的Ni层34。
接着如图11B所示，把抗蚀剂212作为掩模使用，例如通过电镀法而在从开口212a露出的Ni层34表面形成作为金属层的Au层36。电镀处理是在通常的反应条件下，即，在中央区域和周边区域在发生大致同等镀层反应的条件下来实施，由此，向Ni层34的表面层合从中央区域到周边区域具有大致均等厚度的Au层36。由此，在突起部31上形成由Ni/Au层构成的金属层32，其结果是成为具有大致凸状顶部面的突起电极30。
接着，如图11C所示，使用剥离剂把抗蚀剂212剥离。通过以上说明的工序，把突起电极30与铜板200形成为一体。也可以不向突起部31的顶部面31a层合金属层32，这时，突起部31就成为突起电极30。然后，以与实施例1同样的方法把铜板200、绝缘树脂层10和半导体基板310一体化，形成配线层20，层合保护层40，设置焊球50，形成一个一个的半导体模块1。按照以上说明的工序就能够制造半导体模块1。
以上，根据实施例4也能够得到与实施例1同样的效果。
(实施例5)
下面说明具备上述各实施例半导体模块1的携带式机器。作为携带式机器表示了向手机装配的例，但例如也可以是个人用携带信息终端(PDA)、数字摄像机(DVC)和数码静止图片相机(DSC)这样的电子机器。
图12是表示实施例5手机结构例的图。手机1111是利用可动部1120把第一框体1112和第二框体1114连结的结构。第一框体1112和第二框体1114以可动部1120为轴能够转动。第一框体1112设置显示文字和图像等信息的显示部1118和扬声器1124。第二框体1114设置操作用按钮等的操作部1122和麦克风1126。实施例1的半导体模块1被装配在该手机1111的内部。
图13是图12所示手机的局部剖视图(第一框体1112的剖视图)。上述各实施例的半导体模块1经由焊球50而向印刷基板1128装配，并经由该印刷基板1128与显示部1118等电连接。在半导体模块1的反面侧(与焊球50相对侧的面)设置金属基板等的散热基板1116，例如能够使半导体模块1产生的热不被第一框体1112内部收拢而有效地向第一框体1112的外部散热。
根据本发明各实施例的半导体模块1，能够提高元件装配用基板100与半导体元件300的连接可靠性。因此，对于装配了该半导体模块1的本实施例的携带式机器能够谋求提高动作的可靠性。
本发明并不限定于上述各实施例，根据业内人士的知识而能够加以各种设计变更等变形，加有这种变形的实施例也包含在本发明的范围。
例如上述各实施例中突起电极30具有大致凸状的顶部面30a，至少顶部面30a的周边区域是曲面形状，但元件电极330或向元件电极330层合的金属层332的表面也可以是这种形状。
本发明要求于2008年11月28日提交的日本国专利申请第2008-305424号的优先权，其整个内容引用在此处作为参考。

Claims (10)

1.一种元件装配用基板，其特征在于，具备：绝缘树脂层、
所述绝缘树脂层的一个主表面设置的配线层、
与所述配线层电连接且从所述配线层向所述绝缘树脂层侧突出的突起电极，
所述突起电极具有大致凸状的顶部面，且至少所述顶部面的周边区域是曲面形状。
2.如权利要求1所述的元件装配用基板，其特征在于，所述周边区域是与所述配线层的所述突起电极突出侧的面的距离朝向周边缘变小的曲面形状。
3.如权利要求1所述的元件装配用基板，其特征在于，所述突起电极包括：与所述配线层连接的突起部和向所述突起部的顶部面层合的至少一层金属层，
处于最表层的所述金属层的与所述突起部相对侧的面是大致凸状，至少该面的周边区域是曲面形状。
4.如权利要求3所述的元件装配用基板，其特征在于，包含两层以上的所述金属层，
与所述突起部相接的所述金属层的与所述突起部相对侧的面是大致凸状，至少该面的周边区域是曲面形状。
5.一种半导体模块，其特征在于，包括：
元件装配用基板，该元件装配用基板具备绝缘树脂层、所述绝缘树脂层的一个主表面设置的配线层、与所述配线层电连接且从所述配线层向所述绝缘树脂层侧突出的突起电极；和
半导体元件，其设置有与所述突起电极接合的元件电极，
所述突起电极与所述元件电极的接合部的周边区域中的两电极之间的距离从所述接合部朝向外侧逐渐变大。
6.一种元件装配用基板的制造方法，把绝缘树脂层与配线层层合，其特征在于，
包括：准备在一个主表面设置有突起部的配线层用金属板的工序；
形成突起电极的工序，其使用在所述突起部的顶部面开口的掩模并在抑制该顶部面的周边区域镀层反应的条件下对该顶部面实施镀层处理，在所述顶部面设置具有所述周边区域的层厚度比中央区域的层厚度薄的曲面形状的金属层，以形成具有大致凸状顶部面的突起电极。
7.一种半导体模块的制造方法，其特征在于，包括：在金属板的一个主表面形成具有大致凸状的顶部面且至少所述顶部面的周边区域是曲面形状的突起电极的工序、
把所述金属板和设置有与所述突起电极对应的元件电极的半导体元件经由绝缘树脂层进行压接而把所述突起电极与所述元件电极接合的接合工序、
有选择地把所述金属板除去以形成配线层的工序。
8.如权利要求7所述的半导体模块的制造方法，其特征在于，形成所述突起电极的工序包括：准备在一个主表面设置有突起部的金属板，使用该突起部的顶部面有开口的掩模，并在该顶部面的周边区域抑制镀层反应的条件下对该顶部面实施镀层处理，在所述顶部面设置具有所述周边区域的层厚度比中央区域的层厚度薄的曲面形状的金属层，形成具有大致凸状顶部面的突起电极。
9.如权利要求7所述的半导体模块的制造方法，其特征在于，形成所述突起电极的工序包括：把向金属板一个主表面的规定位置层合的抗蚀剂作为掩模来把该一个主表面进行各向同性的过蚀刻，形成具有大致凸状顶部面的突起电极。
10.如权利要求7所述的半导体模块的制造方法，其特征在于，在所述接合工序中，使所述突起电极贯通所述绝缘树脂层而到达所述元件电极的表面，两电极的接合部从中央区域向周边区域扩展地来接合所述突起电极和所述元件电极。
CN200910246345A 2008-11-28 2009-11-27 元件装配用基板及其制造方法、半导体模块及其制造方法 Pending CN101853841A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008305424A JP2010129914A (ja) 2008-11-28 2008-11-28 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP305424/08 2008-11-28

Publications (1)

Publication Number Publication Date
CN101853841A true CN101853841A (zh) 2010-10-06

Family

ID=42230176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910246345A Pending CN101853841A (zh) 2008-11-28 2009-11-27 元件装配用基板及其制造方法、半导体模块及其制造方法

Country Status (3)

Country Link
US (1) US20100140797A1 (zh)
JP (1) JP2010129914A (zh)
CN (1) CN101853841A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838498A (zh) * 2012-10-05 2015-08-12 美光科技公司 与去除半导体装置中寄生传导相关的装置、系统和方法
CN109524380A (zh) * 2017-09-20 2019-03-26 大口电材株式会社 半导体元件搭载用基板及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017098809A1 (ja) * 2015-12-11 2017-06-15 株式会社村田製作所 弾性波装置
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260588A (zh) * 1999-01-11 2000-07-19 日本电气株式会社 半导体器件的生产方法
CN1492491A (zh) * 2002-10-21 2004-04-28 矽统科技股份有限公司 具有导电凸块的覆晶基板及其导电凸块的制造方法
CN1697163A (zh) * 2004-05-12 2005-11-16 日本电气株式会社 布线板及使用该板的半导体封装
JP2008066482A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd 電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260588A (zh) * 1999-01-11 2000-07-19 日本电气株式会社 半导体器件的生产方法
CN1492491A (zh) * 2002-10-21 2004-04-28 矽统科技股份有限公司 具有导电凸块的覆晶基板及其导电凸块的制造方法
CN1697163A (zh) * 2004-05-12 2005-11-16 日本电气株式会社 布线板及使用该板的半导体封装
JP2008066482A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd 電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838498A (zh) * 2012-10-05 2015-08-12 美光科技公司 与去除半导体装置中寄生传导相关的装置、系统和方法
CN104838498B (zh) * 2012-10-05 2018-10-09 美光科技公司 与去除半导体装置中寄生传导相关的装置、系统和方法
CN109524380A (zh) * 2017-09-20 2019-03-26 大口电材株式会社 半导体元件搭载用基板及其制造方法

Also Published As

Publication number Publication date
JP2010129914A (ja) 2010-06-10
US20100140797A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2005175019A (ja) 半導体装置及び積層型半導体装置
CN101154606B (zh) 半导体器件的制造方法
CN102598250A (zh) 元件搭载用基板及其制造方法、半导体组件以及便携设备
JP2010153822A (ja) 電子装置、電子装置の製造方法、電子機器
JP5423020B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
CN102870209B (zh) 电路装置的制造方法
CN101853841A (zh) 元件装配用基板及其制造方法、半导体模块及其制造方法
CN101499443B (zh) 元件安装用基板、半导体组件及便携式设备
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP4588091B2 (ja) 半導体モジュールの製造方法
CN101540299B (zh) 元件搭载用基板、半导体组件及其制造方法及便携式设备
JP2009081310A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2006108284A (ja) 半導体パッケージ
JP5061010B2 (ja) 半導体モジュール
JP4806468B2 (ja) 半導体モジュール
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
CN101916750A (zh) 元件装配用基板及其制造方法、半导体模块和便携式设备
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
US20100248429A1 (en) Method for manufacturing semiconductor modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101006