JP2016518739A5 - - Google Patents

Claims (8)

1. 相補型金属酸化膜半導体（ＣＭＯＳ）集積回路を有する半導体ウェハと、
   電極と、
   少なくとも部分的にキャビティが形成された絶縁材料と、
   前記絶縁材料に接触し、前記キャビティを封止し、前記キャビティに近い第１の側と前記キャビティから遠い第２の側とを有する導電層であって、前記電極と前記導電層との間に前記キャビティを挟んだ状態で、前記電極と、前記キャビティと、前記導電層とが合わせて超音波振動子を少なくとも部分的に画定する、導電層と、
   前記電極を前記ＣＭＯＳ集積回路に結合する導電性接点と、
   前記絶縁材料に埋め込まれた導電性プラグであって、前記導電層を貫通することなく前記キャビティに近い前記導電層の前記第１の側を終端とすることで前記導電性プラグの表面が前記導電層の前記第１の側と接合される、導電性プラグと、を備え、
   前記導電性プラグは前記導電層を前記ＣＭＯＳ集積回路に電気的に接続し、
   前記電極と前記導電性プラグとは互いに電気的に絶縁される、装置。
2. 前記導電層が前記超音波振動子のメンブレンの第１の層を表す、請求項１に記載の装置。
3. 前記導電性プラグと前記導電層とが同じ材料から形成される、請求項１に記載の装置。
4. 前記キャビティが第１の幅を有し、前記電極が前記第１の幅より小さい第２の幅を有する、請求項１に記載の装置。
5. 前記キャビティが第１の幅を有し、前記電極が前記第１の幅より大きい第２の幅を有する、請求項１に記載の装置。
6. 前記導電層がシリコンウェハ上のコーティング層を表す、請求項１に記載の装置。
7. 前記電極に結合されたメンブレンストッパをさらに備える、請求項１に記載の装置。
8. 前記導電層の厚さが５ミクロン未満である、請求項１に記載の装置。