JP2013511142A5

JP2013511142A5 -

Info

Publication number: JP2013511142A5
Application number: JP2012538335A
Authority: JP
Filing date: 2010-11-11
Publication date: 2013-09-26

Claims

支持体（５）と、放射を生成するために設けられた活性領域（２０）を含む半導体層列を備える半導体本体（２）とを有する薄膜半導体デバイス（１）において、
前記薄膜半導体デバイス（１）は、薄膜半導体チップとして具体化されており、前記半導体層列のための成長基板が除去され、
前記半導体本体（２）は第１の接触部（３１）および第２の接触部（３２）によって外部と電気的に接触可能であり、
前記支持体（５）は前記半導体本体（２）と電気的に並列に配線された保護ダイオード構造（７）を有しており、
前記保護ダイオード構造（７）は第１のダイオード（７１）と第２のダイオード（７２）を有しており、
前記第１のダイオード（７１）と前記第２のダイオード（７２）はそれぞれの順方向に関して互いに反対向きに電気的に直列に配線されている半導体デバイス。
前記保護ダイオード構造は前記支持体に組み込まれている、請求項１に記載の半導体デバイス。
前記保護ダイオード構造は前記半導体本体の阻止方向で電圧が印加されたときにツェナーダイオードに準ずる電流・電圧特性を阻止方向に有している、請求項１または２に記載の半導体デバイス。
前記半導体本体の前記半導体層列のための成長基板が除去されている、請求項１から３のいずれか１項に記載の半導体デバイス。
前記第１の接触部は第１の接触層（３１０）によって形成されるとともに前記第２の接触部は第２の接触層（３２０）によって形成されており、前記第１の接触層は前記支持体（５）の第１の部分領域（５１）に接するとともに前記第２の接触層は第２の部分領域（５２）に接しており、
前記支持体（５）は半導体材料をベースとしており、
前記支持体（５）の前記第１の部分領域と前記第２の部分領域は第１の伝導型を有しており、前記第１の部分領域と前記第２の部分領域の間には、前記第１の伝導型とは異なる第２の伝導型を有する、前記支持体（５）の別の領域（５３）が構成されている、請求項１から４のいずれか１項に記載の半導体デバイス。
前記第１の接触層と前記第２の接触層は絶縁層（６）によって前記支持体の前記別の領域から電気的に分離されている、請求項５に記載の半導体デバイス。
前記第１の部分領域は前記第２の部分領域を少なくとも部分的に取り囲む、請求項５または６に記載の半導体デバイス。
前記半導体本体（２）は横方向で複数のセグメント（２Ａ，２Ｂ）に区分されている、請求項１から７のいずれか１項に記載の半導体デバイス。
前記半導体本体（２）の前記セグメントは少なくとも部分的に互いに独立して外部と電気的に接触可能であり、互いに独立して外部と電気的に接触可能な前記セグメントにそれぞれ少なくとも１つの保護ダイオード構造が付属している、請求項８に記載の半導体デバイス。
前記半導体本体（２）の前記セグメントは少なくとも部分的に互いに電気的に直列に配線されている、請求項８または９に記載の半導体デバイス。
前記接触部のうち少なくとも１つは前記半導体本体と反対を向いているほうの前記支持体の側に配置されており、前記半導体本体は前記支持体にある少なくとも１つの貫通部（５５）を通して前記接触部と導電接続されている、請求項１から１０のいずれか１項に記載の半導体デバイス。
前記接触部のうち少なくとも１つは前記半導体本体のほうを向いている前記支持体の側に配置されている、請求項１から１１のいずれか１項に記載の半導体デバイス。
複数の薄膜半導体デバイス（１）を製造する方法において、前記複数の薄膜半導体デバイス（１）は、薄膜半導体チップとして具体化されており、
ａ）放射を生成するために設けられる活性領域（２０）を備える半導体層列（２００）を成長基板（２３）の上に析出するステップと、
ｂ）前記半導体層列から複数の半導体本体（２）を構成するステップと、
ｃ）前記成長基板（２３）を少なくとも部分領域で除去するステップと、
ｄ）複数の保護ダイオード構造（７）を備える複合支持体（５０）を準備するステップと、
ｅ）複数の前記半導体本体（２）を前記複合支持体（５０）に対して相対的に位置決めして、各々の前記保護ダイオード構造（７）に少なくとも１つの前記半導体本体（２）が付属するようにするステップと、
ｆ）前記保護ダイオード構造（７）と前記半導体本体（２）との導電接続を成立させるステップと、
ｇ）複数の前記半導体デバイスを完成させ、このとき各々の前記半導体デバイスについて１つの支持体（５）が前記複合支持体（５０）から作られるステップと、を有している方法。
前記ステップｃ）は前記ステップｆ）の後に実施される、請求項１３に記載の方法。
請求項１から１２のいずれか１項に記載の半導体デバイスが製造される、請求項１３または１４に記載の方法。