KR20120099720A - 보호 다이오드 구조물을 갖는 박막 반도체 소자 그리고 박막 반도체 소자를 제조하기 위한 방법 - Google Patents
보호 다이오드 구조물을 갖는 박막 반도체 소자 그리고 박막 반도체 소자를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR20120099720A KR20120099720A KR1020127015287A KR20127015287A KR20120099720A KR 20120099720 A KR20120099720 A KR 20120099720A KR 1020127015287 A KR1020127015287 A KR 1020127015287A KR 20127015287 A KR20127015287 A KR 20127015287A KR 20120099720 A KR20120099720 A KR 20120099720A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- support
- semiconductor device
- thin film
- contact
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 242
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 title description 3
- 230000001681 protective effect Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000005855 radiation Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 17
- 230000000903 blocking effect Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 108
- 239000002800 charge carrier Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000007786 electrostatic charging Methods 0.000 description 2
- -1 for example Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 반도체 층 시퀀스를 갖는 반도체 몸체(2) 및 지지체(5)를 구비하는 박막-반도체 소자(1)와 관련이 있으며, 상기 반도체 층 시퀀스는 방사선을 발생할 목적으로 제공된 활성 영역(20)을 포함한다. 상기 반도체 몸체(2)는 제 1 콘택(31) 및 제 2 콘택(32)에 의해 외부에서 전기적으로 콘택팅될 수 있다. 지지체(5)는 반도체 몸체(2)에 전기적으로 병렬 접속된 보호 다이오드 구조물(7)을 구비한다. 상기 보호 다이오드 구조물(7)은 제 1 다이오드(71) 및 제 2 다이오드(72)를 구비한다. 상기 제 1 다이오드(71) 및 제 2 다이오드(72)는 이들의 순방향(forward direction)과 관련하여 서로 반대로 전기적으로 직렬 접속되어 있다. 본 발명은 또한 박막-반도체 소자를 제조하기 위한 방법과도 관련이 있다.
Description
본 발명은 방사선을 발생할 목적으로 제공된 활성 영역을 갖고, 보호 다이오드 구조물을 구비하는 박막-반도체 소자와 관련에 관한 것이다.
광전자 반도체 소자들, 예를 들어 발광 다이오드-반도체 칩들에서는 정전기 방전(electrostatic discharge, ESD)으로 인해 상기 광전자 반도체 소자들, 예를 들어 발광 다이오드-반도체 칩들이 손상되거나 또는 심지어 파괴될 수 있는 위험이 자주 발생한다. 이와 같은 손상을 피하기 위하여, 보호 다이오드들은 방사선 발생 다이오드에 전기적으로 병렬 접속될 수 있으며, 이 경우 보호 다이오드 및 방사선 발생 다이오드의 순방향(forward direction)은 서로 역평행(antiparallel)으로 방향 설정되어 있다.
상기와 같은 접속 방식에 의해서는, 전압이 방사선 발생 다이오드에 차단 방향으로 인가될 때에 전류가 보호 다이오드를 통해서 흐르게 된다. 보호 다이오드를 통해서 흐르는 전류로 인해 차단 방향으로 방사선을 방출하는 다이오드 구조물의 전기적인 특성들을 결정하는 것은 어려워진다. 특히 이와 같은 상황은 극성의 결정 가능성, 더 상세하게 말하자면 방사선을 발생하는 다이오드의 순방향을 결정할 수 있는 가능성을 어렵게 만든다.
본 발명에 의해서 해결될 과제는 ESD-손상으로부터 보호되면서 동시에 방사선 발생 다이오드의 극성을 간단한 방식으로 결정할 수 있는 반도체 소자를 제공하는 것이다. 또한, 상기와 같은 반도체 소자를 간단히 구현할 수 있는 방법도 제공될 것이다.
상기 과제들은 독립 특허 청구항들의 대상에 의해서 해결된다. 실시 예들 및 개선 예들은 종속 특허 청구항들의 대상이다.
한 가지 실시 예에 따르면, 박막-반도체 소자는 반도체 층 시퀀스를 갖는 반도체 몸체 및 지지체를 구비한다. 상기 반도체 층 시퀀스는 방사선을 발생할 목적으로 제공된 활성 영역을 포함한다. 상기 반도체 몸체는 제 1 콘택 및 제 2 콘택에 의해 외부에서 전기적으로 콘택팅될 수 있다. 상기 지지체는 반도체 몸체에 전기적으로 병렬 접속된 보호 다이오드 구조물을 구비한다. 상기 보호 다이오드 구조물은 제 1 다이오드 및 제 2 다이오드를 구비한다. 상기 제 1 다이오드 및 제 2 다이오드는 이들의 순방향과 관련하여 서로 반대로 전기적으로 직렬 접속되어 있다.
보호 다이오드 구조물에 의해서는 반도체 몸체가 정전기 방전으로부터 보호된다. 예를 들어 정전기 충전으로 인해 생성되고 활성 영역의 순방향을 기준으로 할 때 차단 방향으로 인가되는 전기 전압은 보호 다이오드 구조물을 통해서 방출될 수 있다. 그럼으로써 반도체 몸체의 손상이 피해진다.
본 출원서의 틀 안에서 언급되는 박막-반도체 소자는 특히 반도체 몸체의 반도체 층 시퀀스를 위한 성장 기판이 완전히 또는 적어도 부분적으로 제거되었거나 또는 얇아진 반도체 소자이다.
특히 박막-발광 다이오드-반도체 칩으로 구현될 수 있는 박막-반도체 소자는 특별히 다음과 같은 특징들 중에 적어도 한 가지 특징에 의해서 두드러질 수 있다:
- 활성 영역을 갖는 반도체 층 시퀀스를 포함하는, 특히 에피택셜 성장층 시퀀스를 포함하는 반도체 몸체의, 지지체 소자 쪽을 향하고 있는, 예컨대 지지체 쪽을 향하고 있는 제 1 주(主) 표면에 미러 층이 제공되거나 또는 - 말하자면 상기 반도체 층 시퀀스 내부에 브래그 미러(bragg mirror)로서 집적된 상태로 - 형성되며, 상기 미러 층은 반도체 층 시퀀스 내에서 발생하는 방사선의 적어도 일부분을 상기 반도체 층 시퀀스 내부로 역반사 하며;
- 상기 반도체 층 시퀀스는 20㎛ 또는 20㎛보다 작은 범위 안에 있는, 특히 10㎛의 범위 안에 있는 두께를 가지며; 그리고/또는
- 상기 반도체 층 시퀀스는 이상적인 경우에 반도체 층 시퀀스 내부에서 광을 거의 에르고드식으로(ergodic) 분배하는, 다시 말해 반도체 층 시퀀스가 가급적 에르고드식의 확률론적인 산란 특성을 갖도록 하는 혼합 구조물을 구비하는 적어도 하나의 표면을 갖춘 적어도 하나의 반도체 층을 포함한다.
박막-발광 다이오드 칩의 기본 원리는 예를 들어 I. Schnitzer 외, Appl. Phys. Lett. 63 (16), 1993년 10월 18일, 2174 - 2176 페이지에 기술되어 있으며, 상기 간행물의 공개 내용은 인용의 형태로 본 출원서에 수용된다.
지지체는 반도체 몸체 쪽을 향하고 있는 제 1 주 표면 그리고 반도체 몸체로부터 떨어져서 마주한 제 2 주 표면을 가질 수 있다.
한 가지 바람직한 실시 예에서는 보호 다이오드 구조물이 지지체 내부에 집적되어 있다. 보호 다이오드 구조물은 특히 완전히 지지체의 제 1 주 표면과 제 2 주 표면 사이에 형성될 수 있다. 따라서 보호 다이오드 구조물이 집적된 지지체의 두 개의 주 표면은 평탄하게 구현될 수 있다. 그럼으로써 반도체 몸체를 지지체에 고정하는 작업이 단순해진다.
추가의 한 가지 바람직한 실시 예에서 보호 다이오드 구조물은 적어도 반도체 몸체의 차단 방향으로 전압이 인가될 때에는 차단 방향으로 제너-다이오드에 따른 전류-전압-특성 곡선을 갖는다. 특히 제 1 다이오드뿐만 아니라 제 2 다이오드도 제너-다이오드에 따라 구현될 수 있다.
다른 말로 표현하자면, 보호 다이오드 구조물의 전류-전압-특성 곡선은 활성 영역의 차단 방향으로 임계값을 갖는다. 양적으로 볼 때 전압이 상기 임계값보다 더 작은 경우에는 전류가 보호 다이오드 구조물을 통해서 전혀 흐르지 않거나 또는 적은 양의 전류만 보호 다이오드 구조물을 통해서 흐르게 된다.
상기 임계값의 양은 바람직하게 적어도 1 V, 특히 바람직하게는 적어도 2 V이다. 또한, 상기 임계값이 양적으로 볼 때 활성 영역의 발광 임계값보다 더 큰 경우도 바람직하다. 이때 발광 임계값이란 반도체 몸체가 측정 가능한 방사선 방출을 나타내기 시작하는 전압 값을 의미한다. 다른 말로 표현하자면, 임계값은 바람직하게 적어도 전압이 양적으로 볼 때 상기 임계값에 상응하고 반도체 몸체의 순방향으로 인가될 때에 반도체 소자가 방사선을 방출할 정도의 크기이다.
따라서 양적으로 볼 때 임계값보다 더 작은 테스트 전압이 인가될 때에는 보호 다이오드 구조물이 집적되었음에도 불구하고 박막-반도체 소자는 활성 영역을 기준으로 하는 차단 방향으로 보다는 순방향으로 더 높은 전류 흐름을 갖게 된다. 따라서 박막-반도체 소자의 극성은 간단히 결정될 수 있다.
또한, 반도체 몸체의 활성 영역의 전기적인 특성들도 차단 방향으로 인가되는 테스트 전압을 이용해서 검사될 수 있다.
다른 말로 표현하자면, 보호 다이오드 구조물은 테스트 전압이 인가될 때에 박막-반도체 소자가 보호 다이오드가 집적되지 않은 종래의 반도체 소자와 동일한 특성을 나타내도록 형성될 수 있다. 종래의 반도체 소자와 달리 전압이 양적으로 볼 때 임계값보다 더 큰 경우에는 보호 다이오드 구조물이 단지 비교적 적은 저항만을 나타냄으로써, 결과적으로 양적으로 볼 때 반도체 소자의 손상을 야기할 수 있을 정도의 전압이 차단 방향으로 인가되는 경우에는 보호 다이오드 구조물을 통해서 전류가 흘러갈 수 있게 된다.
한 가지 바람직한 실시 예에서는 제 1 콘택이 제 1 콘택 층에 의해서 형성되며, 이 경우 상기 제 1 콘택 층은 지지체의 제 1 부분 영역에 인접한다. 제 2 콘택이 제 2 콘택 층에 의해서 형성되는 것도 또한 바람직하며, 이 경우에는 상기 제 2 콘택 층이 지지체의 제 2 부분 영역에 인접한다. 더 상세하게 말하자면, 제 1 콘택 뿐만 아니라 제 2 콘택도 각각 지지체의 한 부분 영역에 도전 접속될 수 있다. 적어도 하나의 도전 결합, 바람직하게 두 개의 도전 결합은 바람직하게 옴의(ohmic) 전류-전압-특성 또는 적어도 거의 옴의 전류-전압-특성을 갖는데, 다시 말하자면 전압과 전류 간에 선형의 관계(linear relationship)를 갖는다.
지지체는 바람직하게 반도체 재료를 기본으로 한다. 반도체 재료들은 특히 제너-다이오드들을 형성하기에 적합하다. 규소가 특히 적합한데, 그 이유는 규소가 전자 장치에서 매우 폭넓게 사용되고, 가격이 비교적 저렴하며, 그리고 넓은 표면에 걸쳐서 이용될 수 있는 가능성을 갖기 때문이다.
지지체의 제 1 부분 영역 및 제 2 부분 영역은 바람직하게 제 1 도전형을 갖는다. 다시 말해, 제 1 부분 영역 및 제 2 부분 영역은 도전형과 관련해서 동일한 형태로 형성되었다. 제 1 부분 영역과 제 2 부분 영역 사이에 지지체의 추가 영역이 형성되는 것도 또한 바람직하며, 상기 추가 영역은 제 1 부분 영역 및 제 2 부분 영역의 제 1 도전형과 상이한 제 2 도전형을 갖는다. 예를 들면 제 1 부분 영역 및 제 2 부분 영역이 n-전도성으로 형성될 수 있고, 지지체의 추가 영역이 p-전도성으로 형성될 수 있음으로써, 결과적으로 npn-구조물이 얻어지게 된다. 대안적으로는 지지체가 도전형과 관련하여 반대로(inverted) 구현될 수도 있음으로써, 결과적으로는 그에 상응하게 pnp-구조물이 얻어지게 된다. 제 1 부분 영역과 추가 영역 사이의 접합부는 보호 다이오드 구조물의 제 1 다이오드를 형성할 수 있고, 그리고 제 2 부분 영역과 추가 영역 사이의 접합부는 보호 다이오드 구조물의 제 2 다이오드를 형성할 수 있다.
한 가지 바람직한 실시 예에서는 제 1 콘택 층 및/또는 제 2 콘택 층이 하나의 절연 층에 의해서 지지체의 추가 영역으로부터 전기적으로 분리되었다. 다시 말해, 제 1 콘택 층 및 제 2 콘택 층은 단지 지지체의 제 1 부분 영역에서만 또는 지지체의 제 2 부분 영역에서만 상기 부분 영역에 인접한다. 특히 상기 절연 층은 제 1 개구 및 제 2 개구를 가질 수 있으며, 상기 개구는 반도체 소자에 대한 평면도 상으로 볼 때 제 1 부분 영역 또는 제 2 부분 영역과 중첩된다.
한 가지 바람직한 개선 예에서는 제 1 부분 영역이 제 2 부분 영역을 적어도 부분적으로 둘러싼다. 다른 말로 표현하자면, 제 1 부분 영역은 프레임 형태로 구현될 수 있고 제 2 부분 영역을 적어도 부분적으로 포함할 수 있다.
한 가지 바람직한 개선 예에서는 반도체 몸체가 가로 방향으로, 다시 말해 반도체 몸체의 반도체 층들의 주 연장 평면을 따라서 진행하는 방향으로 다수의 세그먼트로 세분되었다. 제조시에 상기 세그먼트들은 반도체 몸체를 위한 하나의 공통된 반도체 층 시퀀스로부터 발생할 수 있다.
한 가지 변형 실시 예에서 상기 반도체 몸체의 세그먼트들은 적어도 부분적으로는 상호 독립적으로 외부에서 전기적으로 콘택팅될 수 있다. 특히 상호 독립적으로 외부에서 전기적으로 콘택팅 될 수 있는 세그먼트들에는 각각 적어도 하나의, 특히 별도의 보호 다이오드 구조물이 할당될 수 있다. 그에 따라 반도체 몸체는 ESD-손상으로부터 개별적으로 보호되는 다수의 세그먼트를 갖게 된다.
한 가지 대안적인 변형 실시 예에서는 상기 반도체 몸체의 세그먼트들이 적어도 부분적으로 서로 전기적으로 직렬 접속되어 있다. 이 경우 서로 직렬로 접속된 세그먼트들은 상기 세그먼트 연속체에 대하여 전기적으로 병렬 접속된 하나의 공통된 보호 다이오드 구조물을 구비할 수 있다.
콘택들의 배열 상태는 - 상기 콘택들을 통해 반도체 소자의 작동 중에 전하 캐리어들이 다양한 측으로부터 반도체 몸체의 활성 영역 내부로 주입될 수 있으며, 그리고 이 콘택들에서 방사선 방출에 의해 전하 캐리어들이 재조합될 수 있음 - 추가 영역들에서 자유롭게 선택될 수 있다.
적어도 하나의 콘택은 반도체 몸체로부터 떨어져서 마주한 지지체의 측에 배치될 수 있다. 이 경우에 반도체 몸체는 적어도 하나의 관통구를 통해 지지체 내부로 관통하여 콘택과 도전 접속될 수 있다.
대안적으로 또는 보완적으로는 적어도 하나의 콘택이 반도체 몸체 쪽을 향하고 있는 지지체의 측에 배치될 수도 있다. 특히 두 개의 콘택이 반도체 몸체 쪽을 향하고 있는 지지체의 측에 배치될 수 있다. 이로 인해 반도체 소자는 정면에서 콘택팅될 수 있으며, 이 경우에 정면은 특히 활성 영역 내에서 발생하는 방사선의 대부분의 양이 반도체 소자로부터 방출될 때에 방출이 이루어지는 바로 그 측을 의미한다.
다수의 반도체 소자를 제조하기 위한 방법에서는 한 가지 실시 예에 따라, 방사선을 발생할 목적으로 제공된 활성 영역을 갖는 반도체 층 시퀀스가 성장 기판상에서 증착된다. 다수의 반도체 소자는 반도체 층 시퀀스로부터 형성된다. 상기 성장 기판은 적어도 국부적으로 제거된다. 다수의 보호 다이오드 구조물과 결합된 지지체 결합체가 만들어진다. 다수의 반도체 몸체가 지지체 결합체에 대하여 상대적으로 위치 설정됨으로써, 결과적으로 각각의 보호 다이오드 구조물에는 적어도 하나의 반도체 몸체가 할당되어 있다. 보호 다이오드 구조물들과 반도체 몸체들의 도전성 접속이 이루어진다. 다수의 반도체 소자가 완성되며, 이 경우에는 각각의 반도체 소자를 위해서 지지체 결합체로부터 하나의 지지체가 발생한다.
본 발명에 따른 제조 방법에서 공정 단계들은 반드시 앞에 열거된 순서로 실시될 필요는 없다.
더 상세하게 말하자면, 보호 다이오드 구조물은 반도체 몸체들이 해당 지지체에 개별적으로 고정되기 전에 미리 지지체 내부에서 형성될 수도 있다.
따라서, 반도체 몸체들과 개별 지지체와의 결합에 의해 이미 개별 보호 다이오드 구조물에 대하여 전기 접속이 만들어짐으로써, 결과적으로 반도체 몸체들은 제조 과정에서 조기에, 특히 지지체 결합체로부터 반도체 소자들을 형성하기 전에 이미 정전기 방전에 의한 손상으로부터 보호된다.
한 가지 바람직한 실시 예에서는 보호 다이오드 구조물들과 반도체 몸체들의 도전 접속이 이루어진 후에 성장 기판이 적어도 국부적으로 제거된다. 이로써 성장 기판은 반도체 몸체들이 지지체 결합체에 고정될 때까지 상기 반도체 몸체들의 기계적인 안정화를 위해서 이용된다. 고정이 이루어진 후에는 반도체 몸체들의 기계적인 안정화가 더 이상 필요하지 않기 때문에, 결국 성장 기판이 제거될 수 있다.
그러나 상기 실시 예와 달리 성장 기판 제거는 보호 다이오드 구조물들과 반도체 몸체들의 도전 접속이 이루어지기 전에 미리 이루어질 수도 있다.
전술된 방법은 특히 상술된 바와 같은 반도체 소자들을 제조하기에 적합하다. 그렇기 때문에 반도체 소자와 관련하여 언급된 특징들은 본 발명에 따른 방법을 위해서도 이용될 수 있으며, 그리고 그 역도 마찬가지다.
추가의 특징들, 실시 예들 그리고 바람직한 예들은 도면들과 연관된 실시 예들에 대한 아래의 설명으로부터 드러난다.
도 1a 및 도 1b는 반도체 소자에 대한 제 1 실시 예의 개략적인 단면도이고,
도 2a 및 도 2b는 반도체 소자에 대한 제 2 실시 예의 개략적인 평면도(도 2b) 그리고 해당 단면도(도 2a)이며,
도 3은 종래의 소자와 비교한 제 1 실시 예에 따른 반도체 소자의 전류-전압-특성 곡선이고,
도 4는 반도체 소자에 대한 제 3 실시 예의 개략적인 단면도이며,
도 5는 반도체 소자에 대한 제 4 실시 예의 개략적인 단면도이고,
도 6은 반도체 소자에 대한 제 5 실시 예의 개략적인 단면도이며, 그리고
도 7a 내지 도 7c는 각각 개략적인 단면도로 도시된 중간 단계들을 참조하여 반도체 소자를 제조하기 위한 방법의 한 가지 실시 예이다.
도 2a 및 도 2b는 반도체 소자에 대한 제 2 실시 예의 개략적인 평면도(도 2b) 그리고 해당 단면도(도 2a)이며,
도 3은 종래의 소자와 비교한 제 1 실시 예에 따른 반도체 소자의 전류-전압-특성 곡선이고,
도 4는 반도체 소자에 대한 제 3 실시 예의 개략적인 단면도이며,
도 5는 반도체 소자에 대한 제 4 실시 예의 개략적인 단면도이고,
도 6은 반도체 소자에 대한 제 5 실시 예의 개략적인 단면도이며, 그리고
도 7a 내지 도 7c는 각각 개략적인 단면도로 도시된 중간 단계들을 참조하여 반도체 소자를 제조하기 위한 방법의 한 가지 실시 예이다.
각 도면에서 동일한, 동일한 형태의 또는 동일한 작용을 하는 소자들에는 동일한 도면 부호가 제공되었다. 도면들은 각각 개략도이기 때문에 절대적으로 정확한 척도로 도시되지는 않았다. 오히려 비교적 크기가 작은 소자들 그리고 특히 층 두께는 도면에 대한 개관을 명확하게 할 목적으로 과도하게 크게 도시될 수 있다.
도 1a는 박막-LED-반도체 칩으로 구현된 반도체 소자(1)의 제 1 실시 예를 보여준다. 반도체 소자(1)는 반도체 몸체를 형성하는 반도체 층 시퀀스를 갖는 반도체 몸체(2)를 구비한다. 반도체 층 시퀀스를 위한 성장 기판은 완전히 제거되었다. 반도체 층 시퀀스는 제 1 반도체 층(21)과 제 2 반도체 층(22) 사이에 배치된 활성 영역(20)을 포함한다. 제 1 반도체 층 및 제 2 반도체 층이 도전형과 관련하여 바람직하게 서로 다르기 때문에, 결과적으로 상기 제 1 반도체 층 및 제 2 반도체 층은 하나의 다이오드 구조물을 형성하게 된다.
반도체 몸체(2)는 지지체(5) 상에 배치되어 있고, 상기 지지체와 기계적으로 안정적으로 결합 되어 있다. 상기 결합은 반도체 몸체(2) 쪽을 향하고 있는 지지체(5)의 제 1 주 표면(501)과 반도체 몸체(2) 사이에 배치된 결합 층(4)에 의해서 이루어진다.
결합 층으로서는 예를 들어 납땜 층 또는 특히 도전성 접착층이 적합하다.
지지체(5)는 제 1 부분 영역(51) 및 제 2 부분 영역(52)을 구비하며, 상기 부분 영역들은 각각 동일한 도전형을 갖는다. 예를 들어 상기 부분 영역들은 각각 n-전도성으로 형성될 수 있다. 또한, 지지체(5)는 제 1 부분 영역과 제 2 부분 영역 사이에서 뻗고 제 1 도전형과 상이한 제 2 도전형을 갖는 추가 영역(53)도 포함한다. 이로써 제 1 부분 영역(51)과 추가 영역(53) 사이에서는 그리고 제 2 부분 영역(52)과 추가 영역(53) 사이에서는 각각 pn-접합부가 생성된다. 그로 인해 형성된 제 1 다이오드(71) 또는 제 2 다이오드(72)는 하나의 보호 다이오드 구조물(7)을 형성하며, 상기 보호 다이오드 구조물에서 제 1 다이오드 및 제 2 다이오드는 이들의 순방향과 관련하여 서로 반대로 전기적으로 직렬 접속되어 있다. 또한, 반도체 소자는 제 1 콘택(31) 및 제 2 콘택(32)을 포함하며, 상기 콘택들은 각각 반도체 소자(1)의 전기적인 외부 콘택팅을 목적으로 제공되었다. 도시된 실시 예에서 제 1 콘택 및 제 2 콘택은 각각 반도체 몸체(2)로부터 떨어져서 마주한 지지체의 제 2 주 표면(502) 상에 형성되어 있다. 이로써 반도체 소자는 이 반도체 소자의 방사선 배출면(10)으로부터 떨어져서 마주한 측으로부터 전기적으로 콘택팅 될 수 있다.
제 1 콘택(31) 및 제 2 콘택(32)은 각각 제 1 콘택 층(310) 또는 제 2 콘택 층(320)에 의해서 형성되었다. 상기 제 1 콘택 층(310)은 지지체(5)의 제 1 부분 영역(51)에 인접한다. 또한, 제 2 콘택(32)의 제 2 콘택 층(320)도 지지체의 제 2 부분 영역(52)에 인접한다.
제 1 부분 영역(51) 및 제 2 부분 영역(52)은 또한 상기 제 1 부분 영역이 제 2 부분 영역을 특히 완전히 둘러싸도록(도면에는 명확하게 도시되어 있지 않음) 형성될 수도 있다.
반도체 몸체는 리세스(25)를 가지며, 상기 리세스는 지지체(5) 쪽을 향하고 있는 상기 반도체 몸체의 측으로부터 출발하여 활성 영역(20)을 관통해서 연장된다.
반도체 몸체(2)는 오로지 도면을 간략히 할 목적으로 단 하나의 리세스(25)만을 갖는다. 리세스의 개수가 증가하면 증가할수록, 전하 캐리어들은 가로 방향으로 제 1 반도체 층(21)을 경유하여 활성 영역 내부로 그만큼 더 균일하게 주입될 수 있으며, 그 결과 방사선 배출 면(10)으로부터는 방사선이 비교적 균일하게 배출될 수 있다.
리세스(25) 내부에는 제 1 연결 층(311)이 형성되어 있으며, 상기 제 1 연결 층을 통해 제 1 반도체 층(21)이 제 1 콘택(31)과 도전 접속된다. 또한, 제 1 연결 층(311)은 전기적인 단락을 피하기 위하여 리세스(25) 내부에서 추가의 절연 층(65)에 의해 활성 영역(20) 및 제 2 반도체 층(22)으로부터 전기적으로 절연되었다.
지지체(5) 쪽을 향하고 있는 상기 반도체 몸체(2)의 측에서 제 2 반도체 층(22)은 제 2 연결 층(321)을 구비하며, 상기 제 2 연결 층을 통해서는 제 2 반도체 층(22)이 제 2 콘택(32)과 도전 접속된다.
제 1 연결 층 및/또는 제 2 연결 층은 바람직하게 예를 들어 Ag, Rh, Ti, Pt, Pd, Au 또는 Al과 같은 금속을 함유하거나 또는 이와 같은 금속으로 이루어지거나, 또는 상기 금속들 중에 적어도 한 가지 금속과의 금속 합금을 함유한다. 상기 금속들은 제 1 콘택 층(310) 및/또는 제 2 콘택 층(320)을 위해서도 사용될 수 있다.
반도체 몸체(2), 특히 활성 영역(20)은 바람직하게 Ⅲ-Ⅴ-반도체 재료를 포함한다.
Ⅲ-Ⅴ-반도체 재료들은 자외선(InxGayAl1 -x- yN) 스펙트럼 범위에서뿐만 아니라 가시(InxGayAl1 -x- yN, 특히 청색 내지 녹색 방사선을 위해서, 또는 InxGayAl1 -x- yP, 특히 황색 내지 적색 방사선을 위해서) 스펙트럼 범위를 거쳐서 적외선(InxGayAl1 -x- yAs) 스펙트럼 범위에서도 방사선을 발생하기에 특히 적합하다. 이 경우에는 각각 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 그리고 x + y ≤ 1, 특히 x ≠ 1, y ≠ 1, x ≠ 0 그리고/또는 y ≠ 0이 적용된다. 또한, Ⅲ-Ⅴ-반도체 재료들, 특히 전술된 재료 계로부터 선택된 반도체 재료들에 의해서는 방사선이 발생할 때에 높은 내부 양자 효율에 도달할 수 있다.
지지체(5)는 바람직하게 한 가지 반도체 재료를 함유하거나 또는 한 가지 반도체 재료로 이루어진다. 규소는 특별히 확정된 규소-과학 기술 및 비교적 경제적인 이용 가능성으로 인해 지지체 재료로서 특히 적합하다. 그러나 다른 반도체 재료, 예를 들어 Ge 또는 GaAs도 사용될 수 있다.
지지체(5)는 또한 관통구들(55)도 가지며, 상기 관통구들은 지지체의 제 1 주 표면(501)으로부터 상기 제 1 주 표면에 마주 놓인 지지체의 제 2 주 표면(502)까지 연장된다. 상기 관통구들을 통해서는 반도체 몸체가 이 반도체 몸체로부터 떨어져서 마주한 지지체의 측으로부터 전기적으로 콘택팅될 수 있다.
지지체의 추가 영역(53)과 제 1 콘택 층(310) 및 제 2 콘택 층(320) 사이에는 절연 층(6)이 배치되어 있다. 이로써 제 1 콘택(31) 및 제 2 콘택(32)은 각각 단지 제 1 부분 영역(51) 또는 제 2 부분 영역(52)을 통해서만 옴 결합에 의해서 지지체와 도전 접속된다. 이와 같은 도전 접속을 위해서 절연 층(6)은 개구들을 가지며, 상기 개구들 안에서 콘택 층들(310, 320)은 지지체(5)에 인접한다.
절연 층(6) 및/또는 추가의 절연 층(65)은 바람직하게 예를 들어 규소 산화물 또는 티타늄 산화물과 같은 산화물, 예를 들어 규소 질화물과 같은 질화물, 또는 예를 들어 규소 산화 질화물(silicium oxinitride)과 같은 산화 질화물을 함유하거나 또는 상기와 같은 재료로 이루어진다.
반도체 소자(1) 내부에 있는 전류 경로는 도 1b에 개략적으로 도시되어 있다. 본 도면에서 제 1 반도체 층(21)은 예시적으로 n-전도성으로 형성되었으며, 그리고 제 2 반도체 층(22)은 그에 상응하게 p-전도성으로 형성되었다. 또한, 지지체(5)의 제 1 부분 영역(51) 및 제 2 부분 영역(52)은 각각 n-전도성으로 구현되었으며, 그리고 지지체(5)의 추가 영역(53)은 p-전도성으로 구현되었다.
제 1 콘택(31)에 대하여 상대적으로 제 2 콘택(32)에 양(+)의 전압이 인가될 때에는 활성 영역(20)이 순방향으로 작동됨으로써, 결과적으로 전하 캐리어들은 상이한 측들로부터 제 1 반도체 층(21) 및 제 2 반도체 층(22)을 거쳐서 활성 영역 내부로 주입될 수 있으며, 그리고 그곳에서 방사선 방출에 의해 전하 캐리어들이 재조합된다. 전압이 차단 방향으로 인가될 때에는 상기 전압이 보호 다이오드 구조물(7)을 통해서 흐를 수 있다. 이 경우에는 제 1 다이오드(71) 및 제 2 다이오드(72)가 각각 제너-다이오드로서 구현됨으로써, 결과적으로 전압이 차단 방향으로 인가될 때에는 소정의 임계값부터 비로소 상당한 양의 전류가 보호 다이오드 구조물을 통해서 흐르게 된다. 더 상세하게 말해서, 양적으로 볼 때 임계값의 전압보다 더 큰 전압이 인가될 때에는 상기 보호 다이오드 구조물이 단지 비교적 적은 저항만을 갖게 됨으로써, 결국 정전기 충전의 경우에는 전하 캐리어들이 보호 다이오드 구조물을 통해서 흐를 수 있게 되며, 그리고 그로 인해 반도체 몸체의 손상 위험도 전반적으로 피해질 수 있다.
상응하는 전류-전압-특성 곡선은 도 3에 개략적으로 도시되어 있으며, 이 경우 곡선(81)은 제 1 실시 예에 따른 반도체 소자를 위해 인가된 전압(U)에 의존하는 전류(Ⅰ)를 나타내며, 이 경우 전압 및 전류는 각각 임의의 단위로 제공되어 있다. 그에 비해 곡선(82)은 단순한 하나의 보호 다이오드가 활성 영역에 대하여 역병렬로 접속된 종래의 소자에 대한 전류-전압-특성 곡선을 보여준다. 곡선(81)과 달리 상기 곡선(82)은 양적으로 볼 때 비교적 적은 음(-)의 전압이 인가될 때에 이미 비교적 낮은 저항을 갖는다. 더 상세하게 말하자면, 도면에서 화살표(83)로 표시된 테스트 전압이 인가될 때에 종래 소자의 경우에는 활성 영역의 차단 방향으로도 매우 높은 전류가 흐르게 됨으로써, 결과적으로 반도체 소자의 극성 결정은 불가능해지거나 또는 단지 어렵게만 가능해진다.
상기 실시 예와 달리 순방향과 관련하여 서로 반대로 접속된 두 개의 제너-다이오드를 갖춘 보호 다이오드 구조물에서는 테스트 전압이 인가될 때에 보호 다이오드 구조물을 통해서는 전류가 전혀 흐를 수 없거나 또는 단지 적은 양의 전류만 흐를 수 있기 때문에, 결과적으로는 보호 다이오드 구조물이 집적되었음에도 불구하고 소자의 극성 결정은 간단한 방식으로 이루어질 수 있다.
그럼에도, 양적으로 볼 때 높은 전압이 반도체 몸체(20)의 차단 방향으로 인가될 때에 보호 다이오드 구조물(7)의 저항은 집적된 보호 다이오드 구조물에 의해 반도체 소자가 정전기 방전으로 인한 손상으로부터 효율적으로 보호될 수 있을 정도로 적다.
또한, 도 3은 제 1 다이오드(71) 및 제 2 다이오드(72)를 갖춘 보호 다이오드 구조물(7)을 위한 등가 회로도를 보여주며, 이 경우 상기 보호 다이오드 구조물은 활성 영역(20)에 대하여 전기적으로 병렬로 접속되어 있다.
반도체 소자의 제 2 실시 예는 도 2a 및 도 2b에 개략적인 평면도로 그리고 선 AA'를 따라서 절단된 개략적인 단면도로 도시되어 있다.
제 1 실시 예와 달리 콘택(31 및 32)은 각각 반도체 몸체(2) 쪽을 향하고 있는 지지체(5)의 측에 배치되어 있다. 이로써 지지체(5)는 관통구들(55)이 없는 형태로 형성될 수 있다.
더 상세하게 말해서 제 1 콘택(31), 제 2 콘택(32) 및 반도체 몸체(2)는 가로 방향으로 나란히 배치되어 있다.
물론 두 개의 콘택 중에 하나의 콘택은 반도체 몸체(2) 쪽을 향하고 있는 지지체의 측에 배치되고, 다른 하나의 콘택은 반도체 몸체로부터 떨어져서 마주한 지지체의 측에 배치될 수도 있으며, 그리고 제 1 실시 예와 연관하여 기술된 바와 같이 지지체를 관통하는 관통구들을 통해서 반도체 몸체와의 결합이 이루어질 수 있다.
반도체 소자의 제 3 실시 예는 도 4에 개략적인 단면도로 도시되어 있다. 제 1 실시 예와 달리 반도체 몸체(2)는 리세스들(25)을 구비하지 않는다. 제 1 콘택(31)과 제 1 반도체 층(21)의 도전 접속을 위하여 제 1 연결 층(311)은 상기 제 1 반도체 층(21)의 상부 면을 넘어서까지 연장되고, 경사면을 거쳐 제 1 콘택 층(310)까지 뻗는다. 상기 경사면은 평탄화 층(9)에 의해서 형성되었으며, 상기 평탄화 층은 제 1 연결 층을 활성 영역(20) 및 제 2 반도체 층(22)으로부터 동시에 전기적으로 분리시킨다. 상기 평탄화 층은 바람직하게 전기 절연 방식으로 구현되었다. 예를 들어 평탄화 층 BCB(벤조시클로부텐), 규소 산화물 또는 규소 질화물을 함유할 수 있거나 또는 이와 같은 재료로 이루어질 수 있다.
또한, 반도체 소자(1)는 캡슐(91)도 구비하며, 상기 캡슐은 특히 기계적인 손상 및/또는 불리한 외부 환경적 영향들, 말하자면 습기로부터 반도체 몸체(2)를 보호해준다.
도 5에는 반도체 소자의 제 4 실시 예가 개략적인 단면도로 도시되어 있으며, 이 경우 상기 반도체 소자는 실제로 도 1과 연관하여 기술된 내용과 유사하게 구현되었다.
하지만, 도 1에 따른 내용과 달리 반도체 몸체(2)는 다수의 세그먼트를 구비하며, 본 실시 예에서는 단지 예시적으로 두 개의 세그먼트(2A 및 2B)가 도시되어 있다. 반도체 소자를 제조할 때에 상기 세그먼트들은 반도체 몸체(2)를 위한 하나의 공통된 반도체 층 시퀀스로부터 발생한다. 예를 들어 상기 세그먼트들은 습식 화학적인 그리고/또는 건식 화학적인 에칭 단계에 의해서 서로 전기적으로 분리될 수 있다.
도 1과 연관하여 기술된 바와 같이, 반도체 몸체의 세그먼트들은 각각 제 1 콘택(31) 및 제 2 콘택(32)을 통해 외부에서 전기적으로 콘택팅 될 수 있다. 이로써 상기 세그먼트들은 상호 독립적으로 외부에서 전기적으로 트리거링 될 수 있다. 상기 세그먼트들은 예를 들어 매트릭스 형태로 하나의 이미지 디스플레이 장치로 형성될 수 있다.
세그먼트들(2A 및 2B)에는 보호 다이오드 구조물(7)이 각각 하나씩 할당되어 있으며, 상기 보호 다이오드 구조물은 도 1과 연관하여 기술된 바와 같이 지지체 내부에 형성되어 있다. 이로써 반도체 몸체의 각각의 세그먼트는 하나의 보호 다이오드 구조물에 의해서 개별적으로 운송되지만, 그럼에도 상기 세그먼트의 전기적인 특성들과 관련하여 간단한 방식으로 차단 방향으로 검사될 수 있다.
반도체 소자의 제 5 실시 예는 도 6에 개략적인 단면도로 도시되어 있다. 본 실시 예는 실제로 도 5와 연관하여 기술된 제 4 실시 예에 상응한다. 하지만, 제 4 실시 예와 달리 반도체 몸체의 세그먼트들(2A, 2B)은 서로 전기적으로 직렬 접속되어 있다. 또한, 상기 세그먼트들(2A, 2B)에는 하나의 공통된 보호 다이오드 구조물(7)이 할당되어 있다. 상기 세그먼트들의 상호 직렬 접속은 추가 연결 층(34)에 의해서 이루어진다. 상기 추가 연결 층에 의해서는, 리세스(25)를 관통하여 반도체 몸체(2)의 제 2 세그먼트(2B)의 제 2 반도체 층(22)과 반도체 몸체(2)의 제 1 세그먼트(2A)의 제 1 반도체 층(21)의 도전 결합이 이루어진다. 상기 추가의 연결 층을 위해서는 특히 제 1 및 제 2 연결 층과 연관하여 언급된 재료들 중에 한 가지 재료가 적합하다.
반도체 소자를 제조하기 위한 방법의 실시 예는 도 7a 내지 도 7c에 각각 개략적인 단면도로 나타난 중간 단계들을 참조하여 도시되어 있다.
반도체 소자의 제조는 도 1a와 연관하여 기술된 제 1 실시 예에 따라 형성된 단 하나의 반도체 소자에 대해서만 예시적으로 도시되어 있다. 단 하나의 반도체 소자만을 도시한 또 다른 목적은 도면을 간략하게 하기 위함이다. 본 발명에 따른 방법에 의해서는 당연히 다수의 반도체 소자가 동시에 제조될 수 있다.
활성 영역(20), 제 1 반도체 층(21) 및 제 2 반도체 층(22)을 갖는 반도체 층 시퀀스(200)는 성장 기판상에서, 바람직하게는 에피택셜 성장 방식으로, 예를 들어 MOCVD 또는 MBE에 의해서 증착된다. 성장 기판으로부터 떨어져서 마주한 측으로부터 반도체 층 시퀀스 내부에 리세스(25)가 형성되며, 상기 리세스는 활성 영역(20)을 관통하여 제 1 반도체 층(21) 내부로 연장된다. 이와 같은 과정은 예를 들어 습식 화학적인 또는 건식 화학적인 에칭에 의해서 이루어질 수 있다. 리세스(25) 영역에서는 상기 리세스(25)의 측면들을 덮는 추가의 절연 층(65)이 형성된다. 상기 추가 절연 층(65) 상에서는 제 1 반도체 층(21)과 도전 접속된 제 1 연결 층(311)이 형성된다. 또한, 제 2 반도체 층(22) 상에서는 예를 들어 진공 증착 또는 스퍼터링에 의해서 제 2 연결 층(321)이 증착된다.
도 7b에는 반도체 칩을 위한 지지체(5)가 발생되는 지지체 결합체(50)의 한 부분이 도시되어 있다.
지지체(5)는 관통구(55)를 가지며, 제 1 콘택 층(310) 및 제 2 콘택 층(320)이 상기 관통구를 관통하여 연장된다.
도 1a와 연관하여 기술된 바와 같이, 지지체 내부에는 제 1 부분 영역(51), 제 2 부분 영역(52) 그리고 추가의 영역(53)이 형성되어 있으며, 상기 영역들이 두 개의 제너-다이오드를 갖춘 하나의 보호 다이오드 구조물(7)을 형성한다. 상기 보호 다이오드 구조물은 제 1 콘택 층(310) 및 제 2 콘택 층(320)을 통해서 전기적으로 콘택팅될 수 있다.
더 상세하게 말하자면, 상기 보호 다이오드 구조물은 반도체 몸체가 지지체에 고정되기 전에 이미 지지체 결합체 상에 형성되어 있다.
반도체 몸체(2)는 제 1 콘택 층(310)과 제 1 연결 층(311) 사이에서 또는 제 2 콘택 층(320)과 제 2 연결 층(321) 사이에서 전기적인 콘택이 만들어질 수 있도록 지지체에 대하여 상대적으로 위치 설정된다. 이와 같은 결합의 제조는 결합 층(4)에 의해서, 말하자면 납땜 층 또는 도전성 접착층에 의해서 이루어질 수 있다.
반도체 몸체들(2)을 고정한 후에는 반도체 몸체의 기계적인 안정화를 위한 성장 기판(23)이 더 이상 필요치 않기 때문에 제거될 수 있다. 더 상세하게 말하자면, 지지체 내부에 집적된 보호 다이오드 구조물로 인해 반도체 몸체는 성장 기판을 제거하는 동안에 이미 ESD-손상으로부터 보호될 수 있다.
대안적으로 성장 기판은 반도체 몸체들이 지지체(5)에 고정되기 전에 미리 제거될 수도 있다. 이 경우에 반도체 몸체들(2)은 바람직하게 보조 지지체 상에 고정되어 있으며, 상기 보조 지지체는 지지체와 반도체 몸체들이 결합 된 후에 제거될 수 있다.
성장 기판의 제거 과정은 예를 들어 기계적으로, 말하자면 연삭, 래핑(lapping) 또는 폴리싱(polishing)에 의해서 그리고/또는 화학적으로, 예를 들면 습식 화학적인 또는 건식 화학적인 에칭에 의해서 그리고/또는 균일한(coherent) 방사선, 특히 레이저 방사선에 의해서 이루어질 수 있다.
도 1a와 연관하여 기술된 바와 같이 구현된 완성된 반도체 소자는 도 7c에 도시되어 있다. 지지체 결합체를 각각 적어도 하나의 반도체 몸체(2)를 갖는 다수의 지지체(5)로 분리하는 과정은 예를 들어 기계적으로, 말하자면 스플리팅(splitting), 스크라이빙(scribing) 또는 브레이킹(breaking)에 의해서 그리고/또는 균일한 방사선, 특히 레이저 방사선에 의해서 이루어질 수 있다. 더 상세하게 말하자면, 지지체 결합체의 분리 공정에 의해서는 보호 다이오드 구조물이 그 내부에 미리 집적되어 있는 반도체 소자들이 발생 된다.
본 특허 출원서는 독일 특허 출원서 제 10 2009 053 064.9호를 우선권으로 주장하며, 상기 우선권 서류의 공개 내용은 인용의 방식으로 본 출원서에 수용된다.
본 발명은 실시 예들을 참조하는 상세한 설명으로 인해 상기 실시 예들에만 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 상기 특징들의 각각의 조합을 포함하며, 상기 특징 또는 특징 조합 자체가 특허청구범위 또는 실시 예들에 명시적으로 기재되어 있지 않더라도, 특히 상기 각각의 특징 조합은 특허청구범위에 포함된 것으로 간주한다.
Claims (15)
- 방사선을 발생할 목적으로 제공된 활성 영역(20)을 포함하는 반도체 층 시퀀스를 갖는 반도체 몸체(2) 및 지지체(5)를 구비하는, 박막-반도체 소자(1)로서,
상기 반도체 몸체(2)가 제 1 콘택(31) 및 제 2 콘택(32)에 의해 외부에서 전기적으로 콘택팅될 수 있으며;
상기 지지체(5)가 상기 반도체 몸체(2)에 대하여 전기적으로 병렬 접속된 보호 다이오드 구조물(7)을 구비하며;
상기 보호 다이오드 구조물(7)이 제 1 다이오드(71) 및 제 2 다이오드(72)를 구비하며; 그리고
상기 제 1 다이오드(71) 및 제 2 다이오드(72)가 이들의 순방향과 관련하여 서로 반대로 전기적으로 직렬 접속된,
박막-반도체 소자. - 제 1 항에 있어서,
상기 보호 다이오드 구조물이 지지체 내부에 집적된,
박막-반도체 소자. - 제 1 항 또는 제 2 항에 있어서,
상기 보호 다이오드 구조물은 적어도 상기 반도체 몸체의 차단 방향으로 전압이 인가될 때에는 차단 방향으로 제너-다이오드에 따른 전류-전압-특성 곡선을 갖는,
박막-반도체 소자. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반도체 몸체의 반도체 층 시퀀스를 위한 성장 기판이 제거된,
박막-반도체 소자. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 콘택(31)은 제 1 콘택 층(310)에 의해서 형성되고, 상기 제 2 콘택(32)은 제 2 콘택 층(320)에 의해서 형성되며, 이때 상기 제 1 콘택 층은 지지체의 제 1 부분 영역(51)에 인접하고, 상기 제 2 콘택 층은 지지체의 제 2 부분 영역(52)에 인접하며; 그리고
상기 지지체는 반도체 재료를 기본으로 하며, 이때 지지체의 제 1 부분 영역 및 제 2 부분 영역은 제 1 도전형을 갖고, 상기 제 1 부분 영역과 제 2 부분 영역 사이에는 지지체의 추가 영역(53)이 형성되어 있으며, 상기 추가 영역은 제 1 도전형과 상이한 제 2 도전형을 갖는,
박막-반도체 소자. - 제 5 항에 있어서,
상기 제 1 콘택 층 및 제 2 콘택 층이 하나의 절연 층(6)에 의해서 상기 지지체의 추가 영역으로부터 전기적으로 분리된,
박막-반도체 소자. - 제 5 항 또는 제 6 항에 있어서,
상기 제 1 부분 영역이 상기 제 2 부분 영역을 적어도 부분적으로 둘러싸는,
박막-반도체 소자. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 반도체 몸체가 가로 방향으로 다수의 세그먼트(2A, 2B)로 세분된,
박막-반도체 소자. - 제 8 항에 있어서,
상기 반도체 몸체의 세그먼트들이 적어도 부분적으로는 상호 독립적으로 외부에서 전기적으로 콘택팅될 수 있으며, 이때 상기 상호 독립적으로 외부에서 전기적으로 콘택팅될 수 있는 세그먼트들에는 각각 적어도 하나의 보호 다이오드 구조물이 할당된,
박막-반도체 소자. - 제 8 항 또는 제 9 항에 있어서,
상기 반도체 몸체의 세그먼트들이 적어도 부분적으로는 서로 전기적으로 직렬 접속된,
박막-반도체 소자. - 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
적어도 하나의 콘택이 상기 반도체 몸체로부터 떨어져서 마주한 지지체의 측에 배치되어 있으며, 이때 상기 반도체 몸체는 지지체 내부에 형성된 적어도 하나의 관통구(55)를 통과하여 상기 콘택과 도전 접속되는,
박막-반도체 소자. - 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
적어도 하나의 콘택이 상기 반도체 몸체 쪽을 향하고 있는 지지체의 측에 배치된,
박막-반도체 소자. - 다수의 박막-반도체 소자(1)를 제조하기 위한 방법으로서,
a) 방사선을 발생할 목적으로 제공된 활성 영역(20)을 갖는 반도체 층 시퀀스(200)를 성장 기판(23) 상에서 증착하는 단계;
b) 상기 반도체 층 시퀀스로부터 다수의 반도체 몸체(2)를 형성하는 단계;
c) 상기 성장 기판(23)을 적어도 국부적으로 제거하는 단계;
d) 다수의 보호 다이오드 구조물(7)을 갖는 지지체 결합체(50)를 준비하는 단계;
e) 각각의 보호 다이오드 구조물(7)에 적어도 하나의 반도체 몸체(2)가 할당되도록 상기 다수의 반도체 몸체(2)를 지지체 결합체(50)에 대하여 상대적으로 위치 설정하는 단계;
f) 상기 보호 다이오드 구조물들(7)과 반도체 몸체들(2)을 도전 접속하는 단계; 그리고
g) 다수의 반도체 소자를 완성하는 단계
를 포함하며,
이때 상기 지지체 결합체(50)로부터 각각의 반도체 소자를 위한 지지체(5)가 발생하는,
박막-반도체 소자를 제조하기 위한 방법. - 제 13 항에 있어서,
상기 단계 f) 후에 상기 단계 c)를 실시하는,
박막-반도체 소자를 제조하기 위한 방법. - 제 13 항 또는 제 14 항에 있어서,
제 1 항 내지 제 12 항 중 어느 한 항에 따른 반도체 소자를 제조하는,
박막-반도체 소자를 제조하기 위한 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009053064A DE102009053064A1 (de) | 2009-11-13 | 2009-11-13 | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
| DE102009053064.9 | 2009-11-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120099720A true KR20120099720A (ko) | 2012-09-11 |
Family
ID=43384708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127015287A KR20120099720A (ko) | 2009-11-13 | 2010-11-11 | 보호 다이오드 구조물을 갖는 박막 반도체 소자 그리고 박막 반도체 소자를 제조하기 위한 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20120223416A1 (ko) |
| EP (1) | EP2499668B9 (ko) |
| JP (1) | JP2013511142A (ko) |
| KR (1) | KR20120099720A (ko) |
| CN (1) | CN102687271B (ko) |
| DE (1) | DE102009053064A1 (ko) |
| WO (1) | WO2011058094A1 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102010026344A1 (de) * | 2010-07-07 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiode |
| JP5887638B2 (ja) | 2011-05-30 | 2016-03-16 | 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 発光ダイオード |
| WO2013021305A1 (en) * | 2011-08-10 | 2013-02-14 | Koninklijke Philips Electronics N.V. | Wafer level processing of leds using carrier wafer |
| US10020431B2 (en) | 2012-03-30 | 2018-07-10 | Lumileds Llc | Sealed semiconductor light emitting device |
| DE102012104494A1 (de) * | 2012-05-24 | 2013-11-28 | Epcos Ag | Leuchtdiodenvorrichtung |
| DE102012108627B4 (de) | 2012-09-14 | 2021-06-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronische Halbleitervorrichtung und Trägerverbund |
| KR101815486B1 (ko) | 2012-09-27 | 2018-01-05 | 오스람 옵토 세미컨덕터스 게엠베하 | 보호 회로를 갖는 광전자 컴포넌트 |
| DE102012217533A1 (de) * | 2012-09-27 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102012217932B4 (de) * | 2012-10-01 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit Schutzschaltung |
| DE102012112988A1 (de) * | 2012-12-21 | 2014-07-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer |
| US10386559B2 (en) * | 2013-03-29 | 2019-08-20 | Signify Holding B.V. | Light emitting device comprising wavelength converter |
| DE102013105631A1 (de) * | 2013-05-31 | 2014-12-04 | Osram Opto Semiconductors Gmbh | Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil |
| FR3011383B1 (fr) * | 2013-09-30 | 2017-05-26 | Commissariat Energie Atomique | Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes |
| DE102013110853B4 (de) | 2013-10-01 | 2020-12-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips |
| DE102013221788B4 (de) | 2013-10-28 | 2021-05-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements |
| KR102171221B1 (ko) * | 2014-03-12 | 2020-10-28 | 삼성전자주식회사 | 수직형 불휘발성 메모리 장치 및 그 제조 방법 |
| DE102014103828A1 (de) | 2014-03-20 | 2015-09-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen |
| KR102181404B1 (ko) * | 2014-06-11 | 2020-11-23 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| KR102227769B1 (ko) * | 2014-11-06 | 2021-03-16 | 삼성전자주식회사 | 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 |
| KR102221112B1 (ko) * | 2014-12-24 | 2021-02-26 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| DE102015104185A1 (de) * | 2015-03-20 | 2016-09-22 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
| DE102015111485A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102015111487A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102018119688B4 (de) * | 2018-08-14 | 2024-06-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| FR3102298B1 (fr) * | 2019-10-16 | 2022-07-29 | Aledia | Procede de protection d'un dispositif optoelectronique contre les decharges electrostatiques |
| CN113554987B (zh) * | 2020-07-30 | 2022-08-09 | 华为技术有限公司 | 一种显示模组、电子设备 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015815A (ja) * | 1999-04-28 | 2001-01-19 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP3686569B2 (ja) * | 2000-03-02 | 2005-08-24 | シャープ株式会社 | 半導体発光装置及びそれを用いた表示装置 |
| US6547249B2 (en) * | 2001-03-29 | 2003-04-15 | Lumileds Lighting U.S., Llc | Monolithic series/parallel led arrays formed on highly resistive substrates |
| US7009199B2 (en) * | 2002-10-22 | 2006-03-07 | Cree, Inc. | Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current |
| JP3789428B2 (ja) * | 2002-12-06 | 2006-06-21 | 星和電機株式会社 | 発光装置 |
| JP2007511065A (ja) * | 2003-11-04 | 2007-04-26 | 松下電器産業株式会社 | 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法 |
| DE102004005269B4 (de) * | 2003-11-28 | 2005-09-29 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode |
| US7518158B2 (en) * | 2003-12-09 | 2009-04-14 | Cree, Inc. | Semiconductor light emitting devices and submounts |
| EP1587151A3 (en) * | 2004-04-17 | 2011-09-28 | LG Electronics, Inc. | Semiconductor light emitting device and fabrication method thereof |
| ATE524839T1 (de) * | 2004-06-30 | 2011-09-15 | Cree Inc | Verfahren zum kapseln eines lichtemittierenden bauelements und gekapselte lichtemittierende bauelemente im chip-massstab |
| US8134292B2 (en) * | 2004-10-29 | 2012-03-13 | Ledengin, Inc. | Light emitting device with a thermal insulating and refractive index matching material |
| TW200637033A (en) * | 2004-11-22 | 2006-10-16 | Matsushita Electric Ind Co Ltd | Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device |
| TWI422044B (zh) * | 2005-06-30 | 2014-01-01 | Cree Inc | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 |
| US8044412B2 (en) * | 2006-01-20 | 2011-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Package for a light emitting element |
| JP4978014B2 (ja) * | 2006-01-30 | 2012-07-18 | サンケン電気株式会社 | 半導体発光装置及びその製造方法 |
| KR100746783B1 (ko) * | 2006-02-28 | 2007-08-06 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
| TWI303872B (en) * | 2006-03-13 | 2008-12-01 | Ind Tech Res Inst | High power light emitting device assembly with esd preotection ability and the method of manufacturing the same |
| CN100446288C (zh) * | 2006-08-01 | 2008-12-24 | 金芃 | 通孔垂直结构的半导体芯片及其制造方法 |
| TWI418054B (zh) * | 2006-08-08 | 2013-12-01 | Lg Electronics Inc | 發光裝置封裝與製造此封裝之方法 |
| JP2008235792A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| DE102007030129A1 (de) * | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| JP4585561B2 (ja) * | 2007-09-04 | 2010-11-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US7732829B2 (en) * | 2008-02-05 | 2010-06-08 | Hymite A/S | Optoelectronic device submount |
| JP5229034B2 (ja) * | 2008-03-28 | 2013-07-03 | サンケン電気株式会社 | 発光装置 |
| DE102008022942A1 (de) * | 2008-05-09 | 2009-11-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
-
2009
- 2009-11-13 DE DE102009053064A patent/DE102009053064A1/de not_active Withdrawn
-
2010
- 2010-11-11 US US13/497,979 patent/US20120223416A1/en not_active Abandoned
- 2010-11-11 JP JP2012538335A patent/JP2013511142A/ja active Pending
- 2010-11-11 CN CN201080051515.4A patent/CN102687271B/zh active Active
- 2010-11-11 EP EP10776685.9A patent/EP2499668B9/de active Active
- 2010-11-11 KR KR1020127015287A patent/KR20120099720A/ko not_active Application Discontinuation
- 2010-11-11 WO PCT/EP2010/067278 patent/WO2011058094A1/de active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011058094A1 (de) | 2011-05-19 |
| EP2499668A1 (de) | 2012-09-19 |
| CN102687271B (zh) | 2016-01-20 |
| EP2499668B9 (de) | 2018-04-18 |
| CN102687271A (zh) | 2012-09-19 |
| JP2013511142A (ja) | 2013-03-28 |
| US20120223416A1 (en) | 2012-09-06 |
| EP2499668B1 (de) | 2018-01-03 |
| DE102009053064A1 (de) | 2011-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120099720A (ko) | 보호 다이오드 구조물을 갖는 박막 반도체 소자 그리고 박막 반도체 소자를 제조하기 위한 방법 | |
| JP5890498B2 (ja) | 放射放出半導体チップ | |
| JP5511813B2 (ja) | 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 | |
| TWI505493B (zh) | 光電半導體晶片及製造光電半導體晶片之方法 | |
| KR101590204B1 (ko) | 복사 방출 반도체칩 | |
| US8012856B2 (en) | Method of producing semiconductor components | |
| KR101549764B1 (ko) | 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법 | |
| KR101548442B1 (ko) | 캐리어 기판 및 반도체칩 제조 방법 | |
| US9293661B2 (en) | Support for an optoelectronic semiconductor chip, and semiconductor chip | |
| US8946761B2 (en) | Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip | |
| JP2018529234A (ja) | 発光デバイスおよび発光デバイスの製造方法 | |
| KR20170085055A (ko) | 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치 | |
| US11081520B2 (en) | Luminescence diode with first and second layer sequences having an arrangement of microprisms and method for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |