KR20170085055A - 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치 - Google Patents
광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치 Download PDFInfo
- Publication number
- KR20170085055A KR20170085055A KR1020177014464A KR20177014464A KR20170085055A KR 20170085055 A KR20170085055 A KR 20170085055A KR 1020177014464 A KR1020177014464 A KR 1020177014464A KR 20177014464 A KR20177014464 A KR 20177014464A KR 20170085055 A KR20170085055 A KR 20170085055A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- contact
- semiconductor
- semiconductor device
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 212
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 12
- 230000005855 radiation Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 description 136
- 239000002800 charge carrier Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002329 infrared spectrum Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000002211 ultraviolet spectrum Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Semiconductor Integrated Circuits (AREA)
- Led Devices (AREA)
Abstract
본 발명은 방출 영역(3)과 보호 다이오드 영역(4)을 가진 광전 반도체 소자(1)에 관한 것으로, 상기 방출 영역은 제 1 반도체 층(21), 제 2 반도체 층(22) 및, 제 1 반도체 층과 제 2 반도체 층 사이에 배치되며 복사를 생성하기 위해 제공된 활성 영역(20)을 포함하는 반도체층 시퀀스(2)를 갖고, 이 경우 반도체 소자는 반도체 소자(1)의 외부 전기 콘택팅을 위한 콘택(6)을 갖고, 이 경우 콘택은 방출 영역에 전기 전도적으로 연결된 제 1 콘택 영역(61)을 갖고, 콘택은 제 1 콘택 영역과 이격되고 보호 다이오드 영역에 전기 전도적으로 연결된 제 2 콘택 영역(62)을 가지며, 제 1 콘택 영역과 제 2 콘택 영역은 연결 라인(9)의 공통의 단부(95)를 이용해서 외부 전기 접촉될 수 있다. 또한, 본 발명은 광전 반도체 소자를 포함하는 장치에 관한 것이다.
Description
본 발명은 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치에 관한 것이다.
예를 들어 발광 다이오드와 같은 광전 반도체 소자의 경우에 소자들의 운반 시 또는 소자들의 가공 시에도 정전 방전(electro static discharge, ESD)으로 인해 회복할 수 없는 손상이 나타나는 위험이 있다. 전자 부품들의 고장의 약 8 내지 33%는 이러한 ESD-손상에 기인하는 것으로 추정된다. 이러한 손상을 방지하기 위해 소자에 ESD-보호 다이오드가 통합될 수 있다. 그러나 이러한 소자들은 ESD-보호 다이오드가 교란 작용을 하거나 또는 적어도 바람직하지 않은 용도에는 이용할 수 없다.
본 발명의 과제는 ESD-보호의 기능을 제공하고 범용적으로 이용할 수 있는 광전 반도체 소자를 제공하는 것이다.
상기 과제는 특히 특허 청구항 제 1 항에 따른 광전 반도체 소자에 의해 해결된다. 다른 실시예들 및 실행 가능성들은 종속 특허 청구항들의 대상이다.
광전 반도체 소자의 적어도 하나의 실시예에 따라 반도체 소자는 방출 영역을 갖는다. 방출 영역은 제 1 반도체 층, 제 2 반도체 층 및 제 1 반도체 층과 제 2 반도체 층 사이에 배치된 활성 영역을 포함하는 반도체층 시퀀스를 갖는다. 활성 영역은 예를 들어 자외선, 가시 또는 적외선 스펙트럼 범위의 복사를 생성하기 위해 제공된다. 예를 들어 활성 영역은 제 1 반도체 층과 제 2 반도체 층 사이에 배치된다. 제 1 반도체 층과 제 2 반도체 층은 바람직하게 도전 타입과 관련해서 서로 상이하고, 따라서 활성 영역은 pn-접합에 위치한다. 예를 들어 제 1 반도체 층은 n-도전성이고, 제 2 반도체 층은 p-도전성이거나 반대이다. 제 1 반도체 층 및/또는 제 2 반도체 층은 단층으로 또는 다층으로 형성될 수도 있다.
반도체 소자의 적어도 하나의 실시예에 따라 반도체 소자는 보호 다이오드 영역을 갖는다. 보호 다이오드 영역은 특히 ESD-손상으로부터 보호를 위해 제공된다. 방출 영역과 달리 보호 다이오드 영역은 반도체 소자의 작동 시 복사의 생성에 이용되지 않는다.
반도체 소자의 적어도 하나의 실시예에 따라 반도체 소자는 반도체 소자의 외부 전기 콘택팅을 위한 콘택을 갖는다. 예를 들어 방출 영역의 제 1 반도체 층 또는 제 2 반도체 층은 콘택에 전기 전도적으로 연결된다. 콘택은 특히, 연결 라인, 예를 들어 와이어 본드 연결을 이용한 외부 전기 콘택팅을 위해 액세스 가능하도록 형성되고 배치된다. 다시 말해서 콘택은 본드 패드(bond pad)이다.
반도체 소자의 적어도 하나의 실시예에 따라 콘택은 제 1 콘택 영역을 갖고, 상기 제 1 콘택 영역은 방출 영역에 전기 전도적으로 연결된다. 반도체 소자의 작동 시 전하 캐리어는 제 1 콘택 영역을 통해 방출 영역에 도달할 수 있다.
반도체 소자의 적어도 하나의 실시예에 따라 콘택은 제 2 콘택 영역을 갖고, 상기 제 2 콘택 영역은 제 1 콘택 영역과 이격되고 보호 다이오드 영역에 전기 전도적으로 연결된다. 특히 제 2 콘택 영역은 방출 영역에 전기 전도적으로 연결되지 않는다.
제 1 콘택 영역과 제 2 콘택 영역은 예컨대 콘택의 부분 영역들이고, 상기 부분 영역들은 직접 전기적으로 서로 연결되지 않는다. 콘택 내부에 예컨대 제 1 콘택 영역과 제 2 콘택 영역 사이의 전류 경로는 존재하지 않는다. 다시 말해서 콘택은 2개의, 특히 정확히 2개의 서로 분리된 부분 영역들로 세그먼트화된다.
반도체 소자의 적어도 하나의 실시예에 따라 제 1 콘택 영역과 제 2 콘택 영역은 연결 라인, 예를 들어 와이어 본드 연결의 공통의 단부를 이용해서 외부 전기 접촉될 수 있다. 연결 라인의 하나의 단부, 예를 들어 와이어 본드 연결의 볼 또는 웨지(wedge)는 예컨대, 이것이 제 1 콘택 영역 및 제 2 콘택 영역에 전기 전도적으로 연결되도록 위치 설정될 수 있다. 다시 말해서 제 1 콘택 영역과 제 2 콘택 영역은 연결 라인의 공통의 단부에 의해 서로 전기 전도적으로 연결된다. 연결 라인의 다른 단부는 예를 들어 접속 캐리어, 예컨대 프린트 회로기판 또는 리드프레임에 연결될 수 있다. 방출 영역과 보호 다이오드 영역 사이의 전기적 연결을 위해 예컨대, 하나의 단부는 제 1 콘택 영역에 그리고 다른 단부는 제 2 콘택 영역에 고정되는 연결 라인은 불필요하다. 즉, 방출 영역 및 보호 다이오드 영역을 접속 캐리어와 전기적으로 접촉시키기 위해, 하나의 연결 라인으로 충분하다.
반도체 소자의 적어도 하나의 실시예에서 반도체 소자는 방출 영역을 갖고, 이 경우 방출 영역은 제 1 반도체 층, 제 2 반도체 층 및, 제 1 반도체 층과 제 2 반도체 층 사이에 배치되며 복사의 생성을 위해 제공된 활성 영역을 포함하는 반도체층 시퀀스를 갖는다. 반도체 소자는 보호 다이오드 영역을 갖는다. 반도체 소자는 반도체 소자의 외부 전기 콘택팅을 위한 콘택을 갖는다. 콘택은 제 1 콘택 영역을 갖고, 상기 제 1 콘택 영역은 방출 영역에 전기 전도적으로 연결된다. 콘택은 제 2 콘택 영역을 갖고, 상기 제 2 콘택 영역은 제 1 콘택 영역과 이격되고, 이 경우 제 2 콘택 영역은 보호 다이오드 영역에 전기 전도적으로 연결된다. 제 1 콘택 영역과 제 2 콘택 영역은 연결 라인의, 특히 유일한 연결 라인의 공통의 단부를 이용해서 외부 전기 접촉될 수 있다.
반도체 소자의 적어도 하나의 실시예에 따라 제 1 콘택 영역은 연결 라인을 이용해서 제 2 콘택 영역과 무관하게 외부 전기 접촉될 수 있다. 즉, 반도체 소자는 하나의 연결 라인을 이용해서 서로 상이한 2개의 콘택팅 가능성을 제공한다. 예를 들어 연결 라인은 와이어 본드 연결이다.
전기 콘택팅 시, 방출 영역에 추가하여 보호 다이오드 영역이 전기 접촉되는지 아닌지 여부가 선택될 수 있다. 특히 제 1 콘택 영역은, 상기 콘택 영역이 와이어 본드 연결에 의해 전기적으로 접촉될 수 있을 정도로 크고, 이 경우 제 2 콘택 영역은 또한 전기적으로 접촉되지 않는다. 제 2 콘택 영역이 접촉되지 않도록 연결 라인을 이용한 전기 콘택팅 시 예컨대 반도체 소자는 보호 다이오드 영역이 통합되지 않은 반도체 소자와 같은 특성을 갖는다. 따라서 반도체 소자의 이용 범위가 확대된다.
반도체 소자의 적어도 하나의 실시예에 따라 보호 다이오드 영역은 반도체 바디이고, 상기 반도체 바디는 방출 영역과 동일한 층구조를 갖는다. 반도체 소자의 제조 시 방출 영역과 보호 다이오드 영역은 공통의 반도체층 시퀀스로 형성될 수 있다. 방출 영역과 보호 다이오드 영역은 예컨대 측방향으로, 즉 반도체층 시퀀스의 반도체 층들의 주연장 평면을 따라 반도체층 시퀀스의 서로 분리된 부분 영역들이다. 보호 다이오드 영역은 특히 층구조에서 또한 활성 영역에 상응하는 활성 영역을 갖고, 이 경우 그러나 상기 영역은 반도체 소자의 작동 시, 특히 전술한 두 가지 방식의 전기 콘택팅의 경우에 복사를 방출하지 않는다.
특히 반도체 소자의 작동 시 보호 다이오드 영역에 전압이 인가하지 않거나, 작동 시 보호 다이오드 영역에 차단 방향으로 전압이 인가하므로, 복사가 방출되지 않는다. 바람직하게는 방출 영역과 보호 다이오드 영역은 반도체 소자의 작동 시 그 도통 방향과 관련해서 역평행하게 서로 연결된다.
반도체 소자의 적어도 하나의 실시예에 따라 제 1 콘택 영역과 제 2 콘택 영역은 방출 영역의 측면에 및 보호 다이오드 영역의 측면에 배치된다. 다시 말해서 제 1 콘택 영역과 제 2 콘택 영역은 반도체 소자의 평면도에서 볼 때 각각 방출 영역 및 보호 다이오드 영역과 중첩 없이 배치된다. 즉, 제 1 콘택 영역과 제 2 콘택 영역은 반도체 소자의 반도체층 시퀀스가 제거된 영역에 위치한다.
반도체 소자의 적어도 하나의 실시예에 따라 제 1 콘택 영역과 제 2 콘택 영역은 반도체 소자의 평면도에서 볼 때 보호 다이오드 영역과 중첩한다. 특히 제 1 콘택 영역과 제 2 콘택 영역은 반도체 소자의 평면도에서 볼 때 완전히 보호 다이오드 영역 내에 위치할 수 있다. 즉, 제 1 콘택 영역과 제 2 콘택 영역의 형성의 경우에 복사 생성을 위해 이용될 수 없는 추가 면적은 불필요하다.
반도체 소자의 적어도 하나의 실시예에 따라 반도체 소자는 외부 전기 콘택팅을 위한 다른 콘택을 갖고, 이 경우 다른 콘택은 방출 영역 및 보호 다이오드 영역에 전기 전도적으로 연결된다. 특히 콘택과 다른 콘택 사이에 외부 전압이 인가함으로써 전하 캐리어가 상이한 측면들로부터 활성 영역 내로 주입될 수 있고, 거기에서 복사의 방출 하에 재결합될 수 있다. 예를 들어 다른 콘택은 방출 영역의 제 2 반도체 층 및 보호 다이오드 영역의 제 1 반도체 층에 전기 전도적으로 연결된다.
반도체 소자의 적어도 하나의 실시예에 따라 반도체층 시퀀스는 캐리어 위에 배치된다. 예를 들어 반도체층 시퀀스는 결합층, 예컨대 납땜층 또는 접착층에 의해 캐리어에 고정된다. 캐리어는 특히 반도체층 시퀀스의 에피택셜 증착을 위한 성장 기판과 다르다. 캐리어는 반도체층 시퀀스의 기계적 안정화에 이용된다. 성장 기판은 이를 위해 불필요하고, 따라서 완전히 또는 적어도 부분적으로 제거될 수 있다. 성장 기판이 제거된 반도체 소자는 박막-반도체 소자라고도 한다.
반도체 소자의 적어도 하나의 실시예에 따라 반도체층 시퀀스를 향한 캐리어의 측면에 콘택이 배치된다. 콘택은 즉, 전면 콘택이 되고, 이 경우 반도체 소자의 작동 시 가장 많은 복사를 출력하는 반도체 소자의 측면이 전면으로 간주된다.
반도체 소자의 적어도 하나의 실시예에 따라 반도체층 시퀀스를 향한 캐리어의 측면에 콘택이 배치되고, 반도체층 시퀀스로부터 떨어져 있는 캐리어의 측면에 다른 콘택이 배치된다. 반도체 소자는 즉, 전면 콘택과 후면 콘택을 갖는다. 이와 달리, 다른 콘택이 캐리어의 전면에 위치하는 것도 고려될 수 있다.
반도체 소자의 적어도 하나의 실시예에 따라 제 1 반도체 층의 방출 영역은 제 1 접속층에 전기 전도적으로 연결되고, 이 경우 제 1 접속층은 부분적으로 캐리어와 방출 영역 사이에서 연장된다. 특히 제 1 접속층은 수직 방향으로 볼 때, 예컨대 반도체층 시퀀스의 반도체 층들의 주연장 평면에 대해 수직으로 방출 영역과 캐리어 사이에서 연장된다. 특히 제 1 반도체 층의 방출 영역은 제 1 접속층에 의해 제 1 콘택 영역에 전기 전도적으로 연결된다.
반도체 소자의 적어도 하나의 실시예에 따라 방출 영역은 적어도 하나의 리세스를 갖고, 상기 리세스는 제 1 반도체 층과 활성 영역을 통해 제 2 반도체 층 내로 연장된다. 제 2 반도체 층은 적어도 하나의 리세스에서 제 2 접속층에 전기 전도적으로 연결되고, 이 경우 제 2 접속층은 부분적으로 방출 영역과 캐리어 사이에서 연장된다. 특히 제 1 접속층은 부분적으로 방출 영역과 제 2 접속층 사이에서 연장된다. 반도체 소자의 평면도에서 볼 때 제 1 접속층과 제 2 접속층은 부분적으로 중첩한다.
반도체 소자의 적어도 하나의 실시예에 따라 캐리어로부터 떨어져 있는 제 1 콘택 영역의 표면은 캐리어로부터 떨어져 있는 제 2 콘택 영역의 표면과 동일한 간격으로 또는 실질적으로 동일한 간격으로 배치된다. "실질적으로 동일한 간격으로"란, 간격들이 서로 최대 5㎛의 차이를 갖는 것을 의미한다. 바람직하게는 차이는 최대 2㎛, 특히 바람직하게는 최대 1㎛이다. 다시 말해서 캐리어로부터 떨어져 있는 제 1 콘택 영역과 제 2 콘택 영역의 표면들은 공통의 평면을 형성한다. 따라서 연결 라인을 이용한 제 1 콘택 영역과 제 2 콘택 영역의 동시 전기 콘택팅이 간단해진다.
반도체 소자의 적어도 하나의 실시예에 따라 제 1 콘택 영역과 제 2 콘택 영역은 서로 0.1㎛ 내지 50㎛의 간격으로, 바람직하게는 2㎛ 내지 5㎛의 간격으로 배치된다. 제 1 콘택 영역과 제 2 콘택 영역 사이의 이러한 간격의 경우에 소정의 외부 콘택팅의 방식에 따라 제 1 콘택 영역만의 콘택팅은 물론 제 1 콘택 영역과 제 2 콘택 영역의 동시 콘택팅이 확실하게 달성될 수 있다.
다른 실시예들 및 실행 가능성들은 도면과 관련해서 실시예의 하기 설명에 제시된다.
도 1a는 반도체 소자의 실시예를 개략적으로 도시한 단면도.
도 1b 및 도 1c는 도 1a에 따른 반도체 소자의 전기 콘택팅의 다양한 방식을 갖는 장치들의 실시예들을 도시한 도면.
도 1d는 반도체 소자의 실시예를 개략적으로 도시한 평면도.
도 2a는 반도체 소자의 실시예를 개략적으로 도시한 단면도.
도 2b 및 도 2c는 도 2a에 따른 반도체 소자의 전기 콘택팅의 다양한 방식을 갖는 장치들의 실시예들을 도시한 도면.
도 3은 반도체 소자를 개략적으로 도시한 평면도.
도 1b 및 도 1c는 도 1a에 따른 반도체 소자의 전기 콘택팅의 다양한 방식을 갖는 장치들의 실시예들을 도시한 도면.
도 1d는 반도체 소자의 실시예를 개략적으로 도시한 평면도.
도 2a는 반도체 소자의 실시예를 개략적으로 도시한 단면도.
도 2b 및 도 2c는 도 2a에 따른 반도체 소자의 전기 콘택팅의 다양한 방식을 갖는 장치들의 실시예들을 도시한 도면.
도 3은 반도체 소자를 개략적으로 도시한 평면도.
동일한, 동일한 종류의 또는 동일한 작용을 하는 요소들은 도면에서 동일한 도면부호를 갖는다.
도면들은 각각 개략적으로 도시되고, 따라서 반드시 축척을 따르지 않는다. 오히려 비교적 작은 요소들과 특히 층두께는 명확한 설명을 위해 과도하게 크게 도시될 수 있다.
광전 반도체 소자(1)의 실시예는 도 1a에 개략적인 단면도에 도시된다. 반도체 소자(1)는 방출 영역(3)을 갖는다. 방출 영역은 복사를 생성하기 위해 제공된 활성 영역(20)을 포함하는 반도체층 시퀀스(2)를 갖는다. 활성 영역(20)은 제 1 도전 타입의 제 1 반도체 층(21)과 제 1 도전 타입과 다른 제 2 도전 타입의 제 2 반도체 층(22) 사이에 배치된다. 예를 들어 제 1 반도체 층은 p-도전성이고 제 2 반도체 층은 n-도전성이다.
반도체 소자(1)는 또한 보호 다이오드 영역(4)을 갖는다. 도시된 실시예에서 보호 다이오드 영역은 반도체 바디로서 형성되고, 상기 반도체 바디는 반도체 소자의 제조 시 방출 영역(3)과 동일한 반도체층 시퀀스(2)로 형성된다. 즉, 보호 다이오드 영역(4)은 또한 활성 영역(20)을 갖고, 이 경우 상기 활성 영역은 그러나 방출 영역(3)의 활성 영역과 달리 반도체 소자의 작동 시 복사의 생성을 위해 제공되지 않는다.
방출 영역(3)과 보호 다이오드 영역(4)을 포함하는 반도체층 시퀀스(2)는 캐리어(7) 위에 배치된다. 예를 들어 반도체층 시퀀스는 결합층(525), 예컨대 납땜층 또는 특히 전기 전도성 접착층을 이용해서 캐리어에 고정된다. 캐리어는 반도체층 시퀀스(2)의 에피택셜 증착을 위한 성장 기판과 다르다. 예를 들어 캐리어는 반도체 물질, 예를 들어 실리콘 또는 게르마늄을 포함하거나 이러한 물질로 이루어진다. 수직 방향으로, 즉 반도체층 시퀀스(2)의 반도체 층들의 주연장 평면에 대해 수직으로 캐리어(7)는 반도체층 시퀀스(2)를 향한 전면(71)과 반도체층 시퀀스로부터 떨어져 있는 후면(72) 사이에서 연장된다.
반도체 소자(1)는 반도체 소자(1)의 외부 전기 콘택팅을 위한 콘택(6)을 갖는다. 콘택(6)은 제 1 콘택 영역(61)과 제 2 콘택 영역(62)으로 세그먼트화된다. 제 1 콘택 영역(61)은 방출 영역(3)에 전기 전도적으로 연결된다. 제 2 콘택 영역(62)은 보호 다이오드 영역(4)에 전기 전도적으로 연결된다. 제 1 콘택 영역(61)과 제 2 콘택 영역(62)은 콘택(6)의 서로 이격된 부분 영역들이고, 상기 부분 영역들은 직접 서로 전기 전도적으로 연결되지 않는다.
반도체 소자(1)는 반도체 소자의 외부 전기 콘택팅을 위한 다른 콘택(65)을 갖는다. 반도체 소자의 작동 시 콘택(6)과 다른 콘택(65) 사이에 전압이 인가함으로써 대향되는 측면들로부터 활성 영역 내로 전하 캐리어가 주입될 수 있고, 거기에서 복사의 방출 하에 재결합할 수 있다. 다른 콘택(65)은 캐리어의 후면(72)에 배치된다. 콘택(6)과 다른 콘택(65)은 즉, 캐리어(7)의 대향되는 측면에 배치된다. 반도체 소자(1)는 따라서 도 1b에 도시된 바와 같이, 접속 캐리어(110), 예를 들어 프린트 회로기판 또는 리드프레임에 반도체 소자의 고정 시 전기 접촉 가능하다. 이와 달리 다른 콘택(65)은 캐리어의 전면(71)에도 배치될 수 있고, 예를 들어 다른 연결 라인을 이용해서 전기 접촉될 수 있다.
다른 콘택은 방출 영역(3)과 보호 다이오드 영역(4)에 전기 전도적으로 연결된다. 도시된 실시예에서 다른 콘택(65)은 방출 영역(3)의 제 2 반도체 층(22)에 그리고 보호 다이오드 영역(4)의 제 1 반도체 층(21)에 전기 전도적으로 연결된다.
제 1 콘택 영역(61)은 방출 영역(3)의 제 1 반도체 층(21)에 전기 전도적으로 연결된다. 제 2 콘택 영역(62)은 보호 다이오드 영역(4)의 제 2 반도체 층에 전기 전도적으로 연결된다.
제 1 콘택 영역(61)과 제 2 콘택 영역(62)은 따라서, 도 1b에 도시된 바와 같이 연결 라인(9), 예를 들어 와이어 본드 연결의 공통의 단부(95)를 이용해서 외부 전기 접촉될 수 있도록 서로에 대해 배치된다. 캐리어로부터 떨어져 있는 제 1 콘택 영역(61)의 표면(610)과 캐리어로부터 떨어져 있는 제 2 콘택 영역(62)의 표면(620)은 캐리어(7)로부터 동일한 간격으로 또는 실질적으로 동일한 간격으로 배치된다. 제 1 콘택 영역(61)과 제 2 콘택 영역(62)은 즉, 연결 라인을 이용한 반도체 소자(1)의 외부 전기 콘택팅을 위한 공통의 면적을 형성한다. 제 1 콘택 영역(61)과 제 2 콘택 영역(62) 사이의 간격은 바람직하게 0.1㎛ 내지 50㎛, 특히 바람직하게 2㎛ 내지 5㎛이다.
도 1b 및 도 1c에 도 1a에 따라 형성된 반도체 소자(1)를 포함하는 장치들(11)의 실시예가 개략적으로 도시된다. 반도체 소자(1)는 연결 라인(9)을 이용해서 장치의 접속면(12)에 전기 전도적으로 연결된다. 연결 라인(9)은 콘택(6)에 인접하는 단부와 접속면(12)에 인접하는 다른 단부(96) 사이에서 연장된다. 다른 콘택(65)은 다른 접속면(13)에 전기 전도적으로 연결된다. 접속면(12)과 다른 접속면(13)은 예를 들어 접속 캐리어(110)의, 예컨대 프린트 회로기판의 면이다. 이와 달리 접속 캐리어는 예를 들어 리드프레임일 수도 있고, 상기 리드프레임에서 접속 캐리어의 부분 영역들은 제 1 접속면과 제 2 접속면을 형성한다.
도 1b에 도시된 연결 라인(9)의 형성에 의해 방출 영역(3) 및 보호 다이오드 영역(4)도 연결 라인(9)에 의해 전기 전도적으로 접촉되고, 따라서 접속면(12)은 연결 라인에 의해서만 방출 영역 및 보호 다이오드 영역에 연결된다. 도통 방향과 관련해서 방출 영역(3)과 보호 다이오드 영역(4)은 역평행하게 서로 연결된다. 반도체 소자(1)의 정규 작동 시 예컨대 전하 캐리어가 방출 영역(3) 내로 주입되고, 거기에서 복사의 방출 하에 재결합한다. 보호 다이오드 영역은 그와 달리 차단 방향으로 정렬된다. 차단 방향으로 방출 영역에 인가하는 전압을 야기하는 정전 대전의 경우에, 전하 캐리어는 그와 달리 보호 다이오드 영역(4)을 통해 방출될 수 있고, 따라서 ESD-손상이 방지된다. 보호 다이오드 영역(4)은 즉, 반도체 소자에 통합된 ESD-보호를 제공하고, 이 경우 보호 다이오드 영역(4)은 반도체 소자의 전기 콘택팅 시에야 방출 영역에 연결된다.
대안으로서 도 1c에 도시된 바와 같이 연결 라인(9)을 이용한 전기 콘택팅은 제 1 콘택 영역(61)만이 전기 접촉되고, 제 2 콘택 영역(62)은 전기 접촉되지 않도록 이루어질 수 있다. 도 1c에 도 2b 및 도 2c처럼 간단한 도시를 위해 반도체 소자(1) 및 연결 라인(9)의 부분을 나타내는 장치(11)의 각각 하나의 섹션만이 도시된다.
제 1 콘택 영역(61)은, 반도체 소자(1)의 평면도에서 볼 때 연결 라인의 하나의 단부, 예를 들어 와이어 본드 연결의 볼이 완전히 제 1 콘택 영역 내에 배치될 수 있을 정도로 크다.
반도체 소자(1)의 이러한 방식의 콘택팅 시 보호 다이오드 영역(4)은 예컨대 전기 접속되지 않으므로, 반도체 소자(1)는 작동 시 통합된 보호 다이오드를 포함하지 않는 복사를 방출하는 반도체 소자와 같은 특성을 갖는다.
반도체 소자(1)의 전기 콘택팅 시에야 예컨대, 반도체 소자에 통합된 보호 다이오드 영역(4)이 방출 영역(3)에 연결되는지 또는 연결되지 않는지 여부가 결정된다. 따라서 반도체 소자는 통합된 ESD-보호를 필요로 하는 장치들은 물론 이러한 ESD-보호를 필요로 하지 않는 장치들에도 적합하다. 보호 다이오드 영역(4)의 전기 콘택팅을 위해 추가 제조 단계 또는 전기 콘택팅의 방식의 변경을 필요로 하지 않는다. 방출 영역의 전기 콘택팅을 위해 또한 필수적인 연결 라인은, 연결 라인(9)의 단부(95)가 제 1 콘택 영역(61) 및 제 2 콘택 영역(62)과 접촉하도록 배치되는 것으로 충분하다.
도 1a에 도시된 실시예에서 방출 영역(3)의 제 1 반도체 층(21)은 제 1 접속층(51)을 이용해서 제 1 콘택 영역(61)에 전기 전도적으로 연결된다. 제 1 접속층(51)은 수직 방향으로 볼 때 부분적으로 방출 영역(3)과 캐리어(7) 사이에서 연장된다.
방출 영역(3)은 복수의 리세스(25)를 갖고, 상기 리세스들은 제 1 반도체 층(21)과 활성 영역(20)을 통해서 연장된다. 리세스에서 제 2 반도체 층(22)은 제 2 접속층(52)에 전기 전도적으로 연결된다. 캐리어(7)의 전면(71)은 위치에 따라 제 1 접속층(51) 및 제 2 접속층(52)에 의해 커버된다. 반도체 소자의 평면도에서 볼 때 즉, 제 1 접속층(51)과 제 2 접속층(52)은 부분적으로 중첩한다. 제 2 반도체 층(22)의 방출 영역(3)은 제 2 접속층(52), 결합층(525) 및 캐리어(7)에 의해 다른 콘택(65)에 전기 전도적으로 연결된다. 결합층(525)은 간단한 도시를 위해 평평한 층으로만 도시된다. 결합층은 그러나 예를 들어 캐리어(7)로부터 떨어져 있는 측면에서 예를 들어 리세스(25)의 영역 내의 제 2 접속층(52)의 홈들을 적어도 부분적으로 채울 수 있다.
제 1 접속층(51)은 바람직하게 활성 영역(20)에서 생성된 복사를 위한 미러층으로서 제공된다. 예를 들어 제 1 접속층은 은, 로듐, 알루미늄, 니켈 또는 크롬을 포함한다. 상기 물질들은 가시 및 자외선 스팩트럼 범위에서 높은 반사율을 특징으로 한다. 적색 또는 적외선 스팩트럼을 위해 예를 들어 금이 적합하다.
전술한 물질들은 또한 제 2 접속층(52)에도 적합하다. 제 1 접속층(51)과 제 2 접속층(52)은 특히 다층으로 형성될 수 있다. 예를 들어 제 1 접속층의 부분층 및/또는 제 2 접속층의 부분층은 결합층으로서 또는 확산 배리어로서 이용될 수 있다.
제 1 접속층(51)과 제 2 접속층(52) 사이에 전기 절연을 위해 제 1 절연층(81)이 배치된다. 제 1 절연층은 제 2 접속층(52)과 방출 영역(3)의 제 1 반도체 층(21) 및 활성 영역(20) 사이의 전기적 단락을 방지하기 위해 리세스(25)의 측면도 커버한다. 절연층을 위해 예를 들어 산화물, 예컨대 실리콘 산화물 또는 질화물, 예컨대 실리콘 질화물이 적합하다.
제 1 절연층(81)은 또한 캐리어(7)를 향한 보호 다이오드 영역(4)의 후면(42)을 부분적으로 커버한다. 제 1 절연층(81)의 개구(810)에서 제 2 접속층(52)은 보호 다이오드 영역의 후면(42)에 전기 전도적으로 연결된다.
제 1 콘택 영역(61)과 제 2 콘택 영역(62)을 가진 콘택(6)은 방출 영역(3)의 측면에 및 보호 다이오드 영역(4)의 측면에 배치된다. 콘택(6)은 즉, 반도체 소자(1)의 평면도에서 볼 때 반도체층 시퀀스(2)와 중첩 없이 배치된다. 제 1 콘택 영역(61)의 표면(610)과 제 2 콘택 영역(62)의 표면(620)은 외부 전기 콘택팅을 위해 자유롭게 액세스 가능한 면이고, 상기 면들은 방출 영역(3)의 복사 출력면(10) 및 보호 다이오드 영역(4)의 상부면(40)보다 캐리어(7)에 더 가깝게 배치된다.
방출 영역(3)의 복사 출력면(10)은 반도체 소자의 전기 콘택을 포함하지 않는다. 복사 비투과성 콘택 물질, 예를 들어 금속에 의한 차폐는 이로 인해 방지된다. 보호 다이오드 영역(4)의 상부면(40)은 그와 달리 완전히 또는 부분적으로 금속 물질로, 특히 콘택층(60)에 의해 커버될 수 있다. 정전 방전을 일으키는 복사의 경우, 따라서 완전히 또는 적어도 부분적으로 반도체 소자(1)로부터 출력이 저지될 수 있다.
제 2 콘택 영역(62)은 콘택층(60)에 의해 형성된다. 콘택층(60)은 캐리어(7)로부터 떨어져 있는 보호 다이오드 영역(4)의 상부면(40)에서 보호 다이오드 영역(4)의 제 2 반도체 층(22)에 대한 전기 콘택을 형성한다. 콘택층(60)은 보호 다이오드 영역(4)의 측면(41) 위에 안내된다. 전기적 단락을 방지하기 위해 콘택층(60)과 측면(41) 사이에 제 2 절연층(82)이 배치된다. 콘택층(60)과 보호 다이오드 영역(4) 사이의 전기 콘택은 제 2 절연층(82)의 콘택 개구(45)에서 이루어진다.
"제 1 절연층" 및 "제 2 절연층"과 같은 용어들은 층들 또는 층들의 영역에 대한 간단한 참조를 위해서만 이용되고, 본 출원과 관련해서 개별 층들의 제조 시 순서를 포함하지 않는다. 또한, 예를 들어 용어 "제 2 절연층"은 반드시 제 1 절연층의 존재를 전제로 하지 않는다.
바람직하게는 콘택층(60)과 제 1 접속층(51)은 반도체 소자(1)의 평면도에서 볼 때 중첩 없이 나란히 배치된다. 상기 층들 사이의 전기적 단락은 따라서 간단하게 방지될 수 있다. 대안으로서, 상기 층들의 중첩 시 층들 사이에 다른 절연층을 제공하는 것이 고려될 수 있다.
도 1d에 반도체 소자(1)의 평면도에서 볼 때 도 1b 및 도 1c와 관련해서 기술된 전기 콘택팅의 대안 방식들이 개략적으로 도시된다. 연결 라인(9B)은, 상기 연결 라인이 제 1 콘택 영역(61) 및 제 2 콘택 영역(62)과 함께 전기 콘택을 형성하도록 배치된다(도 1b 참조).
연결 라인(9A)에 의해 도시된 대안 콘택팅 시 제 1 콘택 영역(61)의 콘택팅만이 이루어지므로, 보호 다이오드 영역(4)은 방출 영역(3)에 연결되지 않는다(도 1c 참조).
광전 반도체 소자(1)를 위한 도 2a에 도시된 실시예 및 도 2b와 도 2c에 도시된 콘택팅의 변형예는 실질적으로 도 1a 내지 도 1d와 관련해서 설명된 반도체 소자 및 장치를 위한 실시예들에 상응한다.
이와 달리 콘택(6)의 제 1 콘택 영역(61)과 제 2 콘택 영역(62)은 보호 다이오드 영역(4)의 상부면(40)에 배치된다. 제 1 콘택 영역(61)의 표면(610)과 제 2 콘택 영역(62)의 표면(620)은 즉, 보호 다이오드 영역(4)의 상부면(40) 및 방출 영역(3)의 복사 출력면(10)보다 더 캐리어로부터 이격된다. 반도체 소자(1)의 평면도에서 볼 때 제 1 콘택 영역(61)과 제 2 콘택 영역(62)은 보호 다이오드 영역(4)과 중첩한다. 특히 제 1 콘택 영역과 제 2 콘택 영역은 완전히 보호 다이오드 영역(4)의 내부에 위치한다. 반도체 소자의 외부 전기 콘택팅을 위해 제공되며 제 1 콘택 영역(61)과 제 2 콘택 영역(62)을 가진 콘택(6)은 즉, 반도체 소자(1)의 영역 내에 위치하고, 상기 영역은 방출 영역(3)과 분리되어 보호 다이오드 영역으로서 작동한다. 즉, 콘택(6)의 형성을 위한 반도체층 시퀀스(2)의 재료의 추가 제거는 불필요하다.
콘택 영역(61)은 보호 다이오드 영역(4)의 측면(41) 위에 안내된 콘택층(60)에 의해 제 1 접속층(51)에 전기 전도적으로 연결된다.
도 2b 및 도 2c에 도시된, 반도체 소자(1)의 전기 콘택팅의 다양한 변형예에 의한 2개의 장치는 도 1b 또는 도 1c에 따른 변형예와 유사하게 방출 영역(3) 및 보호 다이오드 영역(4)의 공통의 전기 콘택팅을 가능하게 하거나(도 2b) 또는 보호 다이오드 영역(4)의 접속 없이 방출 영역(3)의 단독의 전기 콘택팅을 가능하게 한다(도 2c).
도 3을 참고로 반도체 소자(1)가 약 1mm의 에지 길이를 갖는 반도체 칩인 경우 예시적으로 가능한 크기 비들이 도시된다. 콘택(6)을 위해 예를 들어 140㎛의 반경을 갖는 사분원의 기본 형태를 갖는 면적이 이용된다. 따라서 반도체 소자의 전기 콘택팅을 위한 연결 라인의 확실한 배치가 보장된다. 콘택(6)의 세그먼트화는 상기 도면에서 간단한 도시를 위해 도시되지 않는다. 바람직하게는 보호 다이오드 영역(4)과 상기 영역의 전기 콘택팅은, ESD-펄스의 발생 시 나타나는 온도가 일시적으로 250℃를 초과하지 않도록 형성된다. 열 시뮬레이션은, 보호 다이오드 영역을 위한 60㎛의 에지 길이가 보호 다이오드 영역(4)을 향한 원형의, 12㎛ 반경을 갖는 콘택 개구(45)와 관련해서 8 kV-펄스에 대해 상기 요구를 충족하는 것을 입증하였다. 즉, 반도체 소자에 통합된 ESD-보호를 달성하기 위해, 반도체 소자의 면적의 대략 3%만이 필요하다. 특히 반도체 소자(1)의 방출 영역(3)의 콘택팅을 위해 제공된 콘택(6)의 아래에 보호 다이오드 영역(4)의 배치 시 보호 다이오드 영역의 형성을 위해 복사선속을 감소시키는 방출 영역의 면적의 추가 감소를 필요로 하지 않는다.
본 특허 출원은 독일 특허 출원 10 2014 116 512.8의 우선권을 청구하고, 그 공개 내용은 참조로 포함된다.
본 발명은 실시예들에 따른 기재에 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하고, 이는 특히, 특허 청구 범위에서 특징들의 각 조합을 포함하며, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예들에 제시되지 않더라도 그러하다.
Claims (15)
- 광전 반도체 소자(1)로서, 방출 영역(3)과 보호 다이오드 영역(4)을 가지며, 상기 방출 영역은 제 1 반도체 층(21), 제 2 반도체 층(22) 및, 제 1 반도체 층과 제 2 반도체 층 사이에 배치되며 복사를 생성하기 위해 제공된 활성 영역(20)을 포함하는 반도체층 시퀀스(2)를 갖고,
- 반도체 소자는 상기 반도체 소자(1)의 외부 전기 콘택팅을 위한 콘택(6)을 갖고;
- 콘택은 방출 영역에 전기 전도적으로 연결된 제 1 콘택 영역(61)을 갖고;
- 콘택은 제 1 콘택 영역과 이격되고 보호 다이오드 영역에 전기 전도적으로 연결된 제 2 콘택 영역(62)을 갖고;
- 제 1 콘택 영역과 제 2 콘택 영역은 유일한 연결 라인(9)의 공통의 단부(95)를 이용해서 외부 전기 접촉될 수 있고;
- 제 1 콘택 영역은 상기 연결 라인(9)을 이용해서 제 2 콘택 영역과 무관하게 외부 전기 접촉될 수 있는 것인 광전 반도체 소자. - 제 1 항에 있어서, 연결 라인은 와이어 본드 연결인 광전 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 보호 다이오드 영역은 반도체 바디이고, 상기 반도체 바디는 방출 영역과 동일한 층구조를 갖는 광전 반도체 소자.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 제 1 콘택 영역과 제 2 콘택 영역은 방출 영역의 측면에 및 보호 다이오드 영역의 측면에 배치되는 광전 반도체 소자.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 제 1 콘택 영역과 제 2 콘택 영역은 반도체 소자의 평면도에서 볼 때 보호 다이오드 영역과 중첩하는 광전 반도체 소자.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 반도체 소자는 외부 전기 콘택팅을 위한 다른 콘택(65)을 갖고, 상기 다른 콘택은 방출 영역 및 보호 다이오드 영역에 전기 전도적으로 연결되는 광전 반도체 소자.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 반도체층 시퀀스는 캐리어(7) 위에 배치되는 광전 반도체 소자.
- 제 7 항에 있어서, 콘택은 반도체층 시퀀스를 향한 캐리어의 측면에 배치되는 광전 반도체 소자.
- 제 6 항에 있어서, 반도체층 시퀀스는 캐리어(7) 위에 배치되고, 콘택은 반도체층 시퀀스를 향한 캐리어의 측면에 배치되고, 다른 콘택은 반도체층 시퀀스로부터 떨어져 있는 캐리어의 측면에 배치되는 광전 반도체 소자.
- 제 7 항 내지 제 9 항 중 어느 한 항에 있어서, 제 1 반도체 층의 방출 영역은 제 1 접속층(51)에 전기 전도적으로 연결되고, 상기 제 1 접속층은 부분적으로 캐리어와 방출 영역 사이에서 연장되는 광전 반도체 소자.
- 제 7 항 내지 제 10 항 중 어느 한 항에 있어서, 방출 영역은 적어도 하나의 리세스(25)를 갖고, 상기 리세스는 제 1 반도체 층과 활성 영역을 통해 제 2 반도체 층 내로 연장되고, 상기 제 2 반도체 층은 적어도 하나의 리세스에서 제 2 접속층(32)에 전기 전도적으로 연결되고, 상기 제 2 접속층은 부분적으로 방출 영역과 캐리어 사이에서 연장되는 광전 반도체 소자.
- 제 11 항에 있어서, 제 2 접속층은 캐리어를 향한 보호 다이오드 영역의 후면(42)에 전기 전도적으로 연결되는 광전 반도체 소자.
- 제 7 항 내지 제 12 항 중 어느 한 항에 있어서, 캐리어로부터 떨어져 있는 제 1 콘택 영역의 표면(610)은 캐리어로부터 떨어져 있는 제 2 콘택 영역의 표면(620)과 동일한 간격으로 또는 실질적으로 동일한 간격으로 배치되는 광전 반도체 소자.
- 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 제 1 콘택 영역과 제 2 콘택 영역은 서로 2㎛ 내지 5㎛의 간격으로 배치되는 광전 반도체 소자.
- 제 1 항 내지 제 14 항 중 어느 한 항에 따른 광전 반도체 소자 및 접속면을를 포함하는 장치로서, 제 1 콘택 영역은 연결 라인을 이용해서 상기 접속면에 전기 접촉되는 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014116512.8 | 2014-11-12 | ||
| DE102014116512.8A DE102014116512A1 (de) | 2014-11-12 | 2014-11-12 | Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement |
| PCT/EP2015/074353 WO2016074891A1 (de) | 2014-11-12 | 2015-10-21 | Optoelektronisches halbleiterbauelement und vorrichtung mit einem optoelektronischen halbleiterbauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170085055A true KR20170085055A (ko) | 2017-07-21 |
Family
ID=54337765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177014464A KR20170085055A (ko) | 2014-11-12 | 2015-10-21 | 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10483256B2 (ko) |
| JP (1) | JP2017535943A (ko) |
| KR (1) | KR20170085055A (ko) |
| CN (1) | CN107112343A (ko) |
| DE (2) | DE102014116512A1 (ko) |
| WO (1) | WO2016074891A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160037060A (ko) * | 2014-09-26 | 2016-04-05 | 서울바이오시스 주식회사 | 발광소자 및 그 제조 방법 |
| DE102017123755B4 (de) * | 2017-10-12 | 2020-12-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3787202B2 (ja) * | 1997-01-10 | 2006-06-21 | ローム株式会社 | 半導体発光素子 |
| DE102004005269B4 (de) | 2003-11-28 | 2005-09-29 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode |
| US7173311B2 (en) * | 2004-02-02 | 2007-02-06 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device with a built-in overvoltage protector |
| US7064353B2 (en) | 2004-05-26 | 2006-06-20 | Philips Lumileds Lighting Company, Llc | LED chip with integrated fast switching diode for ESD protection |
| KR100665116B1 (ko) * | 2005-01-27 | 2007-01-09 | 삼성전기주식회사 | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 |
| US8436371B2 (en) * | 2007-05-24 | 2013-05-07 | Cree, Inc. | Microscale optoelectronic device packages |
| JP4920497B2 (ja) * | 2007-05-29 | 2012-04-18 | 株式会社東芝 | 光半導体装置 |
| KR100889956B1 (ko) * | 2007-09-27 | 2009-03-20 | 서울옵토디바이스주식회사 | 교류용 발광다이오드 |
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| JP5596410B2 (ja) * | 2010-05-18 | 2014-09-24 | スタンレー電気株式会社 | 半導体発光装置 |
| DE102010046254A1 (de) * | 2010-09-22 | 2012-04-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| US8723206B2 (en) * | 2011-09-09 | 2014-05-13 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device with contact hole passing through active layer |
| JP2013069802A (ja) * | 2011-09-21 | 2013-04-18 | Samsung Electronics Co Ltd | 半導体発光装置 |
| CN103094274B (zh) * | 2011-11-01 | 2016-02-10 | 三星电子株式会社 | 半导体发光装置 |
| KR20130077208A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전자주식회사 | 반도체 발광 소자 및 ｌｅｄ 모듈 |
| DE102012110909A1 (de) * | 2012-11-13 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips |
| US9356212B2 (en) * | 2012-12-21 | 2016-05-31 | Seoul Viosys Co., Ltd. | Light emitting diode and method of fabricating the same |
| US10032960B2 (en) * | 2014-06-03 | 2018-07-24 | Semicon Light Co., Ltd. | Semiconductor light emitting device of a flip chip and method for manufacturing same |
-
2014
- 2014-11-12 DE DE102014116512.8A patent/DE102014116512A1/de not_active Withdrawn
-
2015
- 2015-10-21 US US15/520,666 patent/US10483256B2/en active Active
- 2015-10-21 WO PCT/EP2015/074353 patent/WO2016074891A1/de active Application Filing
- 2015-10-21 CN CN201580061728.8A patent/CN107112343A/zh active Pending
- 2015-10-21 JP JP2017518224A patent/JP2017535943A/ja active Pending
- 2015-10-21 DE DE112015005128.7T patent/DE112015005128A5/de active Pending
- 2015-10-21 KR KR1020177014464A patent/KR20170085055A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016074891A1 (de) | 2016-05-19 |
| JP2017535943A (ja) | 2017-11-30 |
| DE112015005128A5 (de) | 2017-08-03 |
| US20170317067A1 (en) | 2017-11-02 |
| DE102014116512A1 (de) | 2016-05-12 |
| CN107112343A (zh) | 2017-08-29 |
| US10483256B2 (en) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6097353B2 (ja) | オプトエレクトロニクス半導体チップの支持体および半導体チップ | |
| US9985151B2 (en) | Component and method for producing a component | |
| TWI414082B (zh) | 具有過電壓保護之發光二極體晶片 | |
| US10224393B2 (en) | Method of producing semiconductor chips that efficiently dissipate heat | |
| JP2013511142A (ja) | 保護ダイオード構造を備える薄膜半導体デバイス、および薄膜半導体デバイスを製造する方法 | |
| KR20120048558A (ko) | 광전 소자 | |
| US10699991B2 (en) | Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same | |
| KR20170085055A (ko) | 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치 | |
| US8975659B2 (en) | Chip on board light emitting diode device having dissipation unit array | |
| US11133443B2 (en) | Light emitting device package and method of manufacturing light emitting device package | |
| JP7055534B2 (ja) | 半導体装置の製造方法 | |
| JP5548826B2 (ja) | オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品 | |
| JP2017054902A (ja) | 半導体発光装置 | |
| KR101020993B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| US20180315891A1 (en) | Optoelectronic component | |
| KR20050082259A (ko) | 모노리식 보호 소자를 갖춘 발광소자 및 그 제조방법 | |
| JP6311849B1 (ja) | 半導体部品および半導体部品の製造方法 | |
| KR20160059451A (ko) | 패키지 구조체 및 그 제조 방법, 및 캐리어 | |
| WO2017217307A1 (ja) | 半導体部品、白色発光ダイオードデバイス、および半導体部品の製造方法 |