JP2017535943A - オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置 - Google Patents

オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置 Download PDF

Info

Publication number
JP2017535943A
JP2017535943A JP2017518224A JP2017518224A JP2017535943A JP 2017535943 A JP2017535943 A JP 2017535943A JP 2017518224 A JP2017518224 A JP 2017518224A JP 2017518224 A JP2017518224 A JP 2017518224A JP 2017535943 A JP2017535943 A JP 2017535943A
Authority
JP
Japan
Prior art keywords
region
contact
semiconductor device
layer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017518224A
Other languages
English (en)
Inventor
ユルゲン ムースブルガー
ユルゲン ムースブルガー
アンドレアス プルーセル
アンドレアス プルーセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017535943A publication Critical patent/JP2017535943A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

本発明は、第1の半導体層(21)、第2の半導体層(22)、および第1の半導体層と第2の半導体層との間に配置された放射を発生させるための活性領域(20)を有する半導体積層体(2)を有する出射領域(3)と、保護ダイオード領域とを有するオプトエレクトロニクス半導体デバイス(1)に関する。本半導体デバイスは、外部からの半導体デバイス(1)との電気的接触のための接点(6)を有する。接点は、出射領域に電気接続された第1の接点領域(61)を有する。接点は、第1の接点領域から離間しかつ保護ダイオード領域に電気接続された第2の接点領域(62)をさらに有する。第1の接点領域および第2の接点領域には、接続線(9)の共通端部(95)によって外部から電気的に接触可能である。本発明はさらに、オプトエレクトロニクス半導体デバイスを有する装置に関する。

Description

本特許出願は、オプトエレクトロニクス半導体デバイス、およびオプトエレクトロニクス半導体デバイスを有する装置に関する。
例えば発光ダイオード等のオプトエレクトロニクス半導体デバイスでは、デバイスの運搬または加工の際に静電気放電(ESD)に起因する修復不能なダメージが生じるリスクがある。推定では、電子部品の故障の約8%〜33%がそのようなESDによるダメージに起因すると考えられる。そのようなダメージを回避するためにESD保護ダイオードがデバイスに組み込まれうる。しかしながら、そのようなデバイスは、ESD保護ダイオードが混乱させる効果を及ぼすかまたは少なくとも不必要である用途では使用できない。
ESD保護機能を提供しかつあらゆる用途に適用可能なオプトエレクトロニクス半導体デバイスを適用することが目的の1つである。
かかる目的は特に、請求項1に記載のオプトエレクトロニクス半導体デバイスによって達成される。さらなる構成および好適な態様が独立請求項の主題を成している。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、半導体デバイスは、出射領域を備える。出射領域は、第1の半導体層、第2の半導体層、および第1の半導体層と第2の半導体層との間に配置された活性領域を有する半導体積層体を備える。活性領域は、例えば紫外線スペクトル領域、可視スペクトル領域、または赤外線スペクトル領域の放射を発生させるように設けられている。活性領域は例えば、第1の半導体層と第2の半導体層との間に配置されている。第1の半導体層および第2の半導体層は好適には、導電型の点で互いに異なる。その結果、活性領域はpn接合内に位置している。例えば、第1の半導体層がn導電型でありかつ第2の半導体層がp導電型であるか、またはその逆でもよい。第1の半導体層および/または第2の半導体層は、単一層であっても多層構造であってもよい。
本半導体デバイスの少なくとも一実施形態によれば、半導体デバイスは、保護ダイオード領域を備える。保護ダイオード領域は特に、ESDによるダメージからの保護を提供するために設けられている。出射領域とは異なり、保護ダイオード領域は、半導体デバイスの動作時に放射を出射することには使用されない。
本半導体デバイスの少なくとも一実施形態によれば、半導体デバイスは、半導体デバイスの外部からの電気的接触のための接点を有する。例えば、出射領域の第1の半導体層または第2の半導体層がこの接点に電気接続されている。この接点は特に、接続リード線(例えば、ワイヤボンディング接続)による外部からの電気的接触のためにアクセス可能であるように構成・配置されている。換言すれば、接点は、ボンドパッドである。
本半導体デバイスの少なくとも一実施形態によれば、接点は、出射領域に電気接続された第1の接点領域を備える。半導体デバイスの動作時、電荷担体が第1の接点領域を介して出射領域に送られうる。
本半導体デバイスの少なくとも一実施形態によれば、接点は、第1の接点領域から離間しかつ保護ダイオード領域に電気接続された第2の接点領域を備える。第2の接点領域は特に、出射領域には電気接続されていない。
したがって、第1の接点領域および第2の接点領域は接点の部分領域であり、これら部分領域は互いに直接的に電気接続されていない。したがって、接点内に第1の接点領域と第2の接点領域との間の電流経路は存在しない。換言すれば、接点は2つの部分領域、特に正確に2つの相互に隔離された部分領域に分けられている。
本半導体デバイスの少なくとも一実施形態によれば、第1の接点領域および第2の接点領域には、共通の接続リード線(例えば、ワイヤボンディング接続)によって外部から電気的に接触可能である。したがって、接続リード線の一端部(例えば、ワイヤボンディング接続のボールまたはウェッジ)は、第1の接点領域および第2の接点領域の両方に電気接続されるように位置決めされうる。換言すれば、第1の接点領域および第2の接点領域は、接続リード線の共通端部を介して互いに電気接続されている。接続リード線の他端部は例えば、接続キャリア(例えば、プリント回路基板またはリードフレーム)に接続されていてもよい。したがって、一端部で第1の接点領域に、他端部で第2の接点領域に固着される接続リード線は、出射領域と保護ダイオード領域との電気接続に必要とされない。したがって、出射領域および保護ダイオード領域の両領域を接続キャリアに電気的に接触させるには1本の接続リード線があれば十分である。
本半導体デバイスの少なくとも一実施形態では、半導体デバイスは出射領域を備え、出射領域は、第1の半導体層、第2の半導体層、および第1の半導体層と第2の半導体層との間に配置された、放射を発生させるために設けられた活性領域を有する半導体積層体を備える。半導体デバイスは、保護ダイオード領域を備える。半導体デバイスは、半導体デバイスの外部からの電気的接触のための接点を備える。接点は、出射領域に電気接続された第1の接点領域を備える。接点は、第1の接点領域から離間した第2の接点領域を備え、第2の接点領域は、保護ダイオード領域に電気接続されている。第1の接点領域および第2の接点領域には、接続リード線、特に1本の接続リード線の共通端部によって外部から電気的に接触可能である。
本半導体デバイスの少なくとも一実施形態によれば、第1の接点領域には、第2の接点領域から独立して接続リード線によって外部から電気的に接触可能である。したがって、本半導体デバイスでは、接続リード線による2つの互いに異なる接触オプションが提供される。接続リード線は例えば、ワイヤボンディング接続である。
電気的接触の際に、出射領域に加えて保護ダイオード領域に電気的に接触するか否かを選択することができる。第1の接点領域は特に、第2の接点領域にも電気的に接触されることなく第1の接点領域へのワイヤボンディング接続による電気的接触が可能な大きさである。したがって、第2の接点領域との接触が存在しないように接続リード線によって電気的に接触する場合、半導体デバイスは、組み込まれた保護ダイオード領域を有しない半導体デバイスのように機能する。これにより、本半導体デバイスの使用分野が拡大される。
本半導体デバイスの少なくとも一実施形態によれば、保護ダイオード領域は、出射領域と同じ多層構造の半導体ボディである。本半導体デバイスの製造時、出射領域および保護ダイオード領域は、共通の半導体積層体から作られうる。したがって、出射領域および保護ダイオード領域は、半導体積層体の、横方向(すなわち、半導体積層体の半導体層が伸長する主平面の方向)において互いに隔離された部分領域である。特に、保護ダイオード領域もまた、多層構造の点で上記活性領域に一致する活性領域を備えるが、保護ダイオード領域の当該活性領域は、半導体デバイスの、特に上述の両タイプの電気的接触での動作時に放射を出射しない。
具体的には、半導体デバイスの動作時に保護ダイオード領域に電圧が印加されないか、または、動作時に保護ダイオード領域に逆方向電圧が印加される結果、放射は出射されない。半導体デバイスの動作時、出射領域と保護ダイオード領域とは好適には、それら領域の順方向に関して逆並列に相互接続されている。
本半導体デバイスの少なくとも一実施形態によれば、第1の接点領域および第2の接点領域は、出射領域および保護ダイオード領域の横方向に配置されている。換言すれば、半導体デバイスの平面視において第1の接点領域および第2の接点領域は、それぞれ、出射領域および保護ダイオード領域と重なり合わずに配置されている。したがって、第1の接点領域および第2の接点領域は、半導体デバイスの半導体積層体が除去された領域に位置している。
半導体デバイスの少なくとも一実施形態によれば、半導体デバイスの平面視において第1の接点領域および第2の接点領域は、保護ダイオード領域と重なり合う。特に、半導体デバイスの平面視において第1の接点領域および第2の接点領域は、完全に保護ダイオード領域内に位置している。したがって、第1の接点領域および第2の接点領域を形成するために、追加的な、放射の出射に使用することができない領域は必要とされない。
本半導体デバイスの少なくとも一実施形態によれば、半導体デバイスは、外部からの電気的接触のためのさらなる接点を備え、このさらなる接点は、出射領域および保護ダイオード領域に電気接続されている。特に、接点とさらなる接点との間に外部電圧を印加することによって、異なる面から活性領域に電荷担体を注入可能であり、電荷担体は活性領域において放射の出射を伴って再結合する。さらなる接点は例えば、出射領域の第2の半導体層および保護ダイオード領域の第1の半導体層に電気接続されている。
本半導体デバイスの少なくとも一実施形態によれば、半導体積層体は、キャリアに配置されている。半導体積層体は例えば、ボンディング層(例えば、はんだ層または接着層)によってキャリア層に固着されている。キャリアは特に、半導体積層体のエピタキシャル成膜のための成長基板とは異なる。キャリアは、半導体積層体の機械的安定化に役立つ。成長基板は、機械的安定化目的にはもはや必要とされず、したがって完全にまたは少なくとも部分的に除去されうる。成長基板が除去された半導体デバイスは、薄膜半導体チップとしても知られている。
半導体デバイスの少なくとも一実施形態によれば、接点は、キャリアの半導体積層体に対向する面に配置されている。したがって、接点は前側接点であり、前面は、半導体デバイスの動作時に最も放射が出射される、半導体デバイスの面であると考えられる。
半導体デバイスの少なくとも一実施形態によれば、接点は、キャリアの半導体積層体に対向する面に配置され、さらなる接点は、キャリアの半導体積層体とは反対側の面に配置されている。したがって、半導体デバイスは、前側接点および後側接点を有する。この形態とは異なり、さらなる接点が同様にキャリアの前面に位置していることも考えられる。
本半導体デバイスの少なくとも一実施形態によれば、第1の半導体層は、出射領域において第1の接続層に電気接続されており、第1の接続層は、キャリアと出射領域との間の所々で伸長している。したがって、垂直方向に見た場合、第1の接続層は特に、出射領域とキャリアとの間で半導体積層体の半導体層が伸長する主平面に直交して伸長している。第1の半導体層は特に、出射領域において第1の接続層を介して第1の接点領域に電気接続されている。
本半導体デバイスの少なくとも一実施形態によれば、出射領域は、第1の半導体層および活性領域を通って第2の半導体層内まで伸長する少なくとも1つの凹部を備える。第2の半導体層は、少なくとも1つの凹部内で第2の接続層に電気接続されており、第2の接続層は、出射領域とキャリアとの間の所々で伸長している。第1の接続層は特に、出射領域と第2の接続層との間の所々で伸長している。半導体デバイスの平面視において、第1の接続層と第2の接続層とは所々で重なり合っている。
本半導体デバイスの少なくとも一実施形態によれば、第1の接点領域のキャリアとは反対側の表面は、第2の接点領域のキャリアとは反対側の表面と、キャリアから同一または実質的に同一の距離離間した位置にある。「実質的に同一の距離」とは、距離が互いに最大5μm異なることを意味する。この差は、好ましくは最大2μm、特に好ましくは最大1μmである。換言すれば、第1の接点領域および第2の接点領域のキャリアとは反対側の表面は、共通の平面を形成している。その結果、接続リード線による第1の接点領域および第2の接点領域の同時の電気的接触が単純化される。
本半導体デバイスの少なくとも一実施形態によれば、第1の接点領域および第2の接点領域は、互いに0.1μm〜50μm(両端値を含む)、好ましくは2μm〜5μm(両端値を含む)離間して配置されている。第1の接点領域と第2の接点領域との間にそのような距離がある場合、所望の外部からの接触の性質に応じて、第1の接点領域のみの接触だけでなく、第1の接点領域および第2の接点領域の共通の接触をも高い信頼性で実現することができる。
さらなる実施形態および好適な態様を、図と併せた例示的実施形態の以下の説明によって明らかにする。
半導体デバイスの概略断面図である。 図1Aの半導体デバイスの様々な電気接触の場合の装置の例示的実施形態を示す図である。 図1Aの半導体デバイスの様々な電気接触の場合の装置の例示的実施形態を示す図である。 半導体デバイスの例示的実施形態の概略平面図である。 半導体デバイスの例示的実施形態の概略断面図である。 図2Aの半導体デバイスの異なる種類の電気接触の場合の装置の例示的実施形態を示す図である。 図2Aの半導体デバイスの異なる種類の電気接触の場合の装置の例示的実施形態を示す図である。 平面視における半導体デバイスの概略図である。
図において、同一の要素、同様の要素、または、同一の作用の要素には、同一の参照番号を付す。
図はそれぞれ概略図であるため、必ずしも正しい縮尺ではない。むしろ、比較的小さい要素、および、特に層の厚さは、明確にするために誇張した大きさで例示されうる。
図1Aは、半導体デバイス1の例示的実施形態の概略断面図である。半導体デバイス1は、出射領域3を備える。出射領域は、放射を発生させるための活性領域20を有する半導体積層体2を含む。活性領域20は、第1の導電型の第1の半導体層21と、第1の導電型とは異なる第2の導電型の第2の半導体層22との間に配置されている。例えば、第1の半導体層はp導電型であり、第2の半導体層はn導電型である。
半導体デバイス1はさらに、保護ダイオード領域4を備える。図の例示的な実施形態では、保護ダイオード領域は、半導体デバイスの製造中に出射領域3と同じ半導体積層体2から作られた半導体ボディの形態をとる。したがって、保護ダイオード領域4は同様に活性領域20を備えるが、この活性領域20は、出射領域3の活性領域とは異なり、半導体デバイスの動作中に放射を発生させるために設けられていない。
出射領域3および保護ダイオード領域4を有する半導体積層体2は、キャリア7に配置されている。半導体積層体は例えば、ボンディング層525(例えば、はんだ層または特に導電性の接着層)によってキャリア層に固着されている。キャリアは、半導体積層体2のエピタキシャル成膜のための成長基板とは異なる。キャリアは例えば、シリコンまたはゲルマニウム等の半導体材料を含むか、またはそのような材料からなる。キャリア7は、半導体積層体2に対向する前面71と半導体積層体とは反対側の後面72との間で垂直方向に、したがって半導体積層体2の半導体層が伸長する主平面に直交して伸長している。
半導体デバイス1は、半導体デバイス1の外部からの電気的接触のための接点6を備える。接点6は、第1の接点領域61および第2の接点領域62に分けられている。第1の接点領域61は、出射領域3に電気接続されている。第2の接点領域62は、保護ダイオード領域4に電気接続されている。したがって、第1の接点領域61および第2の接点領域62は、接点6の、互いに離間しかつ互いに直接的に電気接続されていない部分領域である。
半導体デバイス1は、半導体デバイスの外部からの電気的接触のためのさらなる接点65を備える。半導体デバイスの動作時、接点6とさらなる接点65との間に外部電圧を印加することによって、電荷担体を対向する両面から活性領域に注入可能であり、電荷担体は活性領域において放射の出射を伴って再結合する。さらなる接点65は、キャリアの後面72に配置されている。したがって、接点6およびさらなる接点65は、キャリア7の対向する面に配置されている。したがって、半導体デバイス1には、図1Bに示されるように、接続キャリア110(例えば、プリント回路基板またはリードフレーム)に固着されているときに電気的に接触可能である。この形態とは異なり、さらなる接点65は、キャリアの前面71に配置されていてもよく、例えばさらなる接続リード線によって電気的に接触されうる。
さらなる接点は、出射領域3および保護ダイオード領域4に電気接続されている。図の例示的実施形態では、さらなる接点65は、出射領域3の第2の半導体層22および保護ダイオード領域4の第1の半導体層21に電気接続されている。
第1の接点領域61は、出射領域3の第1の半導体層21に電気接続されている。第2の接点領域62は、保護ダイオード領域4の第2の半導体層に電気接続されている。
第1の接点領域61および第2の接点領域62は、図1Bに示されるように、接続リード線9の共通端部95によって(例えば、ワイヤボンディング接続によって)外部から電気的に接触可能であるように互いに対して配置されている。第1の接点領域61のキャリアとは反対側の表面610および第2の接点領域62のキャリアとは反対側の表面620は、キャリア7から同一の距離または少なくとも実質的に同一の距離に位置している。したがって、第1の接点領域61および第2の接点領域62は、接続リード線による半導体デバイス1の外部からの電気的接触のための共通領域を形成している。第1の接点領域61と第2の接点領域62との距離は好ましくは、0.1μm〜50μm(両端値を含む)であり、特に好ましくは2μm〜5μm(両端値を含む)である。
図1Bおよび図1Cは、図1Aの半導体デバイス1を有する装置11の例示的実施形態の概略図である。半導体デバイス1は、この装置のランド部12に接続リード線9によって電気接続されている。接続リード線9は、接点6に接する端部とランド部12に接するさらなる端部96との間に伸長している。さらなる接点65は、さらなるランド部13に電気接続されている。ランド部12およびさらなるランド部13は例えば、接続キャリア110(例えばプリント回路基板)の領域である。この形態とは異なり、接続キャリアを、例えば接続キャリアの部分領域が第1のランド部および第2のランド部を形成するリードフレームとしてもよい。
図1Bに示される接続リード線9の構成のおかげで、出射領域3および保護ダイオード領域4の両領域が接続リード線9に電気接続されている結果、ランド部12が1本の接続リード線のみによって出射領域および保護ダイオード領域の両領域に接続されている。出射領域3と保護ダイオード領域4とは、順方向に関して逆並列に相互接続されている。したがって、半導体デバイス1の通常動作時、電荷担体は、出射領域3に注入され、出射領域3において放射の出射を伴って再結合する。保護ダイオード領域は対照的に、逆方向に向けられている。電圧が逆方向に出射領域に印加されることになる静電気帯電の場合、電荷担体は、保護ダイオード領域4を介して流れて消えることができ、それによりESDによるダメージが回避される。したがって、保護ダイオード領域4によって、半導体デバイスに組み込まれたESD保護が提供され、この場合、保護ダイオード領域4は、半導体デバイスが電気的に接触されるまで出射領域と相互接続されない。
代替的に、図1Cに示されるように第1の接点領域61のみが電気的に接触され、第2の接点領域62は接触されないように接続リード線9によって電気的接触が行われていてもよい。簡潔にするために、図1Cは図2Bおよび図2Cと同様に、装置11の、半導体デバイス1と接続リード線9の一部とを示す一部分のみを再現している。
第1の接点領域61は、接続リード線の一端部(例えば、ワイヤボンディング接続のボール)が半導体デバイス1の平面視において完全に第1の接点領域内に載置されうる大きさである。
したがって、半導体デバイス1のこの種類の接触では、保護ダイオード領域4は電気接続されておらず、その結果、動作時に半導体デバイス1が、組み込まれた保護ダイオードを有しない放射出射半導体デバイスとして機能する。
したがって、半導体デバイスに組み込まれた保護ダイオード領域4が出射領域3に相互接続されるか否かが確定するのは、半導体デバイス1が電気的に接触されるときのみである。したがって、本半導体デバイスは、組み込まれたESD保護を必要とする装置、およびそのようなESD保護が望ましくない装置のいずれにも適している。保護ダイオード領域4の電気的接触のために、上記の種類の電気的接触に対する追加的な製造ステップまたは変更は必要ない。接続リード線(これは、出射領域の電気的接触にはいずれにせよ必要である)を、接続リード線9の端部95が第1の接点領域61および第2の接点領域62の両領域に接触するように載置することで十分である。
図1Aの例示的実施形態では、出射領域3の第1の半導体層21は、第1の接続層51によって第1の接点領域61に電気接続されている。垂直方向に見た場合、第1の接続層51は、出射領域3とキャリア7との間の所々で伸長している。
出射領域3は、第1の半導体層21および活性領域20を通って伸長している複数の凹部25を備える。第2の半導体層22は、上記凹部内で第2の接続層52に電気接続されている。キャリア7の前面71は、第1の接続層51および第2の接続層52の両接続層によって所々で被覆されている。したがって、半導体デバイスの平面視において、第1の接続層51および第2の接続層52は、所々で重なり合っている。第2の半導体層22は、出射領域3において第2の接続層52、ボンディング層525、およびキャリア7を介してさらなる接点65に電気接続されている。例示を簡単にする目的のみで、ボンディング層525は、平坦な層として図示されている。しかしながら、ボンディング層は、例えば第2の接続層52のキャリア7とは反対側の面の切欠き部(indentations)を少なくとも部分的に、例えば凹部25の領域において充填しうる。
第1の接続層51は好ましくは、活性領域20において発生した放射のためのミラー層として設けられている。第1の接続層は例えば、銀、ロジウム、アルミニウム、ニッケル、またはクロムを含む。これら材料は、可視スペクトル領域および紫外線スペクトル領域の高反射性に特徴がある。例えば赤色スペクトル領域および赤外線スペクトル領域の場合には、金が適している。
上記材料は、第2の接続層52にも適している。また、第1の接続層51および第2の接続層52を、特に多層構造としてもよい。一例を挙げると、第1の接続層の部分層および/または第2の接続層の部分層が結合層または拡散バリアとして役立ちうる。
第1の絶縁層81が電気的絶縁のために第1の接続層51と第2の接続層52との間に配置されている。第1の絶縁層はまた、第2の接続層52と第1の半導体層21および活性領域20との出射領域3における電気的短絡を回避するために凹部25の側面を被覆している。例えば、酸化ケイ素等の酸化物または窒化ケイ素等の窒化物が絶縁層に適している。
第1の絶縁層81はさらに、保護ダイオード領域4のキャリア7に対向する後面42を所々で被覆している。第2の接続層52は、第1の絶縁層81の開口部810において保護ダイオード領域の後面42に電気接続されている。
第1の接点領域61および第2の接点領域62を有する接点6は、出射領域3の横方向および保護ダイオード領域4の横方向に配置されている。したがって、半導体デバイス1の平面視において、接点6は、半導体積層体2と重なり合わずに配置されている。第1の接点領域61の表面610および第2の接点領域62の表面620は、外部からの電気的接触のために自由にアクセス可能な領域であって、出射領域3の放射出口面10および保護ダイオード領域4の上面40からよりもキャリア7までの距離が近くに配置された領域である。
出射領域3の放射出口面10には、半導体デバイスの電気接点が存在しない。その結果、例えば金属のような、放射を透過しない接点材料が陰になることが回避される。保護ダイオード領域4の上面40は対照的に、金属材料によって、特に接点層60によって完全にまたは部分的に被覆されていてもよい。したがって、静電気放電の場合に生じる放射が半導体デバイス1から出射されることが完全にまたは少なくとも部分的に防止されうる。
第2の接点領域62は、接点層60によって形成されている。接点層60は、保護ダイオード領域4のキャリア7とは反対側の上面40で保護ダイオード領域4の第2の半導体層22のための電気接点を成している。接点層60は、保護ダイオード領域4の側面41を介して案内されている。電気的短絡を回避するために、第2の絶縁層82が接点層60と側面41との間に配置されている。接点層60と保護ダイオード領域4との電気的接触は、第2の絶縁層82の接触開口部45において行われる。
「第1の絶縁層」および「第2の絶縁層」等の用語は、層または層の領域を容易に参照することのみに役立ち、本発明の目的のために個別の層の製造時の順序を暗示することはない。さらに、「第2の絶縁層」という用語は、必ずしも第1の絶縁層の存在を必要としない。
半導体デバイス1の平面視において、接点層60および第1の接続層51は好適なことに、重なり合わずに互いに隣接して配置されている。したがって、上記層の電気的短絡は、簡単に回避されうる。上記層が重なり合っている場合にさらなる絶縁層を設けることも代替的に考えられる。
図1Dは、図1Bおよび図1Cと関連して説明した電気的接触の、導体デバイス1の平面視における代替的な概略図である。接続リード線9Bは、第1の接点領域61および第2の接点領域62の両方に電気的に接触するように載置されている(図1B参照)。
接続リード線9Aによって表される代替的な接触では、保護ダイオード領域4が出射領域3と相互接続されないように第1の接点領域61のみが接触されている(図1C参照)。
図2Aに示されるオプトエレクトロニクス半導体デバイス1の例示的実施形態、および図2Bおよび図2Cに示される接触の各変形形態は、図1A〜図1Dで説明された半導体デバイスおよび装置の例示的実施形態に実質的に一致している。
図1A〜図1Dで説明された形態とは異なり、接点6の第1の接点領域61および第2の接点領域62は、保護ダイオード領域4の上面40に配置されている。したがって、第1の接点領域61の表面610および第2の接点領域62の表面620は、保護ダイオード領域4の上面40および出射領域3の放射出口面10からよりもキャリアまで大きく離間して配置されている。半導体デバイス1の平面視において、第1の接点領域61および第2の接点領域62は、完全に保護ダイオード領域4と重なり合っている。特に、第1の接点領域61および第2の接点領域62は、完全に保護ダイオード領域4内に位置している。したがって、半導体デバイスの外部からの電気的接触のために設けられた、第1の接点領域61および第2の接点領域62を有する接点6は、半導体デバイス1の、出射領域3から分離されかつ保護ダイオード領域として働く領域に位置している。したがって、接点6を形成するために半導体積層体2から材料をさらに除去する必要がない。
接点領域61は、保護ダイオード領域4の側面41を介して案内されている接点層60を介して第1の接続層51に電気接続されている。
図2Bおよび図2Cに示された、半導体デバイス1の様々な電気的接触の変形形態を有する2つの装置は、それぞれ、図1Bおよび図1Cの変形形態に類似しており、これら装置では、出射領域3および保護ダイオード領域4の共通の電気的接触(図2B)、または保護ダイオード領域4と接続されない出射領域3のみの電気的接触(図2C)が可能となっている。
図3を参照し、半導体デバイス1が、辺長が約1mmの半導体チップである場合のありうる大きさの比率を一例として示す。例えば、半径が140μmである四半分円の基本形状を有する領域が接点6として使用されうる。したがって、半導体デバイスの電気的接触のための接続リード線が確実に高い信頼性で載置される。例示を単純化するために、この図は、接点6の区分を示していない。保護ダイオード領域4、および保護ダイオード領域4の電気的接触は好ましくは、ESDパルスによって生じる過渡温度が250℃を超えないように構成されている。熱シミュレーションによって、保護ダイオード領域の辺長がちょうど60μmであることと共に保護ダイオード領域4の円形の接触開口部45の半径が12μmであることによって、8kVのパルスの場合の上記要件が満たされることが証明された。したがって、本半導体デバイスの面積の約3%のみが、半導体デバイスに組み込まれたESD保護部を実現することに必要とされる。特に、半導体デバイス1の出射領域3の接触のために必ず設けられる接点6の下に保護ダイオード領域4が配置される場合、保護ダイオード領域を形成するための、放射出力を低下しうる出射領域の面積のさらなる減少が必要とされない。
本特許出願は、独国特許出願第102014116512.8号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
本発明は、例示的実施形態を参照してなされた説明によって制限されるものではない。むしろ、本発明は、任意の新規な特徴および特徴の任意の組合せ(特に、請求項中の特徴の任意の組合せを含む)を、当該特徴または組合せ自体が請求項または例示的実施形態に明示的に特定されていないとしても包含するものである。

Claims (15)

  1. 第1の半導体層(21)、第2の半導体層(22)、および前記第1の半導体層と前記第2の半導体層との間に配置された、放射を発生させるために設けられた活性領域(20)を有する半導体積層体(2)を含む出射領域(3)と、
    保護ダイオード領域(4)と、を有するオプトエレクトロニクス半導体デバイス(1)であって、
    − 前記半導体デバイスは、前記半導体デバイス(1)の外部からの電気的接触のための接点(6)を備え、
    − 前記接点は、前記出射領域に電気接続された第1の接点領域(61)を備え、
    − 前記接点は、前記第1の接点領域から離間しかつ前記保護ダイオード領域に電気接続された第2の接点領域(62)を備え、
    − 前記第1の接点領域および前記第2の接点領域には、1本の接続リード線(9)の共通端部(95)によって外部から電気的に接触可能であり、
    − 前記第1の接点領域には、前記第2の接点領域から独立して1本の接続リード線(9)の共通端部(95)によって外部から電気的に接触可能である、
    オプトエレクトロニクス半導体デバイス(1)。
  2. 前記接続リード線は、ワイヤボンディング接続である、
    請求項1に記載のオプトエレクトロニクス半導体デバイス。
  3. 前記保護ダイオード領域は、前記出射領域と同じ多層構造を有する半導体ボディである、
    請求項1または2に記載のオプトエレクトロニクス半導体デバイス。
  4. 前記第1の接点領域および前記第2の接点領域は、前記出射領域の横方向および前記保護ダイオード領域の横方向に配置されている、
    請求項1〜3のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  5. 前記半導体デバイスの平面視において、前記第1の接点領域および前記第2の接点領域は、前記保護ダイオード領域と重なり合っている、
    請求項1〜3のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  6. 前記半導体デバイスは、外部からの電気的接触のためのさらなる接点(65)を備え、前記さらなる接点は、前記出射領域および前記保護ダイオード領域に電気接続されている、
    請求項1〜5のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  7. 前記半導体積層体は、キャリア(7)に配置されている、
    請求項1〜6のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  8. 前記接点は、前記キャリアの前記半導体積層体に対向する面に配置されている、
    請求項7に記載の半導体デバイス。
  9. 前記半導体積層体は、キャリア(7)に配置され、前記接点は、前記キャリアの前記半導体積層体に対向する面に配置され、かつ前記さらなる接点は、前記キャリアの前記半導体積層体とは反対側の面に配置されている、
    請求項6に記載のオプトエレクトロニクス半導体デバイス。
  10. 前記第1の半導体層は、前記出射領域において第1の接続層(51)に電気接続され、前記第1の接続層は、前記キャリアと前記出射領域との間の所々で伸長している、
    請求項7〜9のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  11. 前記出射領域は、前記第1の半導体層および前記活性領域を通って前記第2の半導体層内まで伸長している少なくとも1つの凹部(25)を備え、前記第2の半導体層は、前記少なくとも1つの凹部内で第2の接続層(52)に電気接続されており、前記第2の接続層は、前記出射領域と前記キャリアとの間の所々で伸長している、
    請求項7〜10のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  12. 前記第2の接続層は、前記保護ダイオード領域の前記キャリアに対向する後面(42)に電気接続されている、
    請求項11に記載のオプトエレクトロニクス半導体デバイス。
  13. 前記第1の接点領域の前記キャリアとは反対側の表面(610)は、前記第2の接点領域の前記キャリアとは反対側の表面(620)と、前記キャリアからの距離が同一または実質的に同一である、
    請求項7〜12のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  14. 前記第1の接点領域および前記第2の接点領域は、互いに2μm〜5μm(両端値を含む)離間して配置されている、
    請求項1〜13のいずれか一項に記載のオプトエレクトロニクス半導体デバイス。
  15. 請求項1〜14のいずれか一項に記載のオプトエレクトロニクス半導体デバイスと、ランド部と、を有し、前記第1の接点領域は、接続リード線によって前記ランド部に電気的に接触している、装置。
JP2017518224A 2014-11-12 2015-10-21 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置 Pending JP2017535943A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014116512.8 2014-11-12
DE102014116512.8A DE102014116512A1 (de) 2014-11-12 2014-11-12 Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement
PCT/EP2015/074353 WO2016074891A1 (de) 2014-11-12 2015-10-21 Optoelektronisches halbleiterbauelement und vorrichtung mit einem optoelektronischen halbleiterbauelement

Publications (1)

Publication Number Publication Date
JP2017535943A true JP2017535943A (ja) 2017-11-30

Family

ID=54337765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017518224A Pending JP2017535943A (ja) 2014-11-12 2015-10-21 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置

Country Status (6)

Country Link
US (1) US10483256B2 (ja)
JP (1) JP2017535943A (ja)
KR (1) KR20170085055A (ja)
CN (1) CN107112343A (ja)
DE (2) DE102014116512A1 (ja)
WO (1) WO2016074891A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
DE102017123755B4 (de) * 2017-10-12 2020-12-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069802A (ja) * 2011-09-21 2013-04-18 Samsung Electronics Co Ltd 半導体発光装置
DE102012110909A1 (de) * 2012-11-13 2014-05-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3787202B2 (ja) * 1997-01-10 2006-06-21 ローム株式会社 半導体発光素子
DE102004005269B4 (de) 2003-11-28 2005-09-29 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode
CN100524790C (zh) * 2004-02-02 2009-08-05 三垦电气株式会社 半导体发光元件与保护元件的复合半导体装置
US7064353B2 (en) 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection
KR100665116B1 (ko) * 2005-01-27 2007-01-09 삼성전기주식회사 Esd 보호용 led를 구비한 질화갈륨계 발광 소자 및그 제조 방법
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
JP4920497B2 (ja) * 2007-05-29 2012-04-18 株式会社東芝 光半導体装置
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
DE102009006177A1 (de) 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
JP5596410B2 (ja) * 2010-05-18 2014-09-24 スタンレー電気株式会社 半導体発光装置
DE102010046254A1 (de) * 2010-09-22 2012-04-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US8723206B2 (en) 2011-09-09 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device with contact hole passing through active layer
CN103094274B (zh) * 2011-11-01 2016-02-10 三星电子株式会社 半导体发光装置
KR20130077208A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 반도체 발광 소자 및 led 모듈
US9356212B2 (en) * 2012-12-21 2016-05-31 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
CN106415859B (zh) * 2014-06-03 2018-09-25 世迈克琉明有限公司 半导体发光元件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069802A (ja) * 2011-09-21 2013-04-18 Samsung Electronics Co Ltd 半導体発光装置
DE102012110909A1 (de) * 2012-11-13 2014-05-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips

Also Published As

Publication number Publication date
US10483256B2 (en) 2019-11-19
DE112015005128A5 (de) 2017-08-03
DE102014116512A1 (de) 2016-05-12
US20170317067A1 (en) 2017-11-02
WO2016074891A1 (de) 2016-05-19
CN107112343A (zh) 2017-08-29
KR20170085055A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI692122B (zh) 發光二極體封裝結構及其製作方法
JP6097353B2 (ja) オプトエレクトロニクス半導体チップの支持体および半導体チップ
JP5479461B2 (ja) 放射を放出する半導体チップ
US10224393B2 (en) Method of producing semiconductor chips that efficiently dissipate heat
US9171995B2 (en) Flip chip type light emitting diode and manufacturing method thereof
US9449958B2 (en) Light-emitting diode device
JP6892261B2 (ja) Ledパッケージ
KR20120048558A (ko) 광전 소자
US9947847B2 (en) Optoelectronic semiconductor chip and optoelectronic module
JPWO2013150715A1 (ja) 半導体レーザ装置およびその製造方法
JP6304282B2 (ja) 半導体レーザ装置
US9831227B2 (en) Optoelectronic semiconductor apparatus and carrier assembly
TWI619270B (zh) 光電半導體晶片及光源
US20150249072A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component
JP2017535943A (ja) オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置
US9136425B2 (en) Semiconductor light emitting element and light emitting device
US11133443B2 (en) Light emitting device package and method of manufacturing light emitting device package
US9153744B2 (en) Light emitting element
JP5548826B2 (ja) オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品
JP6393765B2 (ja) 表面実装可能なマルチチップ構成要素
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
JP2017157687A (ja) Led発光装置
JP2017011084A (ja) ホトカプラ
KR20140051009A (ko) 발광다이오드 패키지
JPWO2017217306A1 (ja) 半導体部品および半導体部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190122