JP6311849B1 - 半導体部品および半導体部品の製造方法 - Google Patents

半導体部品および半導体部品の製造方法 Download PDF

Info

Publication number
JP6311849B1
JP6311849B1 JP2017547189A JP2017547189A JP6311849B1 JP 6311849 B1 JP6311849 B1 JP 6311849B1 JP 2017547189 A JP2017547189 A JP 2017547189A JP 2017547189 A JP2017547189 A JP 2017547189A JP 6311849 B1 JP6311849 B1 JP 6311849B1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
insulating layer
semiconductor component
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017547189A
Other languages
English (en)
Other versions
JPWO2017217306A1 (ja
Inventor
俊幸 中磯
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6311849B1 publication Critical patent/JP6311849B1/ja
Publication of JPWO2017217306A1 publication Critical patent/JPWO2017217306A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体部品（１０）は、半導体基板（２０）、半導体素子部（２１）、再配線層（３０）、および、絶縁層（４０）を備える。半導体基板（２０）は、互いに対向する第１面（２０１）と第２面（２０２）、および、第１面（２０１）と第２面（２０２）に直交する側面（２１０）を有する。半導体素子部（２１）は、半導体基板（２０）の第１面（２０１）側の領域に形成されている。再配線層（３０）の面積は、半導体基板（２０）の第１面（２０１）に形成され、第１面（２０１）に直交する方向に視て、半導体基板（２０）よりも広い。絶縁層（４０）は、半導体基板（２０）の側面に当接している。絶縁層（４０）は、再配線層（３０）における半導体基板（２０）側の面の一部であって半導体基板（２０）の第１面（２０１）に当接していない端部（３０１）と、半導体基板（２０）の側面（２１０）と、に亘って覆うように配置されている。

Description

本発明は、半導体素子部が形成された半導体基板と再配線層とを備える半導体部品および半導体部品の製造方法に関する。
電子部品の小型化に伴って、実装型の半導体部品も小型化が進んでいる。その１つの手法として、チップサイズパッケージがあり、多く実用化されている。
チップサイズパッケージの半導体部品では、再配線層は半導体基板の一面に形成されている。このため、半導体基板の側面は外部に露出しており、信頼性低下の要因になり得る。この問題を解決する構成として、特許文献１、２に記載の半導体部品は、半導体基板および再配線層の側面に絶縁膜を備えている。
特許文献１、２に記載の半導体部品は、半導体基板に再配線層を形成した後に、側面の絶縁膜を形成している。特許文献１、２に記載の半導体部品を製造する場合、再配線層の形成後に再配線層および半導体基板に溝または凹部が形成される。側面の絶縁膜は、この溝または凹部に絶縁材料を充填することによって、形成される。
特開２０１５−７２９４３号公報 特開２００１−１４４２１３号公報
しかしながら、再配線層の形成後に、溝または凹部を形成する工程、溝または凹部に絶縁材料を充填する工程では、振動および熱が再配線層に加わる。このため、再配線層には、物理的および熱的な衝撃が加わり、再配線層の劣化を引き起こす可能性がある。
また、特許文献１、２の構成は、再配線層の大きさ（平面視した面積）を、半導体基板の大きさ（平面視した面積）よりも大きくできない。このため、再配線層の設計自由度が低下する。
また、特許文献１、２の構成では、絶縁層は半導体部品の底面に達している。このため、半導体部品の実装時に、半導体部品が実装される回路基板の実装面からの衝撃が絶縁層に直接に加わり、絶縁層の脱落が生じる可能性がある。
したがって、本発明の目的は、再配線層の設計自由度を向上し、且つ、信頼性の高い半導体部品を提供することにある。
この発明の半導体部品は、半導体基板、半導体素子部、再配線層、および、絶縁層を備える。半導体基板は、互いに対向する第１面と第２面、および、第１面と第２面に直交する側面を有する。半導体素子部は、半導体基板の第１面側の領域に形成されている。再配線層は、半導体基板の第１面に形成され、第１面に直交する方向に視て、再配線層の面積は半導体基板よりも広い。絶縁層は、半導体基板の側面に当接している。さらに、絶縁層は、再配線層における半導体基板側の面の一部であって半導体基板の第１面に当接していない端部と、半導体基板の側面と、に亘って覆うように配置されている。
この構成では、半導体基板の側面が絶縁層で保護され、且つ、再配線層が半導体基板よりも広くなる。さらに、絶縁層が再配線層の半導体基板側の面にも当接しており、絶縁層の脱落が生じ難い。
また、この発明の半導体部品は、次の構成であることが好ましい。半導体部品は、保護層を備える。保護層は、絶縁層における半導体基板の側面と反対側の面に備えられている。保護層は、再配線層の端部に当接している。
この構成では、絶縁層および保護層を用いることで、半導体基板の外部との短絡がさらに抑制され、絶縁層の脱落がさらに生じ難い。
また、この発明の半導体部品は、次の構成であることが好ましい。半導体基板の側面は、第１面に直交する方向に視て凹凸を有する形状である。該凹凸の凹む面に、絶縁層が配置されている。
この構成では、側面と絶縁層との当接面積は、側面が直線状である場合よりも長くなり、半導体基板の側面と絶縁層と接合強度が向上する。
また、この発明の半導体部品では、絶縁層は、第１面から第２面に亘る形状であることが好ましい。
この構成では、半導体基板の側面に対する絶縁性がさらに向上し、接合強度も向上する。
また、この発明の半導体部品では、半導体基板の第２面には、天面保護膜が形成されていることが好ましい。
この構成では、半導体基板の側面のみでなく、天面も絶縁性が向上する。
また、この発明の半導体部品では、半導体素子部は、ｐｎ接合を利用したダイオードであってもよい。
この構成では、半導体部品として、ＥＳＤ保護部品を実現できる。そして、半導体基板の側面が外部に対して絶縁保護されているので、信頼性の高いＥＳＤ保護素子が実現される。
この発明の半導体部品の製造方法では、次の各工程を有する。この製造方法は、半導体基板の第１面側の領域の半導体素子部を形成する工程を有する。この製造方法は、半導体基板における半導体素子部を囲んで凹部を形成する工程を有する。この製造方法は、凹部の壁面に絶縁層を形成する工程を有する。この製造方法は、第１面に直交する方向に視て凹部が形成された領域を含む半導体基板の第１面側に、再配線層を形成する工程を有する。この製造方法は、第１面に直交する方向に視て凹部に合わせて、半導体基板および再配線層を分断する工程を有する。
この製造方法では、半導体基板の側面に絶縁層が配置され、半導体基板よりも広い再配線層を備える半導体部品が容易且つ確実に製造される。
また、この発明の半導体部品の製造方法では、次の工程をさらに有することが好ましい。この製造方法は、絶縁層に囲まれた領域に保護層を形成する工程を有する。
この製造方法では、半導体基板の側面にさらに保護層が配置された半導体部品が容易且つ確実に製造される。
また、この発明の半導体部品の製造方法では、凹部は、第１面に直交する方向に視て、複数の半円形が並ぶ形状であることが好ましい。
この製造方法では、半導体基板の側面と絶縁層との接合強度が高い半導体部品が容易に製造される。
この発明によれば、半導体基板と再配線層とを備える半導体部品において、再配線層の設計自由度および信頼性を向上できる。
本発明の第１の実施形態に係る半導体部品の主要構成を示す側面断面図である。 （Ａ）は本発明の第１の実施形態に係る半導体部品の外観斜視図であり、（Ｂ）は半導体部品の天面図である。 本発明の第１の実施形態に係る半導体部品の製造方法を示すフローチャートである。 （Ａ）は本発明の第１の実施形態に係る半導体素子部の形成工程を示す側面断面図であり、（Ｂ）は本発明の第１の実施形態に係る凹部の形成工程を示す側面断面図であり、（Ｃ）は本発明の第１の実施形態に係る絶縁層の形成工程を示す側面断面図であり、（Ｄ）は本発明の第１の実施形態に係る保護層の形成工程を示す側面断面図である。 （Ａ）は本発明の第１の実施形態に係る再配線層の形成工程を示す側面断面図であり、（Ｂ）は本発明の第１の実施形態に係る薄膜化の工程を示す側面断面図であり、（Ｃ）は本発明の第１の実施形態に係る個片への分断工程を示す側面断面図である。 半導体基板に形成される凹部に絶縁層および保護層を形成した状態の平面図である。 本発明の第２の実施形態に係る半導体部品の主要構成を示す側面断面図である。 本発明の第３の実施形態に係る半導体部品の主要構成を示す側面断面図である。 本発明の第４の実施形態に係る半導体部品の主要構成を示す側面断面図である。 本発明の第５の実施形態に係る半導体部品の主要構成を示す側面断面図である。
本発明の第１の実施形態に係る半導体部品および半導体部品の製造方法について、図を参照して説明する。図１は、本発明の第１の実施形態に係る半導体部品の主要構成を示す側面断面図である。図２（Ａ）は、本発明の第１の実施形態に係る半導体部品の外観斜視図である。図２（Ｂ）は、本発明の第１の実施形態に係る半導体部品の天面図である。
図１、図２（Ａ）に示すように、半導体部品１０は、半導体基板２０、再配線層３０、絶縁層４０、および、保護層５０を備える。
半導体基板２０は、例えばＳｉ基板である。図２（Ｂ）に示すように、半導体基板２０の概略的な外形は、矩形である。半導体基板２０は、第１面２０１、第２面２０２、および、側面２１０を備える。第１面２０１と第２面２０２とは互いに対向している。側面２１０は、第１面２０１と第２面２０２とに対して直交する面であり、第１面２０１の各辺と第２面２０２の各辺を接続している。
半導体基板２０の第１面２０１側の領域には、半導体素子部２１が形成されている。半導体素子部２１は、所定の深さおよび平面形状である。半導体素子部２１は、既知の半導体プロセスを用いて形成されている。例えば、図１に示す態様では、半導体基板２０の第１面２０１側に、所定の深さのｎ型半導体層（ｎ型ウェル）が形成されている。ｎ型半導体層内には、２つのｐ型半導体部が、離間して形成されている。２つのｐ型半導体部は、第１面２０１に露出している。この２つのｐ型半導体部の露出部は、半導体素子部２１によって形成される半導体素子の入出力端子である。この構成により、互いにカソードが接続され、アノードがそれぞれ第１面２０１に露出する２つのｐｎ接合のダイオードが形成されている。これにより、半導体部品１０は、ＥＳＤ保護素子として利用可能である。
再配線層３０は平面視して矩形であり、その面積は、半導体基板２０の面積よりも広い。再配線層３０は、中央の部分が半導体基板２０の第１面２０１に当接して、接合している。言い換えれば、再配線層３０を平面視した端辺に近い端部３０１は、半導体基板２０に当接していない。すなわち、端部３０１は、再配線層３０における半導体基板２０側の面の一部であって、半導体基板２０に当接していない部分である。この端部３０１が、本発明の「再配線層の端部」に対応する。
再配線層３０は、絶縁層３１、３２、および、再配線導体３４１、３４２を備える。より具体的には、絶縁層３１と絶縁層３２は、第１面２０１側からこの順に積層されている。絶縁層３１は、例えば、ＳｉＯ２からなる。半導体基板２０のパッシベーション層を、絶縁層３１としてもよい。絶縁層３２は、例えば、絶縁性樹脂からなる。絶縁層３２は、半導体基板２０と比較して弾性率の低い材料であることが好ましい。
再配線導体３４１、３４２は、例えば、Ａｌからなる。再配線導体３４１の一方端は、半導体基板２０における一方のｐ型半導体部が露出する部分に接続している。再配線導体３４１の他方端は、再配線導体３４１の一方端よりも、半導体部品１０の側面側に配置されている。再配線導体３４１の他方端は、絶縁層３２に形成された孔によって、外部に露出している。再配線導体３４２の一方端は、半導体基板２０における他方のｐ型半導体部が露出する部分に接続している。再配線導体３４２の他方端は、再配線導体３４２の一方端よりも、半導体部品１０の側面側に配置されている。再配線導体３４２の他方端は、絶縁層３２に形成された孔によって、外部に露出している。これら、再配線導体３４１、３４２が露出する部分は、半導体部品１０の外部接続端子である。なお、この露出面には、メッキ処理が施されていてもよい。メッキとしては、Ｎｉを下地としたＡｕメッキ等を用いることができる。
絶縁層４０は、絶縁性を有する材料からなり、例えばＳｉＮまたはＳｉＯ２等からなる。絶縁層４０は、半導体基板２０の側面２１０に当接して、当該側面２１０に接合されている。絶縁層４０は、半導体基板２０の側面２１０の全面に当接して、接合されている。言い換えれば、絶縁層４０は、半導体基板２０の側面２１０における第１面２０１側の端から第２面２０２の端まで繋がる形状である。さらに、絶縁層４０は、再配線層３０の端部３０１に当接して、接合されている。この際、絶縁層４０は、半導体基板２０の側面２１０と再配線層３０の端部３０１とによって構成される角部を含み、半導体基板２０の側面２１０と再配線層３０の端部３０１とに亘る形状である。すなわち、絶縁層４０は、半導体基板２０の側面２１０と再配線層３０の端部３０１とに亘っており、側面２１０と端部３０１とを覆う形状で配置されている。なお、ここでは、絶縁層４０は、側面２１０と端部３０１とに直接当接して配置されているが、接着層等を介して、側面２１０と端部３０１とに接合していてもよい。
保護層５０は、例えば、導電性のポリシリコン等からなる。保護層５０は、絶縁層４０における半導体基板２０の側面２１０に当接する面と反対側の面の全面に当接し、接合されている。さらに、保護層５０は、再配線層３０の端部３０１に当接し、接合されている。
このような構成とすることによって、半導体基板２０の側面２１０は、絶縁層４０によって覆われる。したがって、半導体部品１０は、半導体基板２０の側面２１０が外部の導体に短絡することを防止できる。これにより、半導体部品１０の電気的信頼性は、高くなる。
また、絶縁層４０は、半導体基板２０の側面２１０だけでなく、再配線層３０における半導体基板２０側の端部３０１に接合されている。これにより、絶縁層４０は、直交する二面で接合され、側面２１０のみに接合されるよりも接合面積が広くなる。したがって、絶縁層４０は、外部からの応力、例えば、半導体部品１０を外部の回路基板に実装する際に、回路基板の実装面から受ける衝撃によって、側面２１０から脱落し難い。このように、半導体部品１０の物理的な信頼性も向上する。
さらに、絶縁層４０は、半導体部品１０の裏面（実装面）まで達していない。これにより、絶縁層４０は、上述の実装面からの衝撃を直接に受けず、絶縁層４０の側面２１０からの脱落をさらに抑制できる。また、再配線層３０の絶縁層３２の弾性率が低いことによって、上述の実装面からの衝撃は、再配線層３０によって緩和される。これにより、絶縁層４０の側面２１０からの脱落は、さらに効果的に抑制される。
また、本実施形態の構成では、半導体部品１０は、半導体基板２０の側面２１０の絶縁層４０を覆う保護層５０をさらに備える。これにより、半導体部品１０の信頼性は向上する。この際、保護層５０も再配線層３０の端部３０１に接合しているので、絶縁層４０および保護層５０の脱落は、さらに効果的に抑制される。
また、本実施形態の構成を備えることによって、再配線層３０の面積は、半導体基板２０よりも広くなる。これにより、再配線層３０の設計自由度が向上する。
また、図２（Ｂ）に示すように、半導体基板２０の側面２１０は、平面視して（第１面２０１に直交する方向（図２（Ａ）のＺ方向）に視て）、半円形の凹みが連続する形状となる。すなわち、半導体基板２０の側面２１０は、平面視して（第１面２０１に直交する方向（図２（Ａ）のＺ方向）に視て）、凹凸を有する形状である。これにより、半導体基板２０の側面２１０と絶縁層４０との接合面積が広くなり、半導体基板２０の側面２１０と絶縁層４０との接合強度が向上する。したがって、半導体部品１０の信頼性はさらに向上する。
また、図２（Ｂ）に示すように、絶縁層４０および保護層５０は、平面視して半円形の凹み（凹凸の凹み）を埋めるように、配置されている。したがって、半導体基板２０の側面２１０と絶縁層４０との接合面が凸凹であっても、半導体部品１０は平面視して、殆ど凸凹の無い矩形となる。したがって、絶縁層４０や保護層５０が欠け難く、一般的な実装部品として容易にハンドリングできる。
なお、上述の説明では、半導体素子部２１にダイオードを形成する態様を示した。しかしながら、半導体素子部２１にトランジスタ等の他の半導体素子を形成する態様であっても、半導体部品１０は、上述の作用効果を奏することができる。
このような構成からなる半導体部品１０は、次に示す製造方法によって製造される。図３は、本発明の第１の実施形態に係る半導体部品の製造方法を示すフローチャートである。図４および図５は、本発明の第１の実施形態に係る半導体部品の製造過程の構成を示す側面断面図である。図４（Ａ）は、半導体素子部の形成工程を示し、図４（Ｂ）は、凹部の形成工程を示す。図４（Ｃ）は、絶縁層の形成工程を示し、図４（Ｄ）は、保護層の形成工程を示す。図５（Ａ）は、再配線層の形成工程を示し、図５（Ｂ）は、薄膜化の工程を示し、図５（Ｃ）は、個片への分断工程を示す。
以下は、図３のフローチャートにしたがって、図４、図５の各図を参照しながら、半導体部品１０の製造方法を説明する。
まず、図４（Ａ）に示すように、ＳｉＯ２等からなるマザーの半導体基板２００を用意し、当該マザーの半導体基板２００の第１面２０１側に複数の半導体素子部２１を形成する（Ｓ１０１）。複数の半導体素子部２１は、マザーの半導体基板２００に対して、それぞれに間隔を空けて、配列して形成されている。
次に、図４（Ｂ）に示すように、隣り合う半導体素子部２１間に、凹部２２０を形成する（Ｓ１０２）。この際、凹部２２０は、平面視（半導体基板２００の第１面２０１に直交する方向に視て）、各半導体素子部２１を囲む形状である。図６は、半導体基板に形成される凹部に絶縁層および保護層を形成した状態の平面図である。図６に示すように、凹部２２０は、半導体素子部２１を囲むように、矩形に配列された複数の円筒形の孔（平面視で円形の孔）によって形成される。複数の円筒形の孔は、矩形の辺に沿って繋がっている。
次に、図４（Ｃ）に示すように、凹部２２０の壁面に絶縁層４０を形成する（Ｓ１０３）。より具体的には、図６に示すように、複数の円筒形の孔の壁面にそれぞれ絶縁層４０を形成する。絶縁層４０は、凹部２２０の壁面に絶縁材料を蒸着、スパッタリング、コーティングすることによって実現可能である。例えば、ＳｉＮを用いることができる。
なお、絶縁層４０は、凹部２２０の壁面を焼成してＳｉＯ２層を形成することによって実現することもできる。この場合、凹部２２０を形成する各孔の径は絶縁層４０の厚み分だけ、絶縁層４０を凹部２２０内に形成する態様よりも小さくすればよい。
次に、図４（Ｄ）に示すように、絶縁層４０に囲まれた部分に、保護層５０を埋め込み形成する（Ｓ１０４）。
次に、図５（Ａ）に示すように、半導体基板２００の第１面２０１に再配線層３０を形成する。再配線層３０の形成方法は、既知の再配線技術を用いればよい。
次に、図５（Ｂ）に示すように、半導体基板２００の第２面（第１面２０１に対向する面）側を研磨し、半導体基板２００を薄膜化する（Ｓ１０６）。この際、絶縁層４０および保護層５０が露出するように、半導体基板２００を薄膜化する。
次に、図５（Ｃ）に示すように、凹部２２０に合わせて、再配線層３０、絶縁層４０および保護層５０を分断し、半導体部品１０を個片化する。より具体的には、図５（Ｃ）および図６の二点鎖線に沿って、再配線層３０、絶縁層４０および保護層５０を分断する。
このような製造方法を用いることによって、上述の電気的および物理的な信頼性が高い半導体部品１０を容易に製造できる。また、本実施形態の製造方法では、再配線層３０の形成前に、絶縁層４０および保護層５０のための凹部２２０を形成する。これにより、再配線層３０に、凹部２２０を形成する際の衝撃が加わることはない。したがって、再配線層３０の劣化を防止できる。
また、図６に示すように、凹部２２０を複数の円筒形の孔で構成することによって、半導体基板２０の側面２１０は、平面視して半円形の孔の形状に沿って凸凹になる。これにより、上述のように、半導体基板２０の側面２１０と絶縁層４０との接合面積が広くなり、半導体基板２０の側面２１０と絶縁層４０との接合強度が向上する。したがって、半導体部品１０の信頼性はさらに向上する。なお、本実施形態では、円筒形の孔を用いる態様を示した。しかしながら、平面形状が多角形、または楕円形の孔であってもよい。
次に、本発明の第２の実施形態に係る半導体部品について、図を参照して説明する。図７は、本発明の第２の実施形態に係る半導体部品の主要構成を示す側面断面図である。
図７に示すように、本実施形態に係る半導体部品１０Ａは、絶縁層４０Ａを備え、保護層５０を備えない点において、第１の実施形態に係る半導体部品１０と異なる。半導体部品１０Ａの他の構成は、第１の実施形態に係る半導体部品１０と同じであり、同じ箇所の説明は省略する。
半導体部品１０Ａは、絶縁層４０Ａを備える。半導体部品１０Ａの絶縁層４０Ａは、第１の実施形態に係る半導体部品１０における絶縁層４０と保護層５０との形成領域に、形成されている。すなわち、絶縁層４０Ａにおける半導体基板２０の側面２１０側の面と対向する面は、再配線層３０の側面に対して面一である。
このような構成の半導体部品１０Ａも、第１の実施形態に係る半導体部品１０と同じ作用効果を奏する。
次に、本発明の第３の実施形態に係る半導体部品について、図を参照して説明する。図８は、本発明の第３の実施形態に係る半導体部品の主要構成を示す側面断面図である。
図８に示すように、本実施形態に係る半導体部品１０Ｂは、絶縁層４０Ｂおよび保護層５０Ｂの構成において、第１の実施形態に係る半導体部品１０と異なる。半導体部品１０Ｂの他の構成は、第１の実施形態に係る半導体部品１０と同じであり、同じ箇所の説明は省略する。
絶縁層４０Ｂおよび、保護層５０Ｂは、半導体基板２０の側面２１０において、第２面２０２側の端部まで達していない。
このような構成の半導体部品１０Ｂでは、側面２１０の一部が露出しているが、絶縁層４０Ｂおよび保護層５０Ｂが再配線層３０に当接している、すなわち、側面２１０の第１面２０１側の端部まで配置されている。したがって、半導体部品１０Ｂは、第１の実施形態に係る半導体部品１０と略同等の作用効果を奏する。
次に、本発明の第４の実施形態に係る半導体部品について、図を参照して説明する。図９は、本発明の第４の実施形態に係る半導体部品の主要構成を示す側面断面図である。
図９に示すように、本実施形態に係る半導体部品１０Ｃは、天面保護膜６０を備える点で、第１の実施形態に係る半導体部品１０と異なる。半導体部品１０Ｃの他の構成は、第１の実施形態に係る半導体部品１０と同じであり、同じ箇所の説明は省略する。
天面保護膜６０は、半導体基板２０の第２面２０２の全面、および、絶縁層４０および保護層５０における第２面２０２に面位置となる端面に亘って形成されている。天面保護膜６０は、例えば、絶縁性樹脂からなる。
このような構成の半導体部品１０Ｃは、半導体基板２０の側面２１０と第２面２０２が絶縁物で覆われる。これにより、半導体部品１０Ｃの信頼性は、さらに向上する。また、天面保護膜６０の弾性率を低くすることによって、マウント時の吸着チャックによる衝撃を抑制でき、半導体部品１０Ｃの信頼性は、さらに向上する。
なお、天面保護膜６０は、少なくとも半導体基板２０の第２面２０２を覆っていればよい。
次に、本発明の第５の実施形態に係る半導体部品について、図を参照して説明する。図１０は、本発明の第５の実施形態に係る半導体部品の主要構成を示す側面断面図である。
図１０に示すように、本実施形態に係る半導体部品１０Ｄは、第３の実施形態に係る半導体部品１０Ｂに対して、保護層５０Ｂを省略した点で異なる。半導体部品１０Ｄの他の構成は、第３の実施形態に係る半導体部品１０Ｂと同じである。
このような構成の半導体部品１０Ｄも、第３の実施形態に係る半導体部品１０Ｂと同じ作用効果を奏する。また、保護層５０Ｂを形成しない分、半導体部品１０Ｂを安価にでき、且つ、半導体部品１０Ｂをより少ない工程で製造できる。
なお、図７に示す第２の実施形態に係る半導体部品１０Ａ、および、図１０に示す第５の実施形態の半導体部品１０Ｃの構成では、次の構成を適用できる。再配線層３０の絶縁層３１をパッシベーション層で実現する場合、絶縁層３１と絶縁層４０Ａ、４０Ｂとを同じにできる。これにより、絶縁層３１の形成と同時に絶縁層４０Ａ、４０Ｂを形成でき、半導体部品１０Ａ、１０Ｃを、より少ない製造工程で製造できる。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ：半導体部品
２０：半導体基板
２１：半導体素子部
３０：再配線層
３１、３２：絶縁層
４０、４０Ａ、４０Ｂ：絶縁層
５０、５０Ｂ：保護層
６０：天面保護膜
２００：半導体基板
２０１：第１面
２０２：第２面
２１０：側面
２２０：凹部
３０１：端部
３４１、３４２：再配線導体

Claims (9)

  1. 互いに対向する第１面と第２面、および、前記第１面と前記第２面に直交する側面を有する半導体基板と、
    前記半導体基板の前記第１面側の領域に形成された半導体素子部と、
    前記半導体基板の前記第１面に形成され、前記第１面に直交する方向に視て、前記半導体基板よりも面積の広い再配線層と、
    前記半導体基板の前記側面に当接する絶縁層と、を備え、
    前記絶縁層は、
    前記再配線層における前記半導体基板側の面の一部であって前記半導体基板の前記第１面に当接していない端部と、前記半導体基板の前記側面と、に亘って覆うように配置されている、
    半導体部品。
  2. 前記絶縁層における前記半導体基板の前記側面と反対側の面に、保護層を備え、
    前記保護層は、前記再配線層の前記端部に当接している、
    請求項１に記載の半導体部品。
  3. 前記半導体基板の前記側面は、前記第１面に直交する方向に視て凹凸を有する形状である、
    請求項１または請求項２に記載の半導体部品。
  4. 前記絶縁層は、前記第１面から前記第２面に亘る形状である、
    請求項１乃至請求項３のいずれかに記載の半導体部品。
  5. 前記半導体基板の前記第２面には、天面保護膜が形成されている、
    請求項１乃至請求項４のいずれかに記載の半導体部品。
  6. 前記半導体素子部は、ｐｎ接合を利用したダイオードである、
    請求項１乃至請求項５のいずれかに記載の半導体部品。
  7. 半導体基板の第１面側の領域に半導体素子部を形成する工程と、
    前記半導体基板における前記半導体素子部を囲んで凹部を形成する工程と、
    前記凹部の壁面に絶縁層を形成する工程と、
    前記第１面に直交する方向に視て前記凹部が形成された領域を含む前記半導体基板の前記第１面側に、再配線層を形成する工程と、
    前記第１面に直交する方向に視て前記凹部に合わせて、前記半導体基板および前記再配線層を分断する工程と、
    をこの順に実施する、半導体部品の製造方法。
  8. 前記絶縁層に囲まれた領域に保護層を形成する工程を、
    さらに有する、
    請求項７に記載の半導体部品の製造方法。
  9. 前記凹部は、前記第１面に直交する方向に視て、複数の半円形が並ぶ形状である、
    請求項７または請求項８に記載の半導体部品の製造方法。
JP2017547189A 2016-06-15 2017-06-08 半導体部品および半導体部品の製造方法 Active JP6311849B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016119318 2016-06-15
JP2016119318 2016-06-15
PCT/JP2017/021252 WO2017217306A1 (ja) 2016-06-15 2017-06-08 半導体部品および半導体部品の製造方法

Publications (2)

Publication Number Publication Date
JP6311849B1 true JP6311849B1 (ja) 2018-04-18
JPWO2017217306A1 JPWO2017217306A1 (ja) 2018-06-21

Family

ID=60664446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547189A Active JP6311849B1 (ja) 2016-06-15 2017-06-08 半導体部品および半導体部品の製造方法

Country Status (3)

Country Link
JP (1) JP6311849B1 (ja)
CN (1) CN209056461U (ja)
WO (1) WO2017217306A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289561A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法
JP2007335424A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の実装体および半導体装置の製造方法
JP2013254969A (ja) * 2007-12-28 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び、半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289561A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法
JP2007335424A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の実装体および半導体装置の製造方法
JP2013254969A (ja) * 2007-12-28 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び、半導体装置

Also Published As

Publication number Publication date
WO2017217306A1 (ja) 2017-12-21
JPWO2017217306A1 (ja) 2018-06-21
CN209056461U (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
US10115651B2 (en) Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof
US6849802B2 (en) Semiconductor chip, chip stack package and manufacturing method
US20080224322A1 (en) Semiconductor device and manufacturing method thereof
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
US10354936B2 (en) Electronic component having a heat dissipation member formed on a sealing member
JP2012069585A (ja) 半導体装置およびその製造方法
TWI414082B (zh) 具有過電壓保護之發光二極體晶片
JP7140530B2 (ja) 電子部品およびその製造方法
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
US9660162B2 (en) Illumination device
JP5358089B2 (ja) 半導体装置
US20090206466A1 (en) Semiconductor device
WO2014148485A1 (ja) 半導体装置及びその製造方法
JP2015099827A (ja) 半導体装置および半導体装置の製造方法
US20150162327A1 (en) Semiconductor module
JP6311849B1 (ja) 半導体部品および半導体部品の製造方法
KR20170085055A (ko) 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치
KR101332865B1 (ko) 팬-인 타입 반도체 장치
US20060170087A1 (en) Semiconductor device
KR102016019B1 (ko) 고열전도성 반도체 패키지
TWI423405B (zh) 具載板之封裝結構
TWI728438B (zh) 半導體裝置
KR101011931B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
TWI700790B (zh) 電子模組

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180305

R150 Certificate of patent or registration of utility model

Ref document number: 6311849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150