JP5890498B2 - 放射放出半導体チップ - Google Patents
放射放出半導体チップ Download PDFInfo
- Publication number
- JP5890498B2 JP5890498B2 JP2014193756A JP2014193756A JP5890498B2 JP 5890498 B2 JP5890498 B2 JP 5890498B2 JP 2014193756 A JP2014193756 A JP 2014193756A JP 2014193756 A JP2014193756 A JP 2014193756A JP 5890498 B2 JP5890498 B2 JP 5890498B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- region
- semiconductor chip
- connection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 368
- 230000005855 radiation Effects 0.000 title claims description 44
- 230000001681 protective effect Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000969 carrier Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 266
- 239000000463 material Substances 0.000 description 25
- 239000002800 charge carrier Substances 0.000 description 9
- 230000006378 damage Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000003631 wet chemical etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000005309 stochastic process Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本出願は、放射放出半導体チップに関する。
本特許出願は、独国特許出願第１０２００８０５９５８０．２号および独国特許出願第１０２００９００６１７７．０号の優先権を主張し、これらの文書の開示内容は参照によって本出願に組み込まれている。
発光ダイオードなどの放射放出半導体チップにおいては、静電放電に起因して損傷あるいは破壊が生じることがある。このような損傷の危険性は、追加のダイオードによって回避することができ、この場合、ダイオードの順方向が放射放出半導体チップの順方向とは逆並列の向きにある。したがって、この方法の場合、放射放出半導体チップに加えて少なくとも１つのさらなるダイオードを実装しなければならず、実装コストおよび必要な空間が増大し、対応して製造コストが上昇しうる。
I. Schnitzer et al., Appl. Phys. Lett. 63 (16), October 18, 1993, 2174 - 2176
本発明の１つの目的は、静電放電の影響を受けにくい放射放出半導体チップを開示することである。さらなる目的は、このような半導体チップを製造するための単純かつ信頼性の高い方法を開示することである。
これらの目的は、それぞれ、独立請求項に記載の放射放出半導体チップおよび方法によって達成される。従属請求項は、本半導体チップおよび本方法のさらなる実施形態および利点に関する。
一実施形態によると、放射放出半導体チップは、キャリアと、半導体積層体を有する半導体ボディと、を備えている。半導体ボディには、放出領域と、好ましくは放出領域から隔てられている保護ダイオード領域とが形成されている。半導体積層体は、放射を発生させるために設けられている活性領域を備えており、この活性領域は、第１の半導体層と第２の半導体層との間に配置されている。第１の半導体層は、キャリアとは反対側の活性領域の面に配置されている。放出領域は、活性領域を貫いて延在する少なくとも１つの凹部を有する。第１の半導体層は、放出領域においては、第１の接続層に導電接続されており、この第１の接続層は、第１の半導体層から凹部の中をキャリアの方向に延在している。第１の接続層は、保護ダイオード領域においては、第２の半導体層に導電接続されている。
保護ダイオードは、保護ダイオード領域によって形成されており、この実施形態においては、半導体チップの中、特に、半導体ボディの中に組み込まれている。例えば、半導体チップにおいて放出領域の活性領域に、逆方向に存在する望ましくない電圧を、保護ダイオード領域によって解放することができる。したがって、保護ダイオード領域は、特に、ＥＳＤダイオードの機能を果たすことができ、放出領域とは異なり、放射を生成する役割を果たす必要はない。保護ダイオード領域によって、静電放電による損傷に対して半導体チップを保護することができる。
特に、この保護は、例えば半導体チップのハウジングの中、または回路基板上に半導体チップを実装する前に、すでに存在している。したがって、半導体チップの外側に配置されて電気的に接続される追加の保護ダイオードとは無関係に、保護を得ることができる。
放出領域および保護ダイオード領域は、製造時に同じ半導体積層体から形成されることが好ましい。したがって、保護ダイオード領域を形成するための追加の半導体層を堆積させるステップを省くことができる。
放出領域の活性領域と保護ダイオード領域の活性領域は、互いに隔置されていることが好ましい。
さらには、放出領域および保護ダイオード領域は、横方向に、すなわち、半導体ボディの半導体層の主延在面に沿って、互いに並んで配置されていることが好ましい。したがって、放出領域および保護ダイオード領域は、半導体積層体を有する半導体ボディのうち横方向に互いに並んで配置されている領域とすることができる。
好ましい一構造形態においては、放出領域と保護ダイオード領域との間に切取り部が形成されており、この切取り部は、半導体ボディを、横方向に互いに隔てられている２つの個別の領域に分割している。
放出領域における第１の半導体層と、保護ダイオード領域における第２の半導体層は、第１の接続層を介して互いに導電接続されており、第１の接続層は、第１の半導体層および第２の半導体層のそれぞれと好ましくはオーミックコンタクトを形成している。
オーミックコンタクトとは、本出願においては、特に、電流−電圧特性曲線が線形である、または少なくともほぼ線形である電気的接続であるものと理解されたい。
半導体ボディの第１の半導体層および第２の半導体層は、導電型に関して互いに異なっていることが好ましい。一例として、第１の半導体層をｐ導電型、第２の半導体層をｎ導電型として具体化する、またはこの逆に具体化することができる。
したがって、活性領域が形成されているダイオード構造が、単純な方法で実現する。
好ましい一構造形態においては、放出領域と保護ダイオード領域は、それぞれの順方向に関して互いに逆並列に接続されている。
半導体チップは、第１のコンタクトおよび第２のコンタクトを有することがさらに好ましい。第１のコンタクトおよび第２のコンタクトは、それぞれ、半導体チップを外部から電気的に接触接続するために設けることができる。放出領域および保護ダイオード領域は、それぞれ、第１のコンタクトおよび第２のコンタクトに導電接続されていることが好ましい。したがって、保護ダイオード領域のための追加の外部コンタクトを省くことができる。言い換えれば、放出領域から電気的に絶縁されており保護ダイオード領域のみに導電接続されている追加の外部コンタクトを使用せずに、半導体チップを具体化することができる。
本放射放出半導体チップの動作時に第１のコンタクトおよび第２のコンタクトの間に存在する動作電圧によって、活性領域の異なる側から活性領域の中に電荷キャリアが注入され、活性領域内で電荷キャリアが再結合して放射を放出することができる。
この場合、半導体チップの動作電圧において逆方向に動作する保護ダイオード領域には、まったく、または少なくともほとんど電流が流れない。対照的に、例えば静電放電に起因して放出領域のダイオード構造に逆方向に存在する電圧は、保護ダイオードを介して解放することができる。したがって、半導体チップ、特に半導体ボディに組み込まれている保護ダイオードによって、放出領域を保護することができる。
保護ダイオード領域の横方向の大きさは、半導体チップの横方向の大きさよりも小さいことが好ましい。保護ダイオード領域の範囲が小さいほど、半導体チップの全範囲において放出領域（放射の生成に貢献する）が占める割合を大きくすることができる。保護ダイオード領域は、半導体チップの範囲の好ましくは最大で１０％、特に好ましくは最大で５％、最も好ましくは最大で１％を覆っている。
好ましい一構造形態においては、半導体ボディは、キャリアに接着結合（cohesively connected）されている。キャリアは、特に、半導体ボディの半導体積層体のための成長基板とは異なる。
接着結合する場合、結合される両要素（あらかじめ作製されていることが好ましい）は、原子間力もしくは分子間力またはその両方によって一体に保持される。接着結合は、例えば、結合層（例えば、接着剤層またははんだ層）によって得ることができる。接着結合を分離するためには、一般的には、結合されている両要素の少なくとも一方、もしくは結合層、またはその両方の破壊を伴う。
構造形態の一バリエーションにおいては、半導体チップのコンタクトの少なくとも一方を、半導体ボディとは反対側のキャリアの面に配置することができる。したがって、半導体ボディの中への電荷キャリアの注入を、キャリアを通じて行うことができる。
電荷キャリアは、コンタクトからキャリアを通じて広い範囲において（areally）半導体ボディの中に注入することができる。この場合、キャリアは、導電性として具体化されていることが好ましい。変形形態として、半導体ボディを電気的に接触接続するために設けられる、キャリアの中を好ましくは垂直方向に延在する少なくとも１つの切取り部を、キャリアに形成することが可能である。この場合、キャリアを電気絶縁性として具体化することもできる。この少なくとも１つの切取り部は、導電性材料（例えば金属）によって満たされていることが好ましい。
構造形態の代替バリエーションにおいては、半導体ボディとは反対側のキャリアの面を、電気コンタクトが存在しないように具体化することができる。言い換えれば、半導体ボディの側のキャリアの面に、両方の電気コンタクトを配置することができる。この場合、キャリアは電気絶縁性として具体化されていることが好ましい。しかしながら、変形形態として、導電性のキャリアを使用することもできる。
構造形態のさらなる代替バリエーションにおいては、半導体ボディとは反対側のキャリアの面に少なくとも２つのコンタクトが配置されている。言い換えれば、半導体チップの接触接続を、半導体ボディとは反対側のキャリアの面のみから行うことができる。一例として、第１の接続層を電気的に接触接続するための少なくとも１つの切取り部と、第２の接続層を電気的に接触接続するための少なくとも１つの切取り部とを、キャリアに設けることができ、これら少なくとも１つの切取り部は、それぞれキャリアの中を垂直方向に延在していることが好ましく、キャリアは電気絶縁性として具体化されていることが好ましい。
キャリアは、特に、放出領域および保護ダイオード領域を有する半導体ボディを機械的に安定させる役割を果たすことができる。この目的に半導体ボディの半導体積層体のための成長基板はもはや必要なく、完全に、または少なくとも一部分を除去することができる。
一例として、キャリアは、半導体材料（例えば、ゲルマニウムまたはシリコン）を含んでいる、またはそのような材料からなることができる。導電性を高める目的で、キャリアを適切にドープすることができる。
一例として、電気絶縁性のキャリアは、セラミック（例えば酸化アルミニウム、窒化アルミニウム、窒化ケイ素）を含んでいる、またはそのような材料からなることができる。
成長基板が除去されている半導体チップは、薄膜半導体チップとも称される。
薄膜半導体チップ、例えば薄膜発光ダイオードチップは、特に、以下の特徴的な形状構造によって区別される。
− 放射を発生させるエピタキシャル積層体の第１の主領域（キャリア要素（例えばキャリア）に面している主領域）に、反射層が堆積または形成されており、この反射層が、エピタキシャル積層体において発生する電磁放射の少なくとも一部分を、エピタキシャル積層体中に反射する。
− エピタキシャル積層体の厚さは、２０μｍ以下の範囲、特に１０μｍ以下の範囲である。
− エピタキシャル積層体は、少なくとも一領域が混合構造（intermixing structure）である少なくとも１層の半導体層を含んでおり、この混合構造によって、理想的にはエピタキシャル積層体における近似的に光のエルゴード分布につながり、すなわち、この混合構造は、実質的にエルゴード的確率過程である散乱挙動を有する。
− 放射を発生させるエピタキシャル積層体の第１の主領域（キャリア要素（例えばキャリア）に面している主領域）に、反射層が堆積または形成されており、この反射層が、エピタキシャル積層体において発生する電磁放射の少なくとも一部分を、エピタキシャル積層体中に反射する。
− エピタキシャル積層体の厚さは、２０μｍ以下の範囲、特に１０μｍ以下の範囲である。
− エピタキシャル積層体は、少なくとも一領域が混合構造（intermixing structure）である少なくとも１層の半導体層を含んでおり、この混合構造によって、理想的にはエピタキシャル積層体における近似的に光のエルゴード分布につながり、すなわち、この混合構造は、実質的にエルゴード的確率過程である散乱挙動を有する。
薄膜発光ダイオードチップの基本的な原理は、例えば非特許文献１に記載されており、この点に関するこの文書の開示内容は、参照によって本文書に組み込まれている。
薄膜発光ダイオードチップは、ランバート面の発光体の良好な近似であり、したがって、ヘッドライトにおける用途に特に良好に適している。
好ましい一構造形態においては、第１の接続層は、部分的に半導体ボディとキャリアとの間に延在している。キャリアとは反対側の活性領域の面に配置されている第１の半導体層を、この第１の接続層によって電気的に接触接続することができる。したがって、半導体ボディを電気的に接触接続する目的で、あらかじめ作製された半導体ボディ上に形成される層、特に、半導体チップの外部電気コンタクトが、半導体チップの放射出口領域（キャリアとは反対側の半導体ボディの面に形成されている）に存在しないようにすることができる。
好ましい一発展形態においては、第１の接続層は、半導体チップの平面視においてキャリアを完全に覆っている。したがって、第１の接続層の形成時、特定の構造に堆積させる、または堆積させた接続層を構造化するステップを、省くことができる。
好ましいさらなる構造形態においては、第２の半導体層は、放出領域において、第２の接続層に導電接続されている。第２の接続層は、特に、少なくとも部分的に、第２の半導体層に直接隣接していることができる。
放出領域における第２の接続層によって、第２の半導体層とのオーミックコンタクトが形成されていることがさらに好ましい。したがって、半導体ボディ内への荷電キャリアの注入が単純化されている。
さらなる好ましい構造形態においては、第２の接続層は、部分的に半導体ボディとキャリアとの間に延在している。結果として、第１の接続層および第２の接続層を半導体ボディとキャリアとの間に形成することができる。第１の接続層および第２の接続層によって、それぞれ、放出領域において第１の半導体層および第２の半導体層を、半導体ボディの同じ側から電気的に接触接続することができる。したがって、外部電気コンタクトが存在しない、半導体チップの放射出口領域が、単純な方法で実現する。
言い換えれば、２層の接続層によって、放出領域および保護ダイオード領域を互いに逆並列に接続することができ、接続層それぞれは、少なくとも部分的に半導体ボディとキャリアとの間に延在している。
さらなる好ましい構造形態においては、第２の接続層は、部分的に、半導体ボディと第１の接続層との間、特に、放出領域と第１の接続層との間に延在している。
好ましい一発展形態においては、第２の接続層は、活性領域において発生する放射に対して反射性として具体化されている。したがって、本半導体チップの動作時に活性領域によってキャリアの方向に放出される放射を、第２の接続層において反射し、放射出口領域を通じて半導体チップから放出させることができる。したがって、半導体チップから放出される全放射出力を、さらに完全に最大化することができる。
さらなる好ましい発展形態においては、第２の接続層は、保護ダイオード領域において第１の半導体層に導電接続されている。したがって、放出領域と保護ダイオード領域の、順方向に関する逆並列接続を、単純な方法で実現することができる。この場合、半導体チップの中で逆並列接続を行うことができる。言い換えれば、逆並列接続を半導体チップの中に完全に組み込むことができる。
さらには、半導体ボディへのＥＳＤ保護の組み込みを、キャリアとは無関係に行うことができる。したがって、保護ダイオード領域の構造とはほぼ無関係にキャリアを形成することができる。特に、キャリアを、平面的とする、もしくは横方向に構造化されていない、またはその両方とすることができる。
特に、保護ダイオード領域および放出領域を逆並列に接続するために設けられる接続層と、保護ダイオード領域とを、半導体ボディの側にあるキャリアの主領域と放射出口領域との間に垂直方向に完全に形成することができる。したがって、半導体チップへの保護ダイオードの機能の組み込みを、単純な方法で形成することができる。
構造形態の一バリエーションにおいては、保護ダイオード領域がさらなる凹部を有し、第２の接続層は、第１の半導体層からさらなる凹部の中をキャリアの方向に延在していることがさらに好ましい。したがって、保護ダイオード領域の第１の半導体層を、さらなる凹部を介して活性領域を貫いて電気的に接触接続することができる。
半導体チップのコンタクトの一方、特に、第２のコンタクトは、第２の接続層を外部から電気的に接触接続するように設けられていることが好ましい。一例として、ワイヤボンディング接続の場合、コンタクト、特に第２のコンタクトをボンディングパッドとして構成することができる。
この第２のコンタクトは、第２の接続層のうち半導体チップの外側からアクセス可能である領域によって形成することができる。
変形形態として、第２の接続層とは別に設けることのできるコンタクト層によって、第２のコンタクトを形成することもできる。この場合、コンタクト層は第２の接続層に導電接続されていることが好ましく、少なくとも部分的に第２の接続層に直接隣接していることがさらに好ましい。
好ましい一発展形態においては、コンタクト層は、少なくとも一部分が、保護ダイオード領域を横方向に画定している側面領域を覆っている。この場合、保護ダイオード領域のダイオード構造の電気的短絡を回避する目的で、コンタクト層と側面領域との間に絶縁層が形成されていることが好ましい。
コンタクト層は、保護ダイオード領域を横方向に完全に覆っていることもできる。したがって、活性領域において発生する放射に対してコンタクト層が非透過性である場合、静電放電の場合に保護ダイオード領域から放射が放出される状況を回避することが可能である。
この構造形態のバリエーションの場合、キャリアとは反対側の半導体ボディの面において、保護ダイオード領域における第１の半導体層がコンタクト層に導電接続されている。特に、保護ダイオード領域における第１の半導体層にコンタクト層が直接隣接していることができる。したがって、さらなる凹部の中に延在する第２の接続層によって、保護ダイオード領域の第１の半導体層を接触接続するステップを、省くことができる。
さらには、このコンタクト層によって、放出領域の第２の半導体層への導電接続が第２の接続層を介して形成されている。したがって、放出領域と保護ダイオード領域の逆並列接続が、単純な方法で実現する。
このコンタクトは、半導体チップの平面視において、保護ダイオード領域を少なくとも部分的に覆っていることがさらに好ましい。特に、このコンタクト（例えばボンディングパッドとして具体化されている）は、保護ダイオード領域を完全に覆っていることができる。言い換えれば、保護ダイオード領域を、コンタクトの下で半導体チップの中に組み込むことができる。したがって、この目的のために放出領域の範囲をさらに減少させる必要なしに、保護ダイオード領域を半導体チップの中に組み込むことができる。
あるいは、このコンタクトおよび保護ダイオード領域を、半導体チップの平面視において互いに並べて配置することができる。この場合、コンタクトは、第２の接続層によって、または第２の接続層上に配置されるコンタクト層によって、形成することができる。
半導体ボディ、特に活性領域は、ＩＩＩ−Ｖ族半導体材料を含んでいることがさらに好ましい。ＩＩＩ−Ｖ族半導体材料では、放射の発生時に高い内部量子効率を達成することができる。
好ましい一構造形態においては、半導体チップは、発光ダイオード半導体チップとして、特に、薄膜半導体チップとして具体化されており、この半導体チップは、インコヒーレントな放射、または部分的にコヒーレントな放射を発生させるように設けられていることがさらに好ましい。
一実施形態による、複数の放射放出半導体チップを製造する方法においては、放射を発生させる活性領域を有する半導体積層体を形成し、この活性領域は、第１の半導体層と第２の半導体層との間に配置される。半導体積層体は、例えばＭＯＶＰＥまたはＭＢＥによってエピタキシャルに堆積させることが好ましい。次いで、第２の半導体層および活性領域を貫いて延在する複数の凹部を形成する。特に、半導体積層体の堆積の完了後に、半導体積層体上に第１の接続層を形成し、この第１の接続層は、凹部において第１の半導体層に導電接続されており、かつ、部分的に第２の半導体層に導電接続されている。次いで、半導体積層体とキャリアとを備えている集合体（assemblage）を形成する。半導体積層体から複数の放出領域および複数の保護ダイオード領域を形成し、この場合、放出領域それぞれが少なくとも１つの凹部を有し、保護ダイオード領域それぞれにおいて、第１の接続層が第２の半導体層に導電接続されている。集合体を複数の半導体チップに個片化し、この場合、半導体チップそれぞれが少なくとも１つの放出領域と少なくとも１つの保護ダイオード領域とを有する。
この場合、個々の方法ステップは、必ずしも上に列挙した順序で実行する必要はない。
説明した方法においては、集合体を個片化するとき、それぞれが半導体ボディおよびキャリアを有する複数の半導体チップが形成される。半導体ボディそれぞれは、放出領域および保護ダイオード領域を備えている。したがって、ＥＳＤ放電に対する保護がすでに半導体チップに組み込まれている。したがって、例えばオプトエレクトロニクス部品のハウジングの中に、または回路基板上に半導体チップを実装するときに半導体チップが損傷する危険性が、最大限に減少する。
好ましい一形態においては、特に、半導体積層体から複数の放出領域および複数の保護ダイオード領域を形成するステップより前に、半導体積層体のための成長基板を、少なくとも部分的に除去する。このステップは、機械的に（例：研削、研磨、またはラッピングによって）、もしくは化学的に（例：湿式化学エッチングまたは乾式化学エッチングによって）、またはその両方によって、行うことができる。これに代えて、またはこれに加えて、レーザ除去法（レーザリフトオフ法）を使用することもできる。
第１の接続層は、半導体積層体から例えば湿式化学エッチングまたは乾式化学エッチングによる構造化によって放出領域および保護ダイオード領域を形成する前に、形成することが好ましい。特に、成長基板がもともと位置していた半導体積層体の面から、放出領域および保護ダイオード領域を形成することができる。
第１の接続層もしくは第２の接続層またはその両方は、金属（例えば、アルミニウム、銀、チタン、ロジウム、白金、ニッケル、金）、またはこれらの金属の少なくとも１種類を備えている金属合金、を含んでいることが好ましい。さらには、第１の接続層もしくは第２の接続層またはその両方を、多層構造として形成することもできる。
これに代えて、またはこれに加えて、第１の接続層もしくは第２の接続層またはその両方は、ＴＣＯ材料（透明導電性酸化物）、例えばインジウムスズ酸化物（ＩＴＯ）あるいは亜鉛酸化物を含んでいることもできる。
第１の接続層もしくは第２の接続層またはその両方は、好ましくはあらかじめ作製された半導体積層体上に、例えば堆積法（例：蒸着、スパッタリング）によって形成することができる。
説明した方法は、前述した半導体チップを製造する目的に特に適している。したがって、半導体チップに関連して記載した特徴は、本方法にも使用することができ、逆も同様である。
さらなる特徴、構造形態、および利点は、図面を参照しながらの例示的な実施形態の以下の説明から明らかになるであろう。
図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照数字を付してある。
図面と、図面に示した要素のサイズの関係は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素、特に層の厚さを誇張した大きさで示してある。
放射放出半導体チップの第１の例示的な実施形態は、図１Ｂに概略平面図として、図１Ａには線ＡＡ’に沿った対応する概略断面図として示してある。
半導体チップ１は、半導体積層体を有する半導体ボディ２と、キャリア５とを備えている。半導体ボディ２は、放出領域２３および保護ダイオード領域２４を有する。放出領域および保護ダイオード領域は、半導体チップの平面視において重なり合うことなく互いに並んで配置されている。
放出領域２３および保護ダイオード領域２４は、切取り部２９によって互いに隔てられている。切取り部は、垂直方向に、すなわち、半導体ボディ２の半導体層の主延在面に垂直な方向に、半導体ボディ２を完全に貫いて延在している。したがって、放出領域からの保護ダイオード領域の電気的絶縁が、単純な方法で実現する。
半導体ボディ２を形成している半導体積層体は、放射を発生させるために設けられている活性領域２０を備えており、この活性領域は、第１の半導体層２１と第２の半導体層２２との間に配置されている。第１の半導体層は、キャリア５とは反対側の活性領域の面に配置されている。
キャリア５とは反対側の半導体ボディ２の面には、半導体チップの、特に放出領域２３の放射出口領域１０が形成されている。半導体チップの動作時に放出領域の活性領域において発生する放射は、好ましくは大部分が放射出口領域を通じて半導体チップ１から放出される。
第１の半導体層２１は、導電型に関して第２の半導体層２２と異なっている。一例として、第２の半導体層をｐ導電型に、第１の半導体層をｎ導電型に具体化する、またはこの逆に具体化することができる。
したがって、活性領域２０は、ダイオード構造として配置されている。
放出領域２３および保護ダイオード領域２４を有する半導体ボディ２は、半導体ボディの側のキャリア５の第１の主領域５１に、結合層６によって接着結合されている。結合層は、例えば接着剤層またははんだ層とすることができる。
半導体ボディ２とキャリア５との間には第１の接続層３１が形成されている。半導体ボディ２は、放出領域において、第２の半導体層２２および活性領域２０を貫いて第１の半導体層２１の中に達する複数の凹部２５を有する。第１の接続層３１は、これら凹部の中に延在しており、キャリアの側の半導体ボディ２の面から第１の半導体層２１への導電接続を形成している。
半導体ボディは、保護ダイオード領域２４においては、第２の半導体層２２および活性領域２０を貫いて第１の半導体層２１の中に達するさらなる凹部２６を有する。このさらなる凹部は、保護ダイオード領域における第１の半導体層を電気的に接触接続するために設けられている。
さらには、半導体ボディ２とキャリア５との間に第２の接続層３２が形成されている。第２の接続層３２は、半導体チップの放出領域２３における第２の半導体層２２を電気的に接触接続する役割を果たす。
半導体チップ１は、第１のコンタクト４１および第２のコンタクト４２を有する。これらのコンタクトは、半導体チップを外部から電気的に接触接続するために設けられている。半導体チップの動作時、コンタクト間に電圧が印加される結果として、異なる側から電荷キャリアを活性領域内に注入して活性領域内で再結合させることで、放射を放出させることができる。
図示した例示的な実施形態においては、半導体ボディ２とは反対側のキャリア５の面から第１のコンタクト４１を介して、半導体チップ１を外部から電気的に接触接続することができる。第１のコンタクトは、キャリアの第２の主領域５２（半導体ボディ２とは反対側の主領域）を、好ましくは完全に、または少なくとも実質的に完全に覆っている。
第１のコンタクト４１は、キャリア５および結合層６を介して第１の接続層３１に導電接続されている。
第２のコンタクト４２は、第２の接続層３２に導電接続されており、好ましくは第２の接続層に直接隣接している。変形形態として、第２の接続層のうち外部からアクセス可能な領域によって、第２のコンタクト４２を形成することもできる。したがって、コンタクトを形成する目的に、必ずしも追加のコンタクト層は要求されない。
保護ダイオード領域２４において、第１の半導体層２１は第２の接続層３２に導電接続されており、第２の接続層３２は、さらなる凹部２６の中を第１の半導体層からキャリア５の方向に延在している。活性領域の電気的短絡を回避する目的で、さらなる凹部２６の領域に第１の絶縁層７１が形成されており、この第１の絶縁層は、さらなる凹部２６の側面領域を覆っている。
さらには、保護ダイオード領域２４において、第２の半導体層２２と第２の接続層３２との間に第１の絶縁層７１が形成されており、したがって、保護ダイオード領域においては第２の接続層と第２の半導体層との間の直接的な電気的接触が回避されている。
保護ダイオード領域２４において、第２の半導体層２２は、第１の接続層３１に導電接続されている。第２の接続層３２は切取り部３６を有し、この切取り部３６の中を第１の接続層が第２の半導体層２２まで延在している。
放出領域２３における活性領域２０の電気的短絡を回避する目的で、凹部２５の側面領域と第１の接続層３１との間に第２の絶縁層７２が形成されている。
さらには、第１の接続層３１と第２の接続層３２との間に第２の絶縁層が延在している。したがって、これらの接続層の間の電気的短絡が、単純な方法で回避される。
第１の絶縁層７１および第２の絶縁層７２は、一例として、酸化物（例：酸化ケイ素、酸化チタン）、窒化物（例：窒化ケイ素）、または酸窒化物（例：酸窒化ケイ素）を含んでいる、またはこのような材料から成ることができる。
複数の凹部２５は、電荷キャリアを第１の半導体層２１を介して活性領域２０の中に横方向に一様に注入する役割を果たす。凹部２５は、一例として、行列状に、またはハニカムパターンの形に配置することができる。特に、第１の半導体層２１の横方向導電率が十分であるならば、本半導体チップの実施形態として、第１の半導体層２１を電気的に接触接続するための凹部２５が放出領域において１つのみである実施形態も考えられる。
半導体チップの平面視において、保護ダイオード領域２４の範囲は、放出領域２３の範囲よりも小さいことが好ましい。特に、保護ダイオード領域の範囲は、半導体チップ１の範囲の最大で１０％、特に好ましくは最大で５％、最も好ましくは最大で１％である。
一例として、本半導体チップは１ｍｍの縁部長さを有することができ、保護ダイオード領域は６０μｍの縁部長さを有することができる。したがって、この例では、保護ダイオード領域は半導体チップの全範囲の０．４％未満を覆っており、したがって、半導体チップに保護ダイオード領域を組み込むことによって、半導体チップによって放出される放射出力が大きく減少することはない。
保護ダイオード領域２４の範囲が６０μｍ×６０μｍであっても、例えばＪＥＤＥＣ半導体技術協会の規格ＪＥＳＤ２２−Ａ１１４−Ｅに準拠するＥＳＤ保護が提供され、ＥＳＤパルスによって温度がわずかに上昇するのみである。したがって、保護ダイオードの機能を、極めてコンパクトかつ容易な製造工程で半導体チップに組み込むことができる。
図２は、半導体チップ１における電流の経路を概略的に示している。以下では、一例として、第１の半導体層がｎ導電型、第２の半導体層がｐ導電型に具体化されている場合の電流経路について説明する。
第２のコンタクト４２に第１のコンタクト４１を基準とする正の電圧が存在するとき、電子は、第１のコンタクト４１からキャリア５および結合層６を通じて第１の接続層３１を介して第１の半導体層２１の中に注入される。第２のコンタクト４２からは、正孔が第２の接続層３２を介して放出領域２３の第２の半導体層２２の中に注入され、したがって、活性領域２０において電子と正孔が再結合し、放出領域において放射が放出される。したがって、外部から印加される電圧がこの極性であるとき、放出領域は順方向に動作する。
これとは対照的に、保護ダイオード領域２４においては、第１の半導体層２１は第２の接続層を介して第２のコンタクト４２に導電接続されている。さらには、保護ダイオード領域２４において、第２の半導体層２２は、第１の接続層３１を介して第１のコンタクト４１に導電接続されている。したがって、放出領域２３の順方向と保護ダイオード領域２４の順方向は、互いに逆並列であり、したがって、外部コンタクト４１，４２の動作電圧が存在するとき、保護ダイオード領域２４は逆方向に動作する。結果として、注入される電流は、保護ダイオード領域２４をまったく流れない、またはわずかに流れるにすぎない。
その一方で、例えば、放出領域２３における帯電に起因して活性領域２０に逆方向に存在する望ましくない電圧は、保護ダイオード領域２４を介して解放することができる。結果として、静電放電による損傷に対して放出領域を保護する保護ダイオードの機能が、半導体ボディ２に組み込まれる。
半導体ボディ２、特に活性領域２０は、ＩＩＩ−Ｖ族半導体材料を含んでいることが好ましい。
ＩＩＩ−Ｖ族半導体材料は、紫外スペクトル範囲（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ）から、可視スペクトル範囲（特に青色〜緑色の放射の場合のＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、または特に黄色〜赤色の放射の場合のＩｎｘＧａｙＡｌ１−ｘ−ｙＰ）、さらには赤外スペクトル範囲（ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓ）の放射を発生させる場合に、特に適している。それぞれの場合において、０≦ｘ≦１、かつ０≦ｙ≦１、かつｘ＋ｙ≦１が成り立ち、特に、ｘ≠１、ｙ≠１、ｘ≠０、ｙ≠０の少なくとも１つが成り立つ。さらには、特に、上記の材料系のＩＩＩ−Ｖ族半導体材料では、放射の発生時に高い内部量子効率を得ることができる。
第１の接続層３１もしくは第２の接続層３２またはその両方は、それぞれ、金属（例えば、チタン、白金、ニッケル、金、銀、アルミニウム、ロジウム）、またはこれらの材料の少なくとも１種類を備えている金属合金を含んでいる、あるいは、金属または金属合金からなることが好ましい。これに代えて、またはこれに加えて、第１の接続層３１もしくは第２の接続層３２またはその両方は、ＴＣＯ材料（例えばＩＴＯ、亜鉛酸化物）を含んでいる、またはこのような材料からなることができる。
第２の接続層３２は、活性領域２０において発生する放射に対する高い反射率を有することがさらに好ましい。高い反射率に関しては、紫外および青色のスペクトル範囲では、例えば銀、アルミニウム、またはロジウムが適しており、赤色および赤外スペクトル範囲では、例えば金が適している。
第１のコンタクト４１および第２のコンタクト４２は、特に、第１および第２の接続層に関連して記載した金属、またはこれらの材料のうちの１種類を備えた金属合金を含んでいる、またはそのような材料からなることができる。特に、外部からの電気的な接触接続を単純な方法で、例えば、ボンディングワイヤによって、またははんだ付け結合によって形成できる材料が適している。一例として、金は、コンタクトの材料として特に適している。
反射性として具体化されている第２の接続層によって、活性領域内で発生してキャリア５の方向に放出される放射を、放射出口領域１０の方向に導き、放射出口領域１０を通じて半導体チップから放出させることができる。
さらには、保護ダイオード領域２４はキャリア５の外側に形成されている。したがって、保護ダイオードの機能が半導体チップに組み込まれている結果として、キャリア５に追加の要求条件が課されない。特に、キャリアを平面的とすることができ、さらには、まったく構造化しなくてよい。したがって、電荷キャリアをコンタクトからキャリアを通じて広い範囲において注入することができる。
キャリア５の材料としては、一例として、ドープすることのできる半導体材料（例えばゲルマニウムまたはシリコン）が適している。
図示した例示的な実施形態においては、第１のコンタクト４１による第１の接続層３１の電気的な接触接続と、第２のコンタクト４２による第２の接続層の電気的な接触接続は、一例として、単にキャリアの両側にコンタクト４１，４２を配置し、構造化されていない導電性のキャリアを通じて電荷キャリアが注入されることによって、達成されている。
説明した例示的な実施形態の変形形態として、キャリア５は、自身の中を垂直方向に延在しており導電性材料（例えば金属）によって満たされている少なくとも１つの切取り部を有することもできる。この場合、キャリアは、電気絶縁性として具体化することもできる。キャリアは、一例として、セラミック（例えば窒化アルミニウム、酸化アルミニウム、窒化ケイ素）を含んでいる、またはそのような材料からなることができる。
さらには、図示した例示的な実施形態の変形形態として、半導体ボディ２とは反対側のキャリア５の面を、電気コンタクトが存在しないように具体化することができる。したがって、半導体ボディの側のキャリアの面に電気コンタクト４１，４２を配置することができる。この場合、キャリアは、電気絶縁性として具体化されていることが好ましい。しかしながら、変形形態として、導電性のキャリアを使用することもできる。
さらなる代替形態として、図示した例示的な実施形態の変形形態として、コンタクト４１，４２を、半導体ボディ２とは反対側のキャリア５の面に配置することができ、したがって、キャリア５の一方の面からのみ半導体チップを導電接続することができる。一例として、第１の接続層３１を電気的に接触接続するための少なくとも１つの切取り部と、第２の接続層３２を電気的に接触接続するための少なくとも１つの切取り部とを、それぞれキャリア５に設けることができ、キャリアは電気絶縁性として具体化されていることが好ましく、切取り部それぞれはキャリア５の中を垂直方向に延在している。
図３Ａおよび図３Ｂは、半導体チップ１の第２の例示的な実施形態を概略図として示しており、図３Ｂは平面図として、図３Ａは線ＡＡ’に沿った断面図として示している。
この第２の例示的な実施形態は、図１Ａ、図１Ｂ、および図２に関連して説明した第１の例示的な実施形態とほとんど同じである。第１の例示的な実施形態とは異なる点として、第２のコンタクト４２がコンタクト層４２０によって形成されている。第２のコンタクト４２は、キャリア５とは反対側の保護ダイオード領域２４の面に形成されている。この場合、コンタクト４２は、半導体チップの平面視において保護ダイオード領域２４を覆っている。
コンタクト層４２０は、保護ダイオード領域を横方向に画定している、保護ダイオード領域２４の側面領域２４０を覆っている。
図示した例示的な実施形態においては、コンタクト層４２０は、保護ダイオード領域２４を横方向に完全に囲んでおり、さらに、保護ダイオード領域の側面領域２４０を完全に覆っている。このようにすることで、保護ダイオード領域２４をコンタクト層４２０によって完全に封止することができる。活性領域２０において発生する放射に対してコンタクト層が透過性ではない場合、例えば静電放電に起因して保護ダイオード領域２４において発生する放射が半導体チップから放出される状況を回避することができる。
変形形態として、コンタクト層４２０が、保護ダイオード領域２４の側面領域２４０の一部分のみを覆うこともできる。
コンタクト層４２０と保護ダイオード領域の側面領域との間には第３の絶縁層７３が配置されている。したがって、保護ダイオード領域２４において第１の半導体層２１と第２の半導体層２２がコンタクト層を通じて電気的に短絡することを回避することができる。
コンタクト層４２０は、第２の接続層３２に導電接続されている。したがって、第２のコンタクト４２は、コンタクト層４２０を介して保護ダイオード領域２４の第１の半導体層２１に導電接続されており、かつ、第２の接続層３２を介して放出領域の第２の半導体層２２に導電接続されており、いずれの導電接続もオーミックコンタクトによることが好ましい。
したがって、図１Ａ、図１Ｂ、および図２に関連して説明した第１の例示的な実施形態とは異なり、保護ダイオード領域２４の第１の半導体層２１を電気的に接触接続する目的で、保護ダイオード領域における第２の半導体層２２および活性領域２０を貫いて延在するさらなる凹部が必要ない。
保護ダイオード領域２４の第２の半導体層２２は、第１の例示的な実施形態に関連して説明したように、第１の接続層に導電接続されており、したがって、結合層６およびキャリア５を介して、第１のコンタクト４１に導電的に（特にオーミックコンタクトによって）導電接続されている。結果として、第２の実施形態においても、第１のコンタクト４１と第２のコンタクト４２の間に外部電圧が存在するとき、保護ダイオード領域２４と放出領域２３がそれぞれの順方向に関して互いに逆並列に接続されている。
コンタクト層４２０は、特に、接続層３１，３２に関連して記載した材料を含んでいる、またはこのような材料からなることができる。
コンタクト層４２０は、その材料に関して第２の接続層３２の材料とは異なっていることもできる。したがって、一例として、第２の接続層３２を、第２の半導体層２２に対する高い接触能力、もしくは、活性領域２０において発生する放射に対する高い反射率、またはその両方に基づいて選択することができ、コンタクト層４２０を、外部からの良好な電気的接触接続性（例えばワイヤボンディング接続による）に基づいて選択することができる。
第３の絶縁層７３は、特に、第１の絶縁層７１および第２の絶縁層７２に関連して記載した材料を含んでいる、またはこのような材料からなることができる。
図４は、第２の例示的な実施形態による半導体チップにおける電流経路を概略的に示している。この場合、前と同様に一例として、第２の半導体層２２がｐ導電型にドープされており、第１の半導体層２１がｎ導電型にドープされている場合について説明する。
電荷キャリアは、第１のコンタクト４１からキャリア５、結合層６、および第１の接続層３１を介して放出領域２３の凹部２５の中を通過し、第１の半導体層２１の中に達することができる。
その一方で、第１のコンタクト４１は、キャリア５、結合層６、および第１の接続層３１を介して、保護ダイオード領域２４の第２の半導体層２２に接続されている。
第２のコンタクト４２は、コンタクト層４２０および第２の接続層３２を介して、放出領域の第２の半導体層２２に接続されており、その一方で、保護ダイオード領域２４の第１の半導体層に導電接続されている。
したがって、放出領域２３のダイオード構造と保護ダイオード領域２４のダイオード構造が、それぞれの順方向に関して互いに逆並列に接続されている。第１のコンタクト４１を基準とする正の電圧が第２のコンタクト４２に存在するとき、放出領域２３のダイオード構造は順方向に動作するが、保護ダイオード領域２４は逆方向に動作する。
この第２の例示的な実施形態においては、保護ダイオード領域２４全体を第２のコンタクト４２の下に形成することができる。このようにすることで、保護ダイオードの機能を半導体チップ１に組み込むことができ、保護ダイオードを組み込むための追加の空間が要求されない。したがって、放射を発生させるために利用できる放出領域２３の範囲を維持しながら、保護ダイオードを半導体チップの中に組み込むことができる。
図５Ａ〜図５Ｆは、放射放出半導体チップの製造方法の例示的な一実施形態を、それぞれ概略断面図として示した中間ステップに基づいて示している。
以下では、一例として、図１に関連して説明したように具体化される半導体チップを製造する場合に基づいて、本方法について説明する。
半導体積層体２を形成する。半導体積層体は、第１の半導体層２１と第２の半導体層２２との間に配置される活性領域２０を備えている。半導体積層体２は、例えばエピタキシャルに（例えばＭＯＶＰＥまたはＭＢＥによって）堆積させることができる。さらには、半導体積層体２は、半導体積層体のための成長基板８の上に形成することができる。変形形態として、成長基板とは異なる補助キャリアの上に半導体積層体２を形成することもできる。
半導体積層体は、完成した半導体チップにおいて半導体ボディを形成する。
図５Ｂに示したように、成長基板８とは反対側の半導体積層体の面に、凹部２５を形成し、この凹部は、第２の半導体層２２および活性領域２０を貫いて第１の半導体層２１の中に達している。このステップは、半導体積層体の堆積が完了した後に行うことが好ましい。
さらに、半導体ボディにさらなる凹部２６を形成し、このさらなる凹部は、同様に、第２の半導体層２２および活性領域２０を貫いて第１の半導体層２１の中に達している。
凹部２５およびさらなる凹部２６は、例えば、湿式化学エッチングまたは乾式化学エッチングによって、共通のステップにおいて、または異なるステップにおいて連続的に、半導体積層体に形成することができる。
半導体積層体２の上に第１の絶縁層７１を形成し、この絶縁層は、さらなる凹部２６の側面領域を覆っている。さらに、第１の絶縁層７１は、成長基板８とは反対側の半導体積層体２の表面の一部分も覆っている。
次いで、図５Ｃに示したように、半導体ボディ２の上に第２の接続層３２を堆積させる。この第２の接続層３２は、部分的に第２の半導体層２２に直接隣接しており、さらには、さらなる凹部２６の中を第１の半導体層２１まで延在しており、第１の半導体層２１との導電接続を提供している。対照的に、半導体積層体の凹部２５には、第２の接続層３２の材料が存在しない。
第１の接続層３１および第２の接続層３２は、例えば蒸着またはスパッタリングによって堆積させることができる。
第２の接続層３２の上に第２の絶縁層７２を堆積させ、この場合、第２の絶縁層は凹部２５の側面領域を覆っている。凹部２５のうち第１の半導体層２１に隣接している領域（例えば凹部の底領域）は、第２の絶縁層が存在しないように具体化する。
さらに、第２の半導体層２２のうち第２の接続層の切取り部３６の領域には、第２の絶縁層が存在しない。
次いで、半導体積層体２の上に第１の接続層３１を堆積させ、この場合、第１の接続層３１は、半導体積層体を完全に、または少なくとも実質的に完全に覆っている。第１の接続層を構造化するステップ、または第１の接続層を特定の構造に堆積させるステップを省くことができる。
この場合、第１の接続層３１は、切取り部３６の領域において第２の半導体層２２に導電接続されており、凹部２５の領域において半導体積層体の第１の半導体層２１に接続されている。
次いで、図５Ｅに示したように、半導体積層体２、成長基板８、およびキャリア５を備えている集合体を形成する。キャリア５は、結合層６によって半導体積層体に接着的に固定する。
したがって、集合体を形成する前に、接続層３１，３２がすでに半導体積層体上に形成されている。
キャリアは、半導体積層体２を機械的に安定させる役割を果たす。この目的のために成長基板８はもはや不要であり、除去することができる。
この除去は、例えば機械的に（例：研削、ラッピング、または研磨によって）、もしくは化学的に（例：湿式化学エッチングまたは乾式化学エッチングによって）、またはその両方によって、行うことができる。これに代えて、またはこれに加えて、レーザ除去法を使用することもできる。
図５Ｆに示したように、半導体積層体２に切取り部２９を形成し、この切取り部は、半導体積層体２を放出領域２３と保護ダイオード領域２４とに隔てる。したがって、放出領域および保護ダイオード領域の形成は、半導体積層体上に第１および第２の接続層を形成した後にはじめて行われる。
さらには、半導体積層体２の材料を除去することによって、第２の接続層３２の一部分を露出させる。
この領域において、第２の接続層３２の上に第２の電気コンタクト４２を堆積させることができる。変形形態として、第２の接続層３２自体の表面を第２のコンタクトとして使用することもできる。さらに、半導体積層体２とは反対側のキャリア５の面に、第１のコンタクト４１を堆積させる。これらのコンタクトは、例えば蒸着またはスパッタリングによって堆積させることができる。
ここまで、１個のみの半導体チップを製造する方法について説明したが、これは単に説明を単純にするためである。本製造方法では、複数の半導体チップを互いに平行して製造することができ、この場合、集合体９を個片化することによって、集合体から半導体チップを形成する。
個片化するステップは、例えば、機械的に（例：切断、破断、または高圧水切断によって）、化学的に（例：湿式化学エッチングまたは乾式化学エッチングによって）、レーザ放射によって、またはこれらの組合せによって、行うことができる。
集合体９を半導体チップに個片化する結果として、放出領域２３および保護ダイオード領域２４を有する半導体ボディ２をそれぞれが備えた半導体チップが形成される。したがって、このように製造される半導体チップにおいては、保護ダイオード領域２４によって、保護ダイオードの機能が半導体チップの中、特に半導体ボディの中に、個片化の時点ですでに組み込まれている。結果として、個片化以降の段階から、静電放電に起因して生じうる損傷に対して放射放出半導体チップが保護される。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
Claims (14)
- キャリア（５）と、半導体積層体を有する半導体ボディ（２）と、を備えている放射放出半導体チップ（１）であって、
− 前記半導体積層体を有する前記半導体ボディ（２）に、放出領域（２３）および保護ダイオード領域（２４）が形成されており、
− 前記半導体積層体が、放射を発生させるために設けられている活性領域（２０）を備えており、前記活性領域が、第１の半導体層（２１）と第２の半導体層（２２）との間に配置されており、
− 前記第１の半導体層（２１）が、前記キャリア（５）とは反対側の前記活性領域（２０）の面に配置されており、
− 前記放出領域（２３）が、前記活性領域（２０）を貫いて延在する凹部（２５）を有し、
− 前記第１の半導体層（２１）が、前記放出領域（２３）において、第１の接続層（３１）に導電接続されており、前記第１の接続層（３１）が、前記第１の半導体層（２１）から前記凹部（２５）の中を前記キャリア（５）の方向に延在しており、
− 前記第１の接続層（３１）が、前記保護ダイオード領域（２４）において、前記第２の半導体層（２２）に導電接続されており、
− 前記第２の半導体層（２２）が、前記放出領域（２３）において、第２の接続層（３２）に導電接続されており、
− 前記第２の接続層（３２）は、部分的に前記半導体ボディ（２）と前記キャリア（５）との間に延在し、
前記第２の接続層が、前記保護ダイオード領域の前記第１の半導体層に導電接続されている、
放射放出半導体チップ。 - 前記放出領域と前記保護ダイオード領域が、それぞれの順方向に関して互いに逆並列に接続されている、
請求項１に記載の半導体チップ。 - 前記放出領域および前記保護ダイオード領域が、横方向に互いに並んで配置されている、前記半導体ボディの領域である、
請求項１または請求項２に記載の半導体チップ。 - 前記半導体ボディが前記キャリアに接着結合されており、前記第１の接続層が、部分的に前記半導体ボディと前記キャリアとの間に延在している、
請求項１から請求項３のいずれかに記載の半導体チップ。 - 前記第２の接続層が、部分的に前記放出領域と前記第１の接続層との間に延在している、
請求項１から請求項４のいずれかに記載の半導体チップ。 - 前記保護ダイオード領域がさらなる凹部（２６）を有し、前記第２の接続層が、前記第１の半導体層から前記さらなる凹部の中を前記キャリアの方向に延在している、
請求項１から請求項５のいずれかに記載の半導体チップ。 - 前記第２の接続層を外部から接触接続するために設けられているコンタクト（４２）、
を有する、
請求項１から請求項６のいずれかに記載の半導体チップ。 - 前記コンタクトがコンタクト層（４２０）によって形成されており、前記コンタクト層（４２０）の少なくとも一部分が、前記保護ダイオード領域を横方向に画定している側面領域（２４０）を覆っている、
請求項７に記載の半導体チップ。 - 前記コンタクトが、前記半導体チップの平面視において、前記保護ダイオード領域を少なくとも部分的に覆っている、
請求項８に記載の半導体チップ。 - 前記コンタクトおよび前記保護ダイオード領域が、前記半導体チップの平面視において互いに並んで配置されている、
請求項７に記載の半導体チップ。 - 前記第１の接続層は、前記半導体チップの平面視において前記キャリアを完全に覆っている、
請求項１から請求項１０のいずれかに記載の半導体チップ。 - 複数の放射放出半導体チップ（１）を製造する方法であって、
ａ）放射を発生させるために設けられる活性領域（２０）を有する半導体積層体（２）を形成するステップであって、前記活性領域が、第１の半導体層（２１）と第２の半導体層（２２）との間に配置されている、前記ステップと、
ｂ）前記第２の半導体層（２２）および前記活性領域（２０）を貫いて延在する複数の凹部（２５）を形成するステップと、
ｃ）前記半導体積層体（２）上に第１の接続層（３１）を形成するステップであって、前記第１の接続層（３１）が、前記凹部（２５）において、前記第１の半導体層（２１）に導電接続されており、前記第１の接続層（３１）が、部分的に前記第２の半導体層（２２）に導電接続されている、前記ステップと、
ｄ）前記半導体積層体（２）とキャリア（５）とを備えている集合体（９）を形成するステップと、
ｅ）前記半導体積層体（２）から複数の放出領域（２３）および複数の保護ダイオード領域（２４）を形成するステップであって、前記放出領域（２３）それぞれが少なくとも１つの凹部（２５）を有し、前記保護ダイオード領域（２４）それぞれにおいて、前記第１の接続層（３１）が前記第２の半導体層（２２）に導電接続されている、前記ステップと、
ｆ）前記集合体（９）を複数の半導体チップ（１）に個片化するステップと、
を含んでおり、
− 半導体チップ（１）それぞれが少なくとも１つの放出領域（２３）と少なくとも１つの保護ダイオード領域（２４）とを有し、
− 前記第２の半導体層（２２）が、前記放出領域（２３）において、第２の接続層（３２）に導電接続されており、
− 前記第２の接続層（３２）は、部分的に前記半導体ボディ（２）と前記キャリア（５）との間に延在し、
前記第２の接続層が、前記保護ダイオード領域の前記第１の半導体層に導電接続されている、
方法。 - ステップｅ）の前に、前記半導体積層体のための成長基板（８）を少なくとも部分的に除去する、
請求項１２に記載の方法。 - 請求項１から請求項１１のいずれかに記載の複数の半導体チップが製造される、
請求項１２または請求項１３に記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008059580.2 | 2008-11-28 | ||
| DE102008059580 | 2008-11-28 | ||
| DE102009006177.0 | 2009-01-26 | ||
| DE102009006177A DE102009006177A1 (de) | 2008-11-28 | 2009-01-26 | Strahlungsemittierender Halbleiterchip |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011537839A Division JP5669746B2 (ja) | 2008-11-28 | 2009-10-29 | 放射放出半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015015497A JP2015015497A (ja) | 2015-01-22 |
| JP5890498B2 true JP5890498B2 (ja) | 2016-03-22 |
Family
ID=42134160
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011537839A Active JP5669746B2 (ja) | 2008-11-28 | 2009-10-29 | 放射放出半導体チップ |
| JP2014193756A Active JP5890498B2 (ja) | 2008-11-28 | 2014-09-24 | 放射放出半導体チップ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011537839A Active JP5669746B2 (ja) | 2008-11-28 | 2009-10-29 | 放射放出半導体チップ |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US9054016B2 (ja) |
| EP (1) | EP2351079B1 (ja) |
| JP (2) | JP5669746B2 (ja) |
| KR (1) | KR101679092B1 (ja) |
| CN (1) | CN102227807B (ja) |
| DE (1) | DE102009006177A1 (ja) |
| TW (1) | TWI433309B (ja) |
| WO (1) | WO2010060404A1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008022942A1 (de) * | 2008-05-09 | 2009-11-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102008051048A1 (de) * | 2008-10-09 | 2010-04-15 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper |
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102010024079A1 (de) | 2010-06-17 | 2011-12-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| KR101154709B1 (ko) * | 2010-07-28 | 2012-06-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
| DE102010032813A1 (de) | 2010-07-30 | 2012-02-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| DE102010034665A1 (de) * | 2010-08-18 | 2012-02-23 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips |
| DE102010046792A1 (de) * | 2010-09-28 | 2012-03-29 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| DE102010056056A1 (de) * | 2010-12-23 | 2012-06-28 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines elektrischen Anschlussträgers |
| JP5777879B2 (ja) * | 2010-12-27 | 2015-09-09 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
| KR20120099318A (ko) * | 2011-01-26 | 2012-09-10 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| KR101762324B1 (ko) * | 2011-01-27 | 2017-07-27 | 엘지이노텍 주식회사 | 발광 소자 |
| US8536594B2 (en) * | 2011-01-28 | 2013-09-17 | Micron Technology, Inc. | Solid state lighting devices with reduced dimensions and methods of manufacturing |
| DE102011011378A1 (de) * | 2011-02-16 | 2012-08-16 | Osram Opto Semiconductors Gmbh | Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips |
| CN106252482B (zh) | 2011-05-25 | 2019-08-23 | 欧司朗光电半导体有限公司 | 光电子半导体芯片 |
| KR20130021300A (ko) * | 2011-08-22 | 2013-03-05 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지, 및 라이트 유닛 |
| US8809897B2 (en) | 2011-08-31 | 2014-08-19 | Micron Technology, Inc. | Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods |
| DE102011112000B4 (de) * | 2011-08-31 | 2023-11-30 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Leuchtdiodenchip |
| US9490239B2 (en) | 2011-08-31 | 2016-11-08 | Micron Technology, Inc. | Solid state transducers with state detection, and associated systems and methods |
| US8723206B2 (en) | 2011-09-09 | 2014-05-13 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device with contact hole passing through active layer |
| EP2573827B1 (en) * | 2011-09-23 | 2018-04-18 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| DE102011116232B4 (de) * | 2011-10-17 | 2020-04-09 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| DE102011054891B4 (de) * | 2011-10-28 | 2017-10-19 | Osram Opto Semiconductors Gmbh | Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds |
| CN103094274B (zh) * | 2011-11-01 | 2016-02-10 | 三星电子株式会社 | 半导体发光装置 |
| DE102012108763B4 (de) | 2012-09-18 | 2023-02-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer halbleiterchip und lichtquelle mit dem optoelektronischen halbleiterchip |
| DE102012109028A1 (de) | 2012-09-25 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102012110909A1 (de) * | 2012-11-13 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips |
| KR20140098564A (ko) * | 2013-01-31 | 2014-08-08 | 삼성전자주식회사 | 반도체 발광소자 |
| KR102080775B1 (ko) * | 2013-06-19 | 2020-02-24 | 엘지이노텍 주식회사 | 발광소자 |
| TWI661578B (zh) | 2013-06-20 | 2019-06-01 | 晶元光電股份有限公司 | 發光裝置及發光陣列 |
| FR3011381B1 (fr) * | 2013-09-30 | 2017-12-08 | Aledia | Dispositif optoelectronique a diodes electroluminescentes |
| DE102013112881A1 (de) | 2013-11-21 | 2015-05-21 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102014105188A1 (de) | 2014-04-11 | 2015-10-15 | Osram Opto Semiconductors Gmbh | Halbleiterchip, optoelektronisches Bauelement mit Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
| DE102014116512A1 (de) * | 2014-11-12 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement |
| JP6351531B2 (ja) | 2015-03-23 | 2018-07-04 | 株式会社東芝 | 半導体発光素子 |
| DE102015108056A1 (de) * | 2015-05-21 | 2016-11-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| KR102388284B1 (ko) * | 2015-05-26 | 2022-04-19 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 |
| DE102015114010A1 (de) * | 2015-08-24 | 2017-03-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Verfahren zum Betrieb eines optoelektronischen Bauelements |
| KR102378952B1 (ko) * | 2015-08-27 | 2022-03-25 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| DE102015116865A1 (de) | 2015-10-05 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip |
| KR102463323B1 (ko) * | 2015-11-03 | 2022-11-04 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 및 발광소자 패키지 |
| CN105896739A (zh) * | 2016-05-19 | 2016-08-24 | 吴永良 | 一种带无线充电的门锁装置 |
| DE102016114550B4 (de) * | 2016-08-05 | 2021-10-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement und Verfahren zur Herstellung von Bauelementen |
| DE102017104735B4 (de) | 2017-03-07 | 2021-09-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip |
| DE102017113949A1 (de) | 2017-06-23 | 2018-12-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102018119688B4 (de) * | 2018-08-14 | 2024-06-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| JP6909983B2 (ja) * | 2018-11-29 | 2021-07-28 | 日亜化学工業株式会社 | 発光素子 |
| US11508715B2 (en) * | 2020-04-24 | 2022-11-22 | Creeled, Inc. | Light-emitting diode chip with electrical overstress protection |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6547249B2 (en) * | 2001-03-29 | 2003-04-15 | Lumileds Lighting U.S., Llc | Monolithic series/parallel led arrays formed on highly resistive substrates |
| KR100431760B1 (ko) | 2001-08-08 | 2004-05-17 | 삼성전기주식회사 | AlGaInN계 반도체 엘이디(LED) 소자 및 그 제조 방법 |
| US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
| CN100595938C (zh) * | 2002-08-01 | 2010-03-24 | 日亚化学工业株式会社 | 半导体发光元件及其制造方法、使用此的发光装置 |
| DE10308866A1 (de) * | 2003-02-28 | 2004-09-09 | Osram Opto Semiconductors Gmbh | Beleuchtungsmodul und Verfahren zu dessen Herstellung |
| DE102004005269B4 (de) | 2003-11-28 | 2005-09-29 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode |
| TWI229463B (en) * | 2004-02-02 | 2005-03-11 | South Epitaxy Corp | Light-emitting diode structure with electro-static discharge protection |
| US7279724B2 (en) | 2004-02-25 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection |
| US7064353B2 (en) | 2004-05-26 | 2006-06-20 | Philips Lumileds Lighting Company, Llc | LED chip with integrated fast switching diode for ESD protection |
| KR100665116B1 (ko) | 2005-01-27 | 2007-01-09 | 삼성전기주식회사 | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 |
| TWI257186B (en) * | 2005-09-29 | 2006-06-21 | Formosa Epitaxy Inc | Light-emitting diode chip |
| JP2007157926A (ja) * | 2005-12-02 | 2007-06-21 | Sanken Electric Co Ltd | 保護ダイオードを伴った半導体発光装置及びその製造方法 |
| US7994514B2 (en) * | 2006-04-21 | 2011-08-09 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with integrated electronic components |
| US7601989B2 (en) * | 2007-03-27 | 2009-10-13 | Philips Lumileds Lighting Company, Llc | LED with porous diffusing reflector |
| KR100849826B1 (ko) * | 2007-03-29 | 2008-07-31 | 삼성전기주식회사 | 발광소자 및 이를 포함하는 패키지 |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| JP2009016467A (ja) * | 2007-07-03 | 2009-01-22 | Sony Corp | 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置 |
| DE102007061479A1 (de) | 2007-12-20 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip mit Überspannungsschutz |
| DE102008022942A1 (de) * | 2008-05-09 | 2009-11-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102008034560B4 (de) * | 2008-07-24 | 2022-10-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips |
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102009053064A1 (de) * | 2009-11-13 | 2011-05-19 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
| DE102009056386B4 (de) * | 2009-11-30 | 2024-06-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiterbauelements |
-
2009
- 2009-01-26 DE DE102009006177A patent/DE102009006177A1/de not_active Withdrawn
- 2009-10-29 EP EP09767932.8A patent/EP2351079B1/de active Active
- 2009-10-29 US US13/123,421 patent/US9054016B2/en active Active
- 2009-10-29 JP JP2011537839A patent/JP5669746B2/ja active Active
- 2009-10-29 KR KR1020117014630A patent/KR101679092B1/ko active IP Right Grant
- 2009-10-29 CN CN2009801478179A patent/CN102227807B/zh active Active
- 2009-10-29 WO PCT/DE2009/001524 patent/WO2010060404A1/de active Application Filing
- 2009-11-23 TW TW098139698A patent/TWI433309B/zh active
-
2014
- 2014-09-24 JP JP2014193756A patent/JP5890498B2/ja active Active
-
2015
- 2015-05-04 US US14/702,807 patent/US9590008B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102227807A (zh) | 2011-10-26 |
| JP2012510173A (ja) | 2012-04-26 |
| JP5669746B2 (ja) | 2015-02-12 |
| EP2351079B1 (de) | 2017-03-08 |
| DE102009006177A1 (de) | 2010-06-02 |
| WO2010060404A1 (de) | 2010-06-03 |
| TWI433309B (zh) | 2014-04-01 |
| US20150236070A1 (en) | 2015-08-20 |
| US9054016B2 (en) | 2015-06-09 |
| KR20110095918A (ko) | 2011-08-25 |
| KR101679092B1 (ko) | 2016-12-06 |
| US9590008B2 (en) | 2017-03-07 |
| JP2015015497A (ja) | 2015-01-22 |
| CN102227807B (zh) | 2013-10-16 |
| EP2351079A1 (de) | 2011-08-03 |
| TW201029232A (en) | 2010-08-01 |
| US20110260205A1 (en) | 2011-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5890498B2 (ja) | 放射放出半導体チップ | |
| JP5511813B2 (ja) | 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 | |
| KR101590204B1 (ko) | 복사 방출 반도체칩 | |
| JP6104158B2 (ja) | オプトエレクトロニクス半導体チップ、およびオプトエレクトロニクス半導体チップの製造方法 | |
| US20120223416A1 (en) | Thin-film semiconductor component with protection diode structure and method for producing a thin-film semiconductor component | |
| US9825198B2 (en) | Method of producing a plurality of optoelectronic semiconductor chips, and optoelectronic semiconductor chip | |
| JP5813138B2 (ja) | キャリア基板、および半導体チップの製造方法 | |
| US8946761B2 (en) | Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip | |
| KR20150056559A (ko) | 서로 나란히 배치되는 복수의 활성 영역을 포함한 광전자 반도체 칩 | |
| KR102550004B1 (ko) | 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5890498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |