CN102687271A - 具有保护二极管结构的薄膜半导体器件和用于制造薄膜半导体器件的方法 - Google Patents
具有保护二极管结构的薄膜半导体器件和用于制造薄膜半导体器件的方法 Download PDFInfo
- Publication number
- CN102687271A CN102687271A CN2010800515154A CN201080051515A CN102687271A CN 102687271 A CN102687271 A CN 102687271A CN 2010800515154 A CN2010800515154 A CN 2010800515154A CN 201080051515 A CN201080051515 A CN 201080051515A CN 102687271 A CN102687271 A CN 102687271A
- Authority
- CN
- China
- Prior art keywords
- supporting mass
- semiconductor
- semiconductor device
- semiconductor body
- subregion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Abstract
本发明提出一种薄膜半导体器件(1),其具有支承体(5)和带有半导体层序列的半导体本体(2),所述半导体层序列包括设置用于产生辐射的有源区域(20)。半导体本体(2)可以借助第一接触部(31)和第二接触部(32)从外部接触。支承体(5)具有与半导体本体(2)电并联的保护二极管结构(7)。保护二极管结构(7)具有第一二极管(71)和第二二极管(72)。第一二极管(71)和第二二极管(72)就其正向而言彼此相反地电串联。此外,提出了一种用于制造薄膜半导体器件的方法。
Description
本发明申请涉及一种具有设置用于产生辐射的有源区域的薄膜半导体器件,其具有保护二极管结构。
在光电子半导体器件中,例如发光二极管半导体芯片中,常常存在的危险是由于静电放电(electrostatic discharge,ESD)损害甚至损毁光电子半导体器件。为了避免这类损害可以将保护二极管与产生辐射的二极管电并联,其中保护二极管和产生辐射的二极管的正向彼此反平行地确定方向。
由于所述连接,当在产生辐射的二极管的反向上施加电压时,电流流过保护二极管。由于所述流过保护二极管的电流,使确定发射辐射的二极管结构在反向上的电学特性变得困难。特别是其导致难以确定极性,即产生辐射的二极管的正向。
待实现的目的是给出一种半导体器件,其对于ESD损害进行保护,并且其中能够以简单的方式确定产生辐射的二极管的极性。此外,应当给出一种方法,借助所述方法能够简化地实现所述半导体器件。
所述目的通过独立权利要求的主题来实现。扩展方案和改进方案是从属权利要求的主题。
根据实施形式,薄膜半导体器件具有支承体和带有半导体层序列的半导体本体。半导体层序列包括设置用于产生辐射的有源区域。半导体本体能够借助第一接触部和第二接触部从外部电连接。支承体具有与半导体本体电并联的保护二极管结构。保护二极管结构具有第一二极管和第二二极管。第一二极管和第二二极管就其正向而言彼此相反地电串联。
借助保护二极管结构保护半导体本体不受静电放电。例如由于静电充电而产生的、相对于有源区域的正向来在反向上施加的电压能够通过保护二极管结构耗尽。因此避免了半导体本体的损害。
在本申请的范围内,薄膜半导体器件特别是理解为一种半导体器件,其中将用于半导体本体的半导体层序列的生长衬底完全地或至少局部地移除或变薄。
特别是可以实现为薄膜发光二极管半导体芯片的薄膜半导体器件的特征尤其在于以下至少之一:
–在半导体本体的朝向支承元件、例如支承体的第一主面上施加有反射层或者构成有例如作为集成在半导体层序列中的布喇格镜的反射层,所述半导体本体包括具有有源区域的半导体层序列,特别是外延层序列,所述反射层将在半导体层序列中产生的辐射的至少一部分反射回所述半导体层序列中;
–半导体层序列具有在20μm或更小的范围内、特别是在10μm的范围内的厚度;和/或
–半导体层序列包括至少一个带有具有混匀结构的至少一个面的半导体层,所述混匀结构在理想情况下引起在半导体层序列中近似遍历的光分布,这就是说所述混合结构具有尽可能遍历地随机的散射特性。
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等,Appl.Phys.Lett.(应用物理学快报)63(16),1993年10月18日,第2174–2176页中说明那样,其公开内容对此通过引用结合在本发明申请中。
支承体可以具有朝向半导体本体的第一主面和背离半导体本体的第二主面。
在优选的扩展方案中,保护二极管结构集成在支承体中。保护二极管结构可以特别是完全地在支承体的第一主面和第二主面之间构成。因此,具有集成的保护二极管结构的支承体的两个主面可以构成为平的。由此,简化了半导体本体在支承体上的固定。
在另一优选的扩展方案中,保护二极管结构至少当在半导体本体的反向上施加电压时,具有符合反向上的齐纳二极管的电流电压特性。特别是不仅第一二极管而且还有第二二极管可以按照齐纳二极管实现。
换言之,保护二极管结构的电流电压特性在有源区域的反向上具有阈值。当电压在量上小于所述阈值时,没有或至少基本上没有电流通过保护二极管结构。
所述阈值优选为至少1V,特别优选至少2V。进一步优选的是在量上大于有源区域的发光阈值的阈值。发光阈值在此理解为从其起半导体本体示出可测量的辐射发射的电压值。换言之,所述阈值优选至少大至使得半导体器件在量上与阈值相符并且在半导体本体的正向上施加的电压下发射辐射。
因此,当施加在量上小于阈值的测试电压时,尽管将保护二极管结构集成,但是薄膜半导体器件就有源区域而言在正向上具有比在反向上大的电流。因此,可以简单地确定薄膜半导体器件的极性。
此外,半导体本体的有源区域的电学特性可以借助在反向上施加的测试电压来检验。
换言之,保护二极管结构可以构成为使得薄膜半导体器件在施加测试电压时如常规的不具有集成的保护二极管的半导体器件一样表现。而当电压在量上大于阈值时,保护二极管结构只表现出相对小的阻抗,使得当在反向上施加在量上大至其能够造成半导体器件的损害的电压时,电流可以流过保护二极管结构。
在优选的扩展方案中,第一接触部借助第一接触层形成,其中第一接触层邻接支承体的第一子区域。进一步优选的是第二接触部借助第二接触层形成,其中第二接触层邻接支承体的第二子区域。于是,不仅第一接触部而且还有第二接触部可以分别与支承体的子区域导电连接。所述导电连接中的至少一个、优选两个导电连接都具有优选符合欧姆定律的或至少近似符合欧姆定律的电流电压特性,即电压与电流之间的线性关系。
优选地,支承体以半导体材料为基础。半导体材料特别适用于构成齐纳二极管。硅尤其基于其在电子学中的广泛使用和比较低廉并且大范围的可用性而是合适的。
支承体的第一子区域和第二子区域优选具有第一导电类型。因此,第一子区域和第二子区域就导电类型而言类型相同地构成。此外,优选的是在第一子区域和第二子区域中构成支承体的另一子区域,所述另一子区域具有与第一和第二子区域的第一导电类型不同的第二导电类型。例如,第一子区域和第二子区域可以构成为n导电的,而支承体的所述另外的区域可以构成为p导电的,使得形成npn结构。可替代地,支承体也可以就导电类型而言逆转地实现,使得相应地得到pnp结构。第一子区域和所述另外区域之间的过渡部可以形成保护二极管结构的第一二极管,并且第二子区域和所述另外区域之间的过渡部可以形成保护二极管结构的第二二极管。
在优选的扩展方案中,第一接触层和/或第二接触层借助绝缘层与支承体的所述另外区域电分离。第一接触层和第二接触层因此只在支承体的第一子区域或者在第二子区域中与支承体邻接。特别是绝缘层可以具有第一开口和第二开口,所述第一开口和第二开口在半导体器件的俯视图中与第一子区域或者第二子区域交叠。
在优选的改进方案中,第一子区域至少局部地围绕第二子区域。换言之,第一子区域实现为框架形的,并且至少局部地围绕第二子区域。
在优选的扩展方案中,半导体本体在横向上,即在沿着半导体本体的半导体层的主延伸平面延伸的方向上,划分为多个部段。在制造过程中,这些部段可以从半导体本体的共同的半导体层序列中产生。
在扩展方案变形中,半导体本体的部段至少部分地可以彼此独立地从外部电接触。特别是彼此独立地可从外部电接触的部段能够分别与至少一个、特别是分开的保护二极管结构相关联。相应地,半导体本体具有多个部段,所述部段分别对于ESD损害进行保护。
在可替代的扩展方案变形中,半导体本体的部段至少部分地彼此电串联。在这种情况下彼此串联连接的部段具有共同的保护二极管结构,所述保护二极管结构与所述串联的部段电并联。
可以在宽范围中自由选择接触部的布置,通过这些接触部,在半导体器件工作时载流子从不同的侧注入到半导体本体的有源区域中,并且可以在那里在发射辐射的情况下复合。
所述接触部中的至少一个可以设置在支承体的背离半导体本体的侧上。半导体本体可以在这种情况下通过在支承体中的至少一个穿通部与接触部导电连接。
可替代地或额外地可以将接触部中的至少一个设置在支承体的朝向半导体本体的侧上。特别是两个接触部都可以设置在支承体的朝向半导体本体的侧上。因此,半导体器件可以前侧地接触,其中前侧特别是可以理解为如下侧,大部分在有源区域中产生辐射从所述侧出射。
在用于制造多个半导体器件的方法中,根据实施形式,具有设置用于产生辐射的有源区域的半导体层序列沉积在生长衬底上。多个半导体本体由半导体层序列构成。将生长衬底至少局部地移除。提供一种具有多个保护二极管结构的支承体复合结构。将多个半导体本体相对于支承体复合结构定位,使得每个保护二极管结构与至少一个半导体本体相关联。建立半导体本体与保护二极管结构的导电连接。制成多个半导体器件,其中对于每个半导体器件均从支承体复合结构中形成支承体。
在此,方法步骤不必以上述列举的顺序实施。
因此,在将半导体本体固定在各相应关联的支承体上之前,保护二极管结构已经可以在支承体中构成。
因此,借助半导体本体与相应的支承体的连接已经建立了与相应的保护二极管结构的电连接,使得在制造时提早地、特别是还在从支承体复合结构中构成半导体器件之前已经保护半导体本体不受静电放电造成的损害。
在优选的实施方案中,在建立半导体本体与保护二极管结构的导电连接之后,实现了将生长衬底至少局部的移除。因此,可以将生长衬底用于机械稳定半导体本体,直到将半导体本体固定在支承体复合结构上。在固定之后,不再需要机械稳定半导体本体,使得可以将生长衬底移除。
然而与之不同地,生长衬底也可以在建立半导体本体与保护二极管结构的导电连接之前实现。
描述的方法特别适用于制造如上述描述所实现的半导体器件。因此,结合半导体器件来提及的特征也可以考虑用于所述方法,并且反之亦然。
其他的特征、扩展方案和适宜性由下面的实施例的描述结合附图得到。
附图示出:
图1A和1B以示意性的剖面图示出半导体器件的第一实施例,
图2A和2B以示意性的俯视图(图2B)以及相关的剖面图(图2A)示出半导体器件的第二实施例,
图3以与常规器件相比较的方式示出根据第一实施例的半导体器件的电流电压特征,
图4以示意性剖面图示出半导体器件的第三实施例,
图5以示意性剖面图示出半导体器件的第四实施例,
图6以示意性剖面图示出半导体器件的第五实施例,
图7A至7C示出借助分别在示意性剖面图中示出的中间层制造半导体器件的方法的实施例。
相同的、同类的或同作用的元件在附图中设有相同的附图标记。附图分别是示意性图示,并且因此不必符合比例。更确切地说,为了清楚性,可以夸大地示出比较小的元件和特别是层厚度。
图1A示出半导体器件1的第一实施例,所述半导体器件实现为薄膜LED半导体芯片。半导体器件1具有带有半导体层序列的半导体本体2,所述半导体层序列形成半导体本体。半导体层序列的生长衬底被完全移除。半导体层序列包括有源区域20,所述有源区域设置在第一半导体层21和第二半导体层22之间。第一半导体层和第二半导体层就其导电类型而言适宜地彼此不同,使得这些半导体层构成二极管结构。
半导体本体2设置在支承体5上,并且与其机械稳定地连接。所述连接借助连接层4实现,所述连接层4设置在支承体5的朝向半导体本体2的第一主面501和半导体本体2之间。
作为连接层适合的是例如焊接层或尤其导电的粘合层。
支承体5具有第一子区域51和第二子区域52,所述第一子区域和第二子区域分别具有相同的导电类型。例如,子区域可以分别构成为n导电的。此外,支承体5包括另一区域53,所述区域在第一子区域和第二子区域之间延伸,并且具有与第一导电类型不同的第二导电类型。因此,在第一子区域51和另一区域53之间以及在第二子区域52和另一区域53之间分别形成pn结。由此形成的第一二极管71和第二二极管72形成保护二极管结构7,在所述保护二极管结构中第一二极管和第二二极管就其正向而言彼此相反地电串联。此外,半导体器件包括第一接触部31和第二接触部32,所述接触部分别设置为用于从外部电接触半导体器件1。在示出的实施例中第一接触部和第二接触部分别构成在支承体的背离半导体本体2的第二主面502上。因此,半导体器件可以从背离半导体器件的辐射出射面10的侧起来电接触。
第一接触部31和第二接触部32分别借助第一接触层310或者第二接触层320形成。接触层310邻接支承体5的第一子区域51。此外,第二接触部32的第二接触层320邻接支承体的第二子区域52。
第一子区域51和第二子区域52可以也构成为使得第一子区域围绕、特别是完全地围绕第二子区域(未明确地示出)。
半导体本体具有凹部25,所述凹部从半导体本体的朝向支承体5的侧起延伸穿过有源区域20。
仅为了简化的示出,半导体本体2仅具有一个凹部25。凹部的数量越多,则载流子可以在横向上经由第一半导体层21更均匀地注入到有源区域中,使得辐射可以比较均质地从辐射出射面10出射。
在凹部25中构成第一连接层311,经由所述第一连接层第一半导体层21与第一接触部31导电连接。此外,凹部25中的第一接触层311借助另一绝缘层65与有源区域20和第二半导体层22电绝缘,为了避免电短路。
在半导体本体2的朝向支承体5的侧上,第二半导体层22具有第二连接层321,经由所述第二连接层,第二半导体层22与第二接触部32导电连接。
第一连接层和/或第二连接层优选包括金属或由金属组成,例如Ag、Rh、Ti、Pt、Pd、Au或Al,或者包括具有上述金属中至少一种的金属合金。所述金属还可以应用于接触层310和/或第二接触层320。
半导体本体2、特别是有源区域20,优选具有III-V族半导体材料。
III-V族半导体材料特别适于在紫外光谱范围(InxGayAl1-x-yN)经过可见光谱范围(特别是用于蓝色至绿色的辐射为InxGayAl1-x-yN,或特别是用于黄色至红色的辐射为InxGayAl1-x-yP)直至红外光谱范围(InxGayAl1-x-yAs)中的辐射产生。在此分别适用0≤x≤1、0≤y≤1和x+y≤1,特别是其中x≠1、y≠1、x≠0和/或y≠0。借助III-V族半导体材料、特别是来自所述材料系的半导体材料,可以在产生辐射时进一步获得高的内部量子效率。
支承体5优选包括半导体材料或由半导体材料组成。硅特别适于用作支承体材料,特别是由于设立的硅工艺和比较低廉的可用性。然而也可以应用其他的半导体材料,例如Ge或GaAs。
此外,支承体5具有穿通部55,所述穿通部从支承体的第一主面501延伸至与第一主面相对置的第二主面502。经由所述穿通部,可以从支承体的背离半导体本体的侧电接触半导体本体。
在支承体的另一区域53和第一接触层310之间以及第二接触层320之间设置了绝缘层6。因此,第一接触部31和第二接触部32分别只经由第一子区域或者第二子区域51或者52导电地借助欧姆连接与支承体连接。对此,绝缘层6具有开口,在所述开口中接触层310、320邻接支承体5。
绝缘层6和/或另一绝缘层65优选包括例如氧化硅、氧化钛的氧化物,例如氮化硅的氮化物或者例如氮氧化硅的氮氧化合物,或由上述材料之一所组成。
在图1B中示意性示出半导体器件1内的电流路径。在此,第一半导体层21例如构成为n导电的,并且第二半导体层22相应地构成为p导电的。此外,支承体5的第一和第二子区域51或者52分别实现为n导电的,并且支承体的另一区域53实现为p导电的。
当在第二接触部32相对于第一接触部31施加正电压时,有源区域20在正向上工作,使得载流子从不同的侧经由第一半导体层21和第二半导体层22注入到有源区域中,并且在那里在发射辐射的情况下复合。当在反向上施加电压时,其可以经由保护二极管结构7耗尽。第一二极管71和第二二极管72在此分别实现为齐纳二极管,使得当在反向上施加电压时,只有从一定的阈值起才有显著的电流流过保护二极管结构。当电压在量上大于阈值电压时,那么保护二极管结构只具有比较小的阻抗,使得在静电充电的情况下,载流子可以经由保护二极管结构耗尽,并且由此可以尽可能地避免损害半导体本体的危险。
相应的电流电压特征在图3中示意性地示出,其中曲线81对于根据第一实施例的半导体器件示出所施加的电压U与电流I的关系,其中电压和电流分别以任意单位给出。与此比较,曲线82示出常规器件的电流电压特性,其中简单的保护二极管与有源区域反并联。与曲线81不同,该曲线在量上比较小的负电压下已经具有较小的阻抗。于是,在附图中借助箭头83表明的测试电压下,在常规器件中在有源区域的反向上也会有非常大的电流流过,使得不可能,或者只能非常困难地确定半导体器件的极性。
与此不同地,在具有两个就其正向而言彼此相反地连接的齐纳二极管的保护二极管结构中,在测试电压下会没有或至少基本上没有电流流过保护二极管结构,使得虽然集成有保护二极管结构,仍能够以简单的方式实现器件极性的确定。
然而,在半导体本体20的反向上施加的在量上很高的电压下,保护二极管结构7的阻抗很小,使得半导体器件借助集成的保护二极管结构有效地对由于静电放电造成的损害进行保护。
此外,图3示出具有第一二极管71和第二二极管72的保护二极管结构7的等效电路图85,其中保护二极管结构与有源区域20电并联。
半导体器件的第二实施例在图2A和2B中用示意性俯视图以及用沿着线AA’的示意性剖面图示出。
与第一实施例的区别是接触部31和32分别设置在支承体5的朝向半导体本体2的侧上。因此,支承体5可以构成为不具有穿通部55。
于是,第一接触部31、第二接触部32和半导体本体2在横向上并排设置。
当然,接触部之一也可以设置在支承体的朝向半导体本体2的侧上,并且另一接触部可以设置在支承体的背离半导体本体的侧上,并且如结合第一实施例所描述,这些接触部经由穿过支承体的穿通部与半导体本体连接。
半导体器件的第三实施例在图4中以剖面图示意性示出。与第一实施例不同,半导体本体2不具有凹部25。为了将第一半导体层21与第一接触部31导电连接,第一连接层311伸展超过第一半导体层21的上侧,并且经由该斜坡延伸至第一接触层310。斜坡借助平坦化层9形成,所述平坦化层将第一连接层同时与有源区域20和第二半导体层22电分离。平坦化层以适宜的方式实现为电绝缘的。例如,平坦化层包括BCB(苯并环丁烯)、二氧化硅或氮化硅之一或者由其组成。
此外,半导体器件1具有封装91,其特别是保护半导体本体2不受机械损害和/或不利的外部环境影响,例如湿气。
在图5中以剖面图示意性示出半导体元件的第四实施例,其中所述半导体器件基本上如结合图1所描述那样来实现。
与此不同地,半导体本体2具有多个部段,在所述实施例中仅示例性地为的两个部段2A和2B。在制造半导体器件时,所述部段来自于半导体本体2的共同的半导体层序列。例如,所述部段通过湿化学和/或干化学的刻蚀步骤彼此电分离。
如结合图1描述那样,半导体本体的部段可以分别经由第一接触部31和第二接触部32从外部电接触。这些部段可以因此彼此独立地从外部电激励。例如,这些部段可以矩阵形地构成为图像显示装置。
部段2A和2B分别与保护二极管结构7相关联,其如结合图1描述那样构成在支承体中。因此,半导体本体的每个部段均单独地借助保护二极管结构来设置,然而可以以简单方式在其反向上的电特性方面进行检验。
半导体器件的第六实施例在图6中以剖面图示意性示出。所述实施例基本上符合相关图5说明的第四实施例。与此不同的是半导体本体2A、2B的部段彼此串联地电连接。此外,部段2A、2B与共同的保护二极管7相关联。部段彼此间的串联连接借助另一连接层34实现。借助所述另一连接层,形成部段2A的第一半导体层21穿过凹部25与半导体本体2的第二部段2B的第二半导体层22的导电连接。适用于所述另一连接层的特别是结合第一和第二连接层提及的材料之一。
用于制造半导体器件的方法的实施例在图7A至7C中借助分别以示意性剖面图示出的中间步骤示出。
在此仅示例性地对于根据结合图1A描述的第一实施例构成的半导体器件来示出制造。此外,为了简化示出而示出了仅一个半导体器件。显然地,借助所述方法可以同时制造大量半导体器件。
具有有源区域20、第一半导体层21和第二半导体层22的半导体层序列200沉积在生长衬底上,优选外延地,例如借助MOCVD(金属有机化学气相淀积)或MBE(分子束外延法)来沉积。从背离生长衬底的侧起在半导体层序列中构成凹部25,所述凹部穿过有源区域20伸展到第一半导体层21中。这例如可以借助湿化学或干化学刻蚀实现。在凹部25的区域中,构成了另一绝缘层65,其覆盖了凹部25的侧面。在另一绝缘层65上构成第一连接层311,所述连接层与第一半导体层21导电连接。此外,在第二半导体层22上沉积了第二连接层321,例如借助蒸镀或溅射。
在图7B中示出支承体复合结构50的一部分,半导体芯片的支承体5从该支承体复合结构中形成。
支承体5具有穿通部55,分别穿过这些穿通部伸展有第一接触层310和第二接触层320。
如结合图1A描述那样,在支承体中构成第一子区域51、第二子区域52和另一区域53,这些区域形成具有两个齐纳二极管的保护二极管结构7。保护二极管结构可以经由第一接触层310和第二接触层320电接触。
因此,在将半导体本体固定在支承体上之前,保护二极管结构已经在支承体复合结构上构成。
将半导体本体2相对于支承体定位为使得在第一接触层310和第一连接层311之间或者第二接触层320和第二连接层321之间可以构成电接触。所述连接的构成可以借助连接层4,例如焊接层或导电的粘合层实现。
在将半导体本体2固定之后,不再需要用于机械稳定半导体本体的生长衬底23,并且因此可以将其移除。由于集成在支承体中的保护二极管结构,于是已经可以在将生长衬底移除期间将半导体本体对于ESD损害进行保护。
可替代地,在半导体本体固定在支承体5上之前,也可以移除生长衬底。在所述情况下,半导体本体2优选固定在辅助支承体上,可以将所述辅助支承体在半导体本体与支承体连接之后移除。
生长衬底的移除例如可以机械地,例如借助磨削、研磨或抛光,和/或化学地,例如借助湿化学或干化学刻蚀,和/或借助相干辐射、特别是激光辐射实现。
制成如结合图1A描述那样实现的半导体器件在图7C中示出。将支承体复合结构分割成多个分别具有至少一个半导体本体2的支承体5可以例如机械地,例如借助分裂、刻刮或折断和/或借助相干辐射、特别是激光辐射实现。于是,通过分割支承体复合结构得到半导体器件,在所述半导体器件中已经集成了保护二极管结构。
本专利申请要求德国专利申请10 2009 053 064.9的优先权,其公开内容通过引用结合于此。
本发明不局限于借助所述实施例的描述。相反,本发明包括任意新的特征以及特征的任意组合,这特别是包括在权利要求中的特征的任意组合,即使所述特征或所述组合本身在权利要求中或实施例中没有明确的说明。
Claims (15)
1.薄膜半导体器件(1),其具有支承体(5)和带有半导体层序列的半导体本体(2),所述半导体层序列包括设置用于产生辐射的有源区域(20),其中
-所述半导体本体(2)能够借助第一接触部(31)和第二接触部(32)从外部电接触;
-所述支承体(5)具有保护二极管结构(7),所述保护二极管结构与所述半导体本体(2)电并联;
-所述保护二极管结构(7)具有第一二极管(71)和第二二极管(72);并且
-所述第一二极管(71)和所述第二二极管(72)就其正向而言彼此相反地电串联。
2.根据权利要求1所述的半导体器件,
其中所述保护二极管结构集成到所述支承体中。
3.根据权利要求1或2所述的半导体器件,
其中所述保护二极管结构至少在所述半导体本体的反向上施加电压时具有符合齐纳二极管在反向上的电流电压特性。
4.根据权利要求1至3之一所述的半导体器件,
其中将用于所述半导体本体的所述半导体层序列的生长衬底移除。
5.根据权利要求1至4之一所述的半导体器件,
其中所述第一接触部借助第一接触层(310)并且所述第二接触部借助第二接触层(320)形成,其中所述第一接触层邻接所述支承体的第一子区域(51),并且所述第二接触层邻接所述支承体的第二子区域(52);并且
其中所述支承体基于半导体材料,其中所述支承体的所述第一子区域和所述第二子区域具有第一导电类型,并且在所述第一子区域和所述第二子区域之间构成所述支承体的另一区域(53),所述另一区域具有与所述第一导电类型不同的第二导电类型。
6.根据权利要求5所述的半导体器件,
其中所述第一接触层和所述第二接触层借助绝缘层(6)与所述支承体的所述另一区域电分离。
7.根据权利要求5或6所述的半导体器件,
其中所述第一子区域至少局部地围绕所述第二子区域。
8.根据权利要求1至7之一所述的半导体器件,
其中所述半导体本体在横向上划分为多个部段(2A、2B)。
9.根据权利要求8所述的半导体器件,
其中所述半导体本体的这些部段能够至少部分彼此独立地从外部电接触,其中能够彼此独立地从外部电接触的这些部段分别与至少一个保护二极管结构相关联。
10.根据权利要求8或9所述的半导体器件,
其中所述半导体本体的这些部段至少部分地彼此电串联。
11.根据权利要求1至10之一所述的半导体器件,
其中所述接触部中的至少一个设置在所述支承体的背离所述半导体本体的侧上,其中所述半导体本体穿过所述支承体中的至少一个穿通部(55)与所述接触部导电连接。
12.根据权利要求1至11之一所述的半导体器件,
其中所述接触部中的至少一个设置在所述支承体的朝向所述半导体本体的侧上。
13.用于制造多个薄膜半导体器件(1)的方法,其具有下述步骤:
a)将具有设置用于产生辐射的有源区域(20)的半导体层序列(200)沉积在生长衬底(23)上;
b) 由所述半导体层序列构成多个半导体本体(2);
c)将所述生长衬底(23)至少局部地移除;
d)提供具有多个保护二极管结构(7)的支承体复合结构(50);
e)将多个所述半导体本体(2)相对于所述支承体复合结构(50)定位为使得每个所述保护二极管结构(7)与至少一个半导体本体(2)相关联;
f)建立所述半导体本体(2)与所述保护二极管结构(7)的导电连接;以及
g) 制成所述多个半导体器件,其中对于每个半导体器件均从所述支承体复合结构(50)中形成支承体(5)。
14.根据权利要求13所述的方法,
其中所述步骤c)在所述步骤f)之后执行。
15.根据权利要求13或14所述的方法,
其中制造根据权利要求1至12之一所述的半导体器件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009053064A DE102009053064A1 (de) | 2009-11-13 | 2009-11-13 | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
DE102009053064.9 | 2009-11-13 | ||
PCT/EP2010/067278 WO2011058094A1 (de) | 2009-11-13 | 2010-11-11 | Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102687271A true CN102687271A (zh) | 2012-09-19 |
CN102687271B CN102687271B (zh) | 2016-01-20 |
Family
ID=43384708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080051515.4A Active CN102687271B (zh) | 2009-11-13 | 2010-11-11 | 具有保护二极管结构的薄膜半导体器件和用于制造薄膜半导体器件的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20120223416A1 (zh) |
EP (1) | EP2499668B9 (zh) |
JP (1) | JP2013511142A (zh) |
KR (1) | KR20120099720A (zh) |
CN (1) | CN102687271B (zh) |
DE (1) | DE102009053064A1 (zh) |
WO (1) | WO2011058094A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105074945A (zh) * | 2013-03-29 | 2015-11-18 | 皇家飞利浦有限公司 | 包括波长转换器的发光设备 |
CN105593991A (zh) * | 2013-10-01 | 2016-05-18 | 欧司朗光电半导体有限公司 | 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法 |
CN107851644A (zh) * | 2015-07-15 | 2018-03-27 | 欧司朗光电半导体有限公司 | 光电子半导体器件 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
DE102010026344A1 (de) * | 2010-07-07 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiode |
JP5887638B2 (ja) | 2011-05-30 | 2016-03-16 | 億光電子工業股▲ふん▼有限公司Everlight Electronics Co.,Ltd. | 発光ダイオード |
WO2013021305A1 (en) * | 2011-08-10 | 2013-02-14 | Koninklijke Philips Electronics N.V. | Wafer level processing of leds using carrier wafer |
JP6470677B2 (ja) | 2012-03-30 | 2019-02-13 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 封止された半導体発光デバイス |
DE102012104494A1 (de) * | 2012-05-24 | 2013-11-28 | Epcos Ag | Leuchtdiodenvorrichtung |
DE102012108627B4 (de) | 2012-09-14 | 2021-06-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronische Halbleitervorrichtung und Trägerverbund |
DE102012217932B4 (de) * | 2012-10-01 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit Schutzschaltung |
DE102012217533A1 (de) * | 2012-09-27 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
KR101815486B1 (ko) * | 2012-09-27 | 2018-01-05 | 오스람 옵토 세미컨덕터스 게엠베하 | 보호 회로를 갖는 광전자 컴포넌트 |
DE102012112988A1 (de) * | 2012-12-21 | 2014-07-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer |
DE102013105631A1 (de) * | 2013-05-31 | 2014-12-04 | Osram Opto Semiconductors Gmbh | Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil |
FR3011383B1 (fr) * | 2013-09-30 | 2017-05-26 | Commissariat Energie Atomique | Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes |
DE102013221788B4 (de) * | 2013-10-28 | 2021-05-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements |
KR102171221B1 (ko) * | 2014-03-12 | 2020-10-28 | 삼성전자주식회사 | 수직형 불휘발성 메모리 장치 및 그 제조 방법 |
DE102014103828A1 (de) | 2014-03-20 | 2015-09-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen |
KR102181404B1 (ko) * | 2014-06-11 | 2020-11-23 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
KR102227769B1 (ko) * | 2014-11-06 | 2021-03-16 | 삼성전자주식회사 | 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 |
KR102221112B1 (ko) * | 2014-12-24 | 2021-02-26 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
DE102015104185A1 (de) * | 2015-03-20 | 2016-09-22 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
DE102015111487A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
DE102018119688A1 (de) * | 2018-08-14 | 2020-02-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
FR3102298B1 (fr) * | 2019-10-16 | 2022-07-29 | Aledia | Procede de protection d'un dispositif optoelectronique contre les decharges electrostatiques |
CN115188332A (zh) * | 2020-07-30 | 2022-10-14 | 华为技术有限公司 | 一种显示模组、电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015815A (ja) * | 1999-04-28 | 2001-01-19 | Sanken Electric Co Ltd | 半導体発光装置 |
US20080142817A1 (en) * | 2005-06-30 | 2008-06-19 | Cree, Inc. | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices |
JP2008235792A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
US20080308823A1 (en) * | 2006-01-30 | 2008-12-18 | Sanken Electric Co., Ltd. | Overvoltage-protected light-emitting semiconductor device, and method of fabrication |
CN100459329C (zh) * | 2003-11-28 | 2009-02-04 | 奥斯兰姆奥普托半导体有限责任公司 | 带有保护二极管的发光半导体器件 |
US20090159918A1 (en) * | 2003-12-09 | 2009-06-25 | Cree, Inc. | Semiconductor light emitting devices and submounts and methods for forming the same |
US20090194777A1 (en) * | 2008-02-05 | 2009-08-06 | Hymite A/S | Optoelectronic device submount |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3686569B2 (ja) * | 2000-03-02 | 2005-08-24 | シャープ株式会社 | 半導体発光装置及びそれを用いた表示装置 |
US6547249B2 (en) * | 2001-03-29 | 2003-04-15 | Lumileds Lighting U.S., Llc | Monolithic series/parallel led arrays formed on highly resistive substrates |
US7009199B2 (en) * | 2002-10-22 | 2006-03-07 | Cree, Inc. | Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current |
JP3789428B2 (ja) * | 2002-12-06 | 2006-06-21 | 星和電機株式会社 | 発光装置 |
JP2007511065A (ja) * | 2003-11-04 | 2007-04-26 | 松下電器産業株式会社 | 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法 |
KR100631521B1 (ko) * | 2004-04-17 | 2006-10-11 | 엘지전자 주식회사 | 발광 장치 와 그의 제조방법 |
WO2006005062A2 (en) * | 2004-06-30 | 2006-01-12 | Cree, Inc. | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices |
US8134292B2 (en) * | 2004-10-29 | 2012-03-13 | Ledengin, Inc. | Light emitting device with a thermal insulating and refractive index matching material |
TW200637033A (en) * | 2004-11-22 | 2006-10-16 | Matsushita Electric Ind Co Ltd | Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device |
US8044412B2 (en) * | 2006-01-20 | 2011-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Package for a light emitting element |
KR100746783B1 (ko) * | 2006-02-28 | 2007-08-06 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
TWI303872B (en) * | 2006-03-13 | 2008-12-01 | Ind Tech Res Inst | High power light emitting device assembly with esd preotection ability and the method of manufacturing the same |
CN100446288C (zh) * | 2006-08-01 | 2008-12-24 | 金芃 | 通孔垂直结构的半导体芯片及其制造方法 |
US20080035942A1 (en) * | 2006-08-08 | 2008-02-14 | Lg Electronics Inc. | Light emitting device package and method for manufacturing the same |
DE102007030129A1 (de) * | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
JP4585561B2 (ja) * | 2007-09-04 | 2010-11-24 | 株式会社東芝 | 半導体装置の製造方法 |
JP5229034B2 (ja) * | 2008-03-28 | 2013-07-03 | サンケン電気株式会社 | 発光装置 |
DE102008022942A1 (de) * | 2008-05-09 | 2009-11-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
-
2009
- 2009-11-13 DE DE102009053064A patent/DE102009053064A1/de not_active Withdrawn
-
2010
- 2010-11-11 KR KR1020127015287A patent/KR20120099720A/ko not_active Application Discontinuation
- 2010-11-11 US US13/497,979 patent/US20120223416A1/en not_active Abandoned
- 2010-11-11 JP JP2012538335A patent/JP2013511142A/ja active Pending
- 2010-11-11 EP EP10776685.9A patent/EP2499668B9/de active Active
- 2010-11-11 CN CN201080051515.4A patent/CN102687271B/zh active Active
- 2010-11-11 WO PCT/EP2010/067278 patent/WO2011058094A1/de active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015815A (ja) * | 1999-04-28 | 2001-01-19 | Sanken Electric Co Ltd | 半導体発光装置 |
CN100459329C (zh) * | 2003-11-28 | 2009-02-04 | 奥斯兰姆奥普托半导体有限责任公司 | 带有保护二极管的发光半导体器件 |
US20090159918A1 (en) * | 2003-12-09 | 2009-06-25 | Cree, Inc. | Semiconductor light emitting devices and submounts and methods for forming the same |
US20080142817A1 (en) * | 2005-06-30 | 2008-06-19 | Cree, Inc. | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices |
US20080308823A1 (en) * | 2006-01-30 | 2008-12-18 | Sanken Electric Co., Ltd. | Overvoltage-protected light-emitting semiconductor device, and method of fabrication |
JP2008235792A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
US20090194777A1 (en) * | 2008-02-05 | 2009-08-06 | Hymite A/S | Optoelectronic device submount |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105074945A (zh) * | 2013-03-29 | 2015-11-18 | 皇家飞利浦有限公司 | 包括波长转换器的发光设备 |
CN105074945B (zh) * | 2013-03-29 | 2018-02-02 | 飞利浦照明控股有限公司 | 包括波长转换器的发光设备 |
CN105593991A (zh) * | 2013-10-01 | 2016-05-18 | 欧司朗光电半导体有限公司 | 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法 |
CN105593991B (zh) * | 2013-10-01 | 2018-06-01 | 欧司朗光电半导体有限公司 | 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法 |
CN107851644A (zh) * | 2015-07-15 | 2018-03-27 | 欧司朗光电半导体有限公司 | 光电子半导体器件 |
US10559556B2 (en) | 2015-07-15 | 2020-02-11 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component |
CN107851644B (zh) * | 2015-07-15 | 2021-02-02 | 欧司朗光电半导体有限公司 | 光电子半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
EP2499668A1 (de) | 2012-09-19 |
KR20120099720A (ko) | 2012-09-11 |
CN102687271B (zh) | 2016-01-20 |
US20120223416A1 (en) | 2012-09-06 |
EP2499668B9 (de) | 2018-04-18 |
WO2011058094A1 (de) | 2011-05-19 |
EP2499668B1 (de) | 2018-01-03 |
JP2013511142A (ja) | 2013-03-28 |
DE102009053064A1 (de) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102687271A (zh) | 具有保护二极管结构的薄膜半导体器件和用于制造薄膜半导体器件的方法 | |
US10615221B2 (en) | Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods | |
KR102393374B1 (ko) | 표시 장치 및 상기 표시 장치의 제조 방법 | |
CN101971344B (zh) | 具有静电放电保护单元的辐射发射型半导体芯片及其制造方法 | |
KR101577846B1 (ko) | 광전자 반도체 몸체 및 이의 제조 방법 | |
US20180012929A1 (en) | Light-emitting device and manufacturing method thereof | |
JP5479461B2 (ja) | 放射を放出する半導体チップ | |
CN103579429B (zh) | 发光器件 | |
US20130207156A1 (en) | Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips | |
CN101714606A (zh) | 具有电流阻挡结构的发光器件及制造具有电流阻挡结构的发光器件的方法 | |
KR20160034987A (ko) | 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법 | |
US8373190B2 (en) | Light emitting device, light emitting device package, and lighting system including the same | |
KR101548442B1 (ko) | 캐리어 기판 및 반도체칩 제조 방법 | |
KR101706003B1 (ko) | 전기적 교차-연결들을 가진 고 전압 고체-상태 트랜스듀서들 및 고체-상태 트랜스듀서 어레이들 및 연관된 시스템들 및 방법들 | |
US20050274974A1 (en) | Zener diode and method for fabricating the same | |
KR102135836B1 (ko) | 발광 디바이스를 위한 p형 층을 형성하는 방법 | |
KR20110091429A (ko) | 광반도체 장치 및 그 제조방법, 광반도체 모듈 | |
US8963172B2 (en) | Optical semiconductor device including antiparallel semiconductor light-emitting element and Schottky diode element | |
KR101007086B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
KR101601995B1 (ko) | 복사 방출 박막 반도체칩 및 그 제조 방법 | |
KR101090178B1 (ko) | 반도체 발광소자 | |
CN102782885A (zh) | 半导体二极管和用于制造半导体二极管的方法 | |
US8502244B2 (en) | Solid state lighting devices with current routing and associated methods of manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |