CN101971344B - 具有静电放电保护单元的辐射发射型半导体芯片及其制造方法 - Google Patents

具有静电放电保护单元的辐射发射型半导体芯片及其制造方法 Download PDF

Info

Publication number
CN101971344B
CN101971344B CN2009801090394A CN200980109039A CN101971344B CN 101971344 B CN101971344 B CN 101971344B CN 2009801090394 A CN2009801090394 A CN 2009801090394A CN 200980109039 A CN200980109039 A CN 200980109039A CN 101971344 B CN101971344 B CN 101971344B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
articulamentum
chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801090394A
Other languages
English (en)
Other versions
CN101971344A (zh
Inventor
卡尔·英格尔
贝特侯德·哈恩
克劳斯·施特罗伊贝尔
马库斯·克莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101971344A publication Critical patent/CN101971344A/zh
Application granted granted Critical
Publication of CN101971344B publication Critical patent/CN101971344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种辐射发射型半导体芯片(1)，具有载体(5)和带有半导体层组的半导体本体(2)。半导体层组具有用于产生辐射的有源区(20)、第一半导体层(21)和第二半导体层(22)。有源区(20)配置于第一半导体层(21)与第二半导体层(22)之间。第一半导体层(21)配置在有源区(20)的远离载体(5)的一侧。半导体本体(2)具有延伸穿过有源区(20)的至少一个凹部(25)。第一半导体层(21)与第一连接层(31)导电连接，第一连接层(31)在凹部(25)中从第一半导体层(21)向载体(5)的方向延伸。第一连接层(31)由保护二极管(4)与第二半导体层(22)电连接。此外，本发明还涉及一种制造辐射发射型半导体芯片的方法。

Description

具有静电放电保护单元的辐射发射型半导体芯片及其制造方法
本发明涉及一种辐射发射型半导体芯片以及制造辐射发射型半导体芯片的方法。
在辐射发射型半导体芯片、例如发光二极管中，静电放电会导致损伤甚至毁坏。这种损伤可以通过与半导体芯片并联连接的附加的二极管来避免，所述二极管的导通方向与辐射发射型半导体芯片的导通方向相互呈反向并联。附加的二极管不仅增加了所需的空间还提高了制造成本。此外，附加的二极管还会导致对辐射的吸收，由此降低了元件的有效光效率。
本发明的目的在于提供一种对静电放电的敏感性降低了的辐射发射型半导体芯片。此外，本发明还涉及一种制造辐射发射型半导体芯片的方法。
本发明的目的是通过独立权利要求的辐射发射型半导体芯片或制造辐射发射型半导体芯片的方法实现的。此外，从属权利要求还列出了其它的方式和适用性。
根据一个实施方式，辐射发射型半导体芯片具有载体和带有半导体层组的半导体本体。半导体层组具有用于产生辐射的有源区、第一半导体层和第二半导体层。有源区设置于第一半导体层与第二半导体层之间。第一半导体层设置在有源区的远离所述载体的一侧上。半导体本体具有延伸穿过有源区的至少一个凹部。第一半导体层与第一连接层导电连接，所述第一连接层沿载体的方向延伸进入第一半导体层的凹部中。第一连接层经由电连接的保护二极管与第二半导体层相连接。
在根据上述实施方式的半导体芯片中，保护二极管集成在半导体芯片中。由此降低了例如由于静电放电而损伤半导体芯片的危险。这就可以不采用配置在半导体芯片外部并导电连接的附加的保护二极管。
经由保护二极管可以释放特别无用的电压，例如在半导体芯片或半导体芯片中所形成的产生辐射的pn结的逆方向的电压。具体地，保护二极管可以实现保护所述半导体芯片免受静电放电的损伤的ESD(静电放电)二极管的功能。换句话说，载流子可以经由第一连接层和第二半导体层之间的电流路径流动。据此可以降低损伤半导体芯片的危险。
第一半导体层和第二半导体层优选地在导电类型方面彼此不同。例如第一半导体层是p型导电类型的，而第二半导体层是n-型电类型的；或反之亦可。
形成有有源区的二极管结构可以用简单的方式实现。
在一个优选实施方式中，保护二极管形成在第一连接层与第二半导体层之间。保护二极管可以容易地配置在第一连接层与第二半导体层之间的电流路径中。
此外，保护二极管形成在载体的外部。因此，保护二极管的形成可以与载体的特性特别是导电性或电可接触性基本无关。
此外，半导体芯片优选地还具有第一触点和第二触点，每个所述第一触点和所述第二触点用于半导体芯片的外部电接触。
在第一触点与第二触点之间施加的工作电压使载流子从有源区的不同侧注入有源区。所注入的载流子可以在有源区中复合并发射辐射。
优选地，半导体本体的二极管结构和保护二极管在导通方向上相互反向并联。
在此情况下，利用反向工作在半导体芯片的工作电压下的保护二极管，实现了无电流或至少基本上无电流。相反，可以经由保护二极管来释放反向施加在二极管结构上的电压——例如由于静电充电而反向施加在二极管结构上的电压。由此，半导体本体特别是有源区可以利用集成于半导体芯片中的保护二极管而得到保护。
在一个优选的实施方式中，保护二极管被实现为肖特基二极管。肖特基二极管具体地可利用金属-半导体结来形成，其中，所述结的电流-电压特性曲线偏离欧姆特性，具体地，是关于所施加的电压的极性非对称的。
在一个优选的实施方式中，保护二极管在半导体芯片的俯视图中与半导体本体重叠。半导体本体、尤其是有源区在俯视图中可以完全覆盖保护二极管。因此，保护二极管可以以与半导体本体相同的横向宽度集成在半导体芯片中。此外，保护二极管可以集成在半导体芯片中同时保持有源区的用于产生辐射的面积。
横向方向指的是沿半导体本体的半导体层的主面延伸的方向。
在一个优选的实施方式中，保护二极管利用第二半导体层形成。第二半导体层不仅可以用于将载流子注入有源区，还可以用于形成保护二极管。因此，可以不用为了形成肖特基二极管而占用单独的与有源区电隔离的半导体区。换句话说，保护二极管、具体是肖特基二极管可以以与半导体芯片相同的横向宽度而集成在半导体芯片中，而不会减小有源区的产生辐射的区域。因此，可以将保护二极管集成在半导体芯片中而不损害半导体芯片的光电特性。
在一个优选的实施方式中，第一连接层至少部分地在载体与第二半导体层之间延伸。利用第一连接层，可以从有源区的朝向载体的一侧与第一半导体层电接触。
在一个优选的实施方式中，在第一连接层与第二半导体层之间至少部分地设置有第二连接层。第二连接层与第二半导体层电连接，此外还优选地与第二半导体层直接相邻。
优选地，第一连接层和第二连接层的每个通过第一或第二触点与外部电接触。第一和/或第二触点的每个可以利用接触层来形成，接触层优选地直接配置在第一或第二连接层上。与此不同，第一连接层可以形成第一触点和/或第二连接层可以形成第二触点。在此情况下，至少可以不采用单独地附加到连接层上的用于形成第一或第二触点的接触层。
第一连接层和/或第二连接层的每个优选地含有诸如Ti、Pt、Ni、Au、Ag、Al、Rh、Pd、Pt或W的金属或含有具有至少一种上述材料的金属合金。第一和/或第二连接层优选地配置在半导体本体的外部，且利用非外延工艺——诸如蒸镀法或溅射法来制备。
在一个实施方式的变化例中，利用过渡层形成保护二极管，所述过渡层配置在第二半导体层上，此外还优选与第二半导体层相邻。优选地，过渡层与第二连接层在横向上相互间隔开。因此，可以用简单方式避免过渡层与第二连接层之间的直接电接触。
此外，优选地，在过渡层与第二连接层之间形成绝缘层。据此可以进一步降低在过渡层与第二连接层之间发生电短路的危险。
优选地，以可以简单地实现肖特基结、即实现对于第二半导体层的非对称电流-电压特性的金属-半导体结的方式来选择过渡层的材料。
在实施方式的另一个变化例中，利用第一连接层形成保护二极管。这时，第一连接层优选地与第二半导体层相邻。在此情况下，第一连接层与第一半导体层以及第二半导体层相邻，在第一连接层与第一接触层之间形成欧姆接触或至少近似的欧姆接触并在第一连接层与第二接触层之间形成肖特基接触。
适合于与第二半导体层相邻的层即过渡层或第一连接层的材料优选地如此选择：即，可以容易地形成对于第二半导体层的肖特基接触。
在另一个优选的实施方式中，第二半导体层的至少一部分——具体是在保护二极管区域中——具有有意地降低了的可接触性。这种降低了可接触性的区域例如可以通过例如在含氧的等离子体中的灰化法或溅射法产生。用这种方法可以有针对性地降低第二半导体层的导电性。
如此可以简单地在第二半导体层与过渡层或第一连接层之间实现具有足够高的势垒的接触。这样，可以广泛地提高与第二半导体层相邻的层、即过渡层或第一连接层在材料上的自由度。尤其是，所述层可以包含对由有源区产生的辐射具有高反射性的材料或由这种材料构成。例如，银或铝具有对于可见光谱区或紫外光谱区的辐射具有高反射性的特征。
在一个变化实施方式中，在载体的不同侧面上形成第一触点和第二触点。在此情况下，载体优选地是导电的。
在另一个变化实施方式中，在载体的面向半导体本体的一侧上形成第一触点和第二触点。在此情况下，载体的选择与导电性无关，特别地，载体是电绝缘的。
作为导电的载体材料，优选例如掺杂的半导体材料。例如，载体可以包含硅、锗、砷化镓或氮化镓或由上述材料制成。
此外，例如陶瓷——诸如氮化铝或氮化硼——也适合用作载体材料。这种载体可以是电绝缘的。
优选地，半导体本体与载体呈接合性的连接。具体地，载体与用于半导体本体的半导体层组的生长衬底不同。优选地，载体使半导体本体的半导体层组机械地稳定。半导体本体的生长衬底并不是为此目的所需的，可以将生长衬底去除。
在进行接合性的连接时，优选地利用原子力和/或分子力来与预制的连接对象相连接。接合性的连接例如可以利用连接层诸如粘接层或焊接层来实现。通常，连接的分离是与连接层的破坏和/或至少连接对象之一的破坏相伴地发生的。
在一个优选的实施方式中，至少部分地去除用于半导体本体的半导体层组的生长衬底。具体地，可以使生长衬底整个个或部分地变薄或者可以完全地或部分地去除生长衬底。
去除了生长衬底的半导体芯片也称为薄膜半导体芯片。
此外，在本发明中，薄膜半导体芯片——诸如薄膜发光二极管芯片——的特征还在于以下的至少一个特征：
-在包括具有有源区的半导体层组、具体是外延层组的半导体本体的面向载体元件的第一主面上涂覆反射层、或将反射层集成在半导体层组中作为布喇格反射镜，其中反射层将在半导体层组中产生的辐射的至少一部分反射回所述半导体层组中；
-半导体层组的厚度为20μm或更小，具体是10μm；和/或
-半导体层组包含具有至少一个呈混匀结构的区域的至少一个半导体层，所述混匀结构在理想情况下导致在半导体层组中的光的似遍历性分布，即具有可能的遍历性的随机的散射特性。
薄膜发光二极管芯片的基本原理例如描述于I.Schnitzer et al.，Appl.Phys.Lett.63(16)，18.Oktober 1993，2174-2176中，在此通过引用将其内容包含于此。
半导体本体的半导体层组优选地是外延沉积的，例如是MOVPE或MBE外延沉积的。
此外，半导体本体尤其是有源区优选包含III-V族半导体材料。使用III-V族半导体材料可以在产生辐射时获得高的内部量子效率。
上述结构通常适合于用于产生辐射和/或用于检测辐射的光电半导体芯片。
具体地，上述半导体芯片可以用于产生非相干辐射、部分相干辐射或相干辐射。例如LED芯片结构适合于产生非相干辐射，RCLED芯片(谐振腔发光二极管)结构适合于产生部分相干辐射。相干辐射例如可以利用半导体激光器芯片产生，半导体激光器芯片具体地可以设计成边缘发射激光器或表面发射激光器，诸如VCSEL(垂直腔表面发射激光器)或VECSEL(垂直外腔表面发射激光器)。
在根据一个实施方式的一种用于制造辐射发射型半导体芯片的方法中，制备具有半导体层组的半导体本体，所述半导体层组具有用于产生辐射的有源区、第一半导体层和第二半导体层。在半导体本体中形成凹部，所述凹部穿过有源区并延伸进第一半导体层。在半导体本体上形成第一连接层，所述第一连接层延伸进凹部中，所述第一连接层经由保护二极管与第二半导体层电连接。由此制成半导体芯片。
上述步骤不必以上述的顺序进行。
以这种简单而低成本的方法实现了将保护二极管集成在半导体芯片中的过程。利用这种方法，可以在晶片上制备多个半导体芯片，尤其是在晶片上一个挨着一个地制备多个半导体芯片。这种方法可以通过将集成有保护二极管的半导体芯片分离来继续进行。因此，二极管的集成可以在将半导体芯片分离之前在晶片级完成。
在一个优选的实施方式中，在形成第一连接层之前，在第二半导体层上形成与第二半导体层相邻的过渡层。具体地，可以利用所述过渡层形成肖特基二极管。
在一个优选的实施方式中，有选择性地局部地降低第二半导体层的电可接触性。这可以具体地在沉积过渡层之前进行。
具体地，可以利用灰化法和/或溅射法来降低电可接触性。
在另一个优选的实施方式中，通过区域性地去除半导体本体来暴露第二连接层。在第二连接层的暴露的区域中可以形成用于半导体芯片的电接触的触点。
上述方法特别适合于制造上述的辐射发射型半导体芯片。因此，与上述方法相关的特征也可适用于半导体芯片，反之亦然。
其它的特征、方案和适用性由下列结合附图的实施例的描述给出。
附图说明：
图1A和1B示出了一种辐射发射型半导体芯片的俯视图(图1B)和相应的截面图(图1A)；
图2示出了图1A和1B所示的第一实施例的半导体芯片的电流路径的示意图；和
图3A至3F示出了一种制造辐射发射型半导体芯片的方法的实施例，其中以各个截面图表示了的中间步骤。
在图中，相同的、同类的或作用相同的要素以相同的附图标记表示。
这些图都是示意图，因此不一定按比例示出。但较小的要素和特别是层的厚度为清晰起见以夸张的尺寸示出。
图1B中示出了辐射发射型半导体芯片的第一实施例按的俯视图，图1A示出了中的沿图1B的AA’线截取的截面图。
辐射发射型半导体芯片1具有由连接层8固定在载体5上的半导体本体2。
形成半导体本体2的半导体层组优选地是通过外延法——例如MOVPE或MBE法——制成的。
半导体本体具有配置在第一半导体层21与第二半导体层22之间并用于产生辐射的有源区20。第一半导体层21和第二半导体层22在导电类型上是互不相同的。例如第二半导体层22可以是p型导电的，而第一半导体层21是n型导电的；或反之亦可。
半导体本体2具有多个凹部25，所述凹部25从载体5穿过第二半导体层22并穿过第一半导体层21中的有源区20延伸到第一半导体层21中。
凹部25在俯视图中示例性地呈圆形示出并呈矩阵配置。但所述凹部也可以具有其它基本形状，诸如多边形例如矩形或正方形。优选地以这种方式配置凹部：使得载流子沿横向均匀地从第一半导体层21注入有源区。具体地，在第一半导体层21在横向上有足够高的导电性的情况下，与上述实施例不同，也可以仅设置单个的凹部。
载体5具有第一主面51和另一个主面52。第一主面51面向半导体本体2且优选为平坦地形成。这样，可以简单地实现在半导体本体在载体上的接合附着。
载体材料例如是半导体材料，优选是掺杂的半导体材料。例如，载体可以包含硅、锗、砷化镓或氮化镓、或者由上述材料制成。替代地或附加地，载体还可以包含陶瓷，诸如AlN或BN。
在半导体本体2与载体5之间形成第一连接层31，凹部25延伸到所述连接层31中。利用第一连接层，可以从有源区20的面向载体的一侧电接触第一半导体层21。
半导体本体2的远离载体5的辐射取出面10被形成为无外部电触点。这样可以避免由对由有源区产生的辐射是不透射性的触点对辐射取出面的遮挡。
凹部25的侧面有绝缘层7。可以用简单的方式防止有源区20经由第一连接层31产生的电短路。
绝缘层7例如可以包含氮化物诸如氮化硅、氧化物诸如氧化硅成氧化钛、或氧氮化物诸如氧氮化硅、或者由上述材料制成。
第二半导体层22与第二连接层32导电连接。第二连接层在第一连接层31与第二半导体层22之间局部性地延伸。
此外，半导体芯片1还具有第一触点35和第二触点36。这些触点用于半导体芯片的外部电接触，并用于将载流子从有源区20的各侧注入有源区中，以使注入的载流5可以在有源区中复合以发出辐射。
利用第一连接层31和第二连接层32，可以以在工作时使载流子从不同侧注入有源区20的方式在半导体本体的同一侧与半导体本体电接触。利用这种方法可以简单地实现一种在辐射取出面无外部电触点的半导体芯片。
第一触点35经载体5和连接层8与第一连接层31导电连接。第二触点36配置在第二连接层32上并导电连接。
在第一连接层31与第二半导体层22之间形成保护二极管4。
利用从第二半导体层22沿垂直方向延伸到第一连接层31的过渡层40形成保护二极管4。保护二极管4被设计成肖特基二极管，其中过渡层40与第二半导体层22形成金属-半导体结。
在半导体芯片1的俯视图中，半导体本体2特别是有源区20完全覆盖了保护二极管4。将保护二极管集成到半导体本体中，使得不仅可以维持产生辐射的有效区域，而且还可以保持半导体芯片的横向宽度。
以使在半导体芯片1的工作中正向施加的工作电压不会在第一连接层31与第二半导作层22之间产生电流或至少实质上不产生电流的方式来选择过渡层的材料。图2详细表示了半导体芯片内的电流路径。
在一种包含InxGayAl1-x-yN——其中0≤x≤1，0≤y≤1且x+y≤1，特别地x≠1，y≠1，x≠0和/或y≠0——的半导体中，例如，包含TiWN或由这种材料成分制成的过渡层是适合的。
替代地或附加地，过渡层40可以设计成高反射性的金属层。例如，银和铝在可见光区域和紫外光区域具有高反射性。据此，可以将在有源区中产生并向载体5的方向发射的辐射有效地反射向辐射取出面的方向。
在第二连接层32中形成凹穴41。过渡层40延伸穿过所述凹穴。凹穴41的侧面由绝缘层7覆盖。这样可以避免在过渡层40与第二连接层32之间的电短路。
优选地，连接层31和32的每个包含诸如Ti、Pt、Ni、Au、Ag、Al、Rh、Pd、Pt或W的金属、或者含这些金属中的至少一种的金属合金。
第一连接层35和/或第二连接层36也可以设计为具有多个层。
此外，第一连接层31和/或第二连接层32还可以包含TCO(透明导电氧化物)材料，例如氧化锌、氧化铟或氧化铟锡(ITO)。
半导体本体2尤其是有源区20优选地包含III-V族半导体材料。
III-V族半导体材料尤其适合于在紫外光区域(InxGayAl1-x-yN)、经过可见光区域(InxGayAl1-x-yN，尤其对于蓝色至绿色辐射；或InxGayAl1-x-yP，尤其对于黄色至红色辐射)、直到红外光区域(InxGayAl1-x-yAs)中产生辐射。这在0≤x≤1，0≤y≤1且x+y≤1，尤其是x≠1，y≠1，x≠0和/或y≠0时均适用。此外，使用III-V族半导体材料，尤其是使用上述的材料系统中的材料，还可以在产生辐射时获得高的内部量子效率。
此外，与上述实施方案不同，保护二极管4也可以利用第一连接层31来形成，这里，第一连接层与第二半导体层22相邻。在此情况下，可以不用单独的附加到第一连接层31的过渡层。对于半导体本体2，第一连接层31一方面可以形成对于第一半导体层21的欧姆接触，另一方面经肖特基接触与第二半导体层22相接触。
也可以采用第一连接层和所述过渡层彼此间隔开的结构，只要连接层例如经由载体或经由连接层与过渡层导电连接即可。
此外，可以选择性地局部地——尤其是在保护二极管4的区域中——降低第二半导体层的电可接触性(图1A中未明显示出)。据此，可以提高与第二半导体层22相邻的层即过渡层40或第一连接层31的材料选择的自由度。
与上述实施例不同，触点35和36也可以配置在载体5的同一侧，具体地，在第一主面51上。在此情况下，载体5也可以是电绝缘的。
在所示实施例中，半导体芯片1可以设计成薄膜半导体芯片，其中可以将半导体本体2的半导体层组的生长衬底去除。但与此不同，也可以仅区域性地去除生长衬底或将生长衬底整个地或区域性地变薄。
此外，半导体芯片也可以设计成RCLED或半导体激光器芯片，尤其是VCSEL或VECSEL。
图2示意性地表示了半导体芯片1中的电流路径。其中，第一半导体层21和载体5示例性地为n型掺杂导电的，第二半导体层22是p型掺杂导电的。
在第二触点36上施加相对于第一触点35为正的电压时，半导体本体2中用于产生辐射的二极管结构工作在导通方向，使得载流子注入有源区20中，并且载流子可以在有源区20中复合以发出辐射。
与此相反，保护二极管4在此极性下为截止方向。在半导体芯片的触点35、36之间没有工作电流或至少实质上没有工作电流通过过渡层40流动。
但是在半导体芯片以截止方向被静电充电的情况下，载流子经第一触点35与第二触点36之间的电流路径由保护二极管释放。载流子于是可以绕过有源区20而从第一连接层31经由保护二极管到达第二半导体层22。半导体芯片尤其是有源区20的用于产生辐射的二极管结构在载流子被释放时不会有负担。
据此，可以避免半导体芯片受损的危险。由此可以省去在半导体芯片外部形成的对半导体芯片到第一触点35和第二触点36呈反向并联连接的保护二极管。
在另一个情况下，即第一半导体层21和载体5为p型掺杂导电的且第二半导体层22为n型掺杂导电的情况下，半导体芯片可以相应地以在第一触点35上施加相对于第二触点36为正的电压的方式工作。
在图3A至3E中，以截面图表示的中间步骤的形式示出了用于制造辐射发射型半导体芯片的方法的实施例。
制备具有半导体层组的半导体本体2，所述半导体层组含有源区20、第一半导体层21、以及第二半导体层22。形成半导体本体2的半导体层组优选地以外延方式沉积在生长衬底200上。
如图3B所示，在第二半导体层22上形成第二连接层。所述第二连接层例如利用蒸镀法或溅射法来形成。
第二连接层32例如利用光刻技术，以使第二半导体层22部分地暴露的方式被局部地结构化。
如图3C所示，在半导体本体2中形成凹部25，凹部25穿过第二半导体层22和有源区20延伸进第一半导体层21。在半导体本体2之下提供绝缘层7，所述绝缘层7覆盖第二连接层32以及尤其覆盖凹穴41和凹部25。
在凹穴41中形成过渡层40。过渡层40例如可以是蒸镀的或溅射的。如图3D所示，接着在绝缘屋7上沉积延伸进凹部25中并过渡层40直接相邻的第一连接层31。
接着，可以使半导体本体2与载体5呈相接合。这可以利用连接层8来实现，所述连接层8例如可以包括焊料或导电粘合剂。
利用载体5，可以使半导体本体2的半导体层组机械地稳定。据此可以不再需要生长衬底200而可以将其去除。
生长衬底的去除例如可以使用机械法，诸如使用研磨、抛光或磨光；和/或使用化学法，诸如使用湿法化学刻蚀或干法化学刻蚀来实现。替代地或附加地，也可以使用激光剥离法。
例如，可以将部分区域的半导体本体2的材料去除，由此将第二连接层32的一部分区域暴露。
在载体5的远离半导体本体2的第二主面52上以及在第二连接32上沉积第一触点35和第二触点36。这可以利用蒸镀法或溅射法来实现。如图1A和1B所述而的制成的完成了的半导体芯片示于图3F中。
可以利用上述方法将保护二极管4集成在半导体芯片1中，而无需实质性的附加的耗费。
与所示的实施例不同，在沉积过渡层40之前可以针对性地将半导体本体2、尤其是第二半导体层22的电可接触性局部地降低。这优选在沉积第一连接层之前完成。电可接触性的降低例如可利用灰化法、诸如在O2等离子体中的灰化法或利用溅射法实现。据此可以有针对性地在凹穴41的区域中局部地降低电可接触性。
上述制造方法仅示例性地描述了制造半导体芯片的方法。在制造过程中，可以在晶片上制备半导体层组，据此可以通过将半导体层分离来获得大量的半导体本体。上述分离例如可以利用锯切、折断、切割或刻蚀来实现。
本专利申请要求德国专利申请10 2008 034 560.1的优先权，在此通过引用包括其公开内容。
本发明不限于实施例的说明。但本发明包括每个特征以及每个特征组合，特别是包含权利要求中的特征组合，尽管这些特征或所述组合本身未在权利要或实施例中明显记载。

Claims (16)

1.一种辐射发射型半导体芯片(1)，具有载体(5)和带有半导体层组的半导体本体(2)，其中，
所述半导体层组具有用于产生辐射的有源区(20)、第一半导体层(21)和第二半导体层(22)；
有源区(20)配置在第一半导体层(21)与第二半导体层(22)之间；
第一半导体层(21)配置在有源区(20)的远离载体(5)的一侧上；
半导体本体(2)具有延伸穿过有源区(20)的至少一个凹部(25)；
第一半导体层(21)与第一连接层(31)导电连接，第一连接层(31)在凹部(25)中从第一半导体层(21)向载体(5)的方向延伸；
第一连接层(31)由保护二极管(4)与第二半导体层(22)电连接；和
在半导体芯片(1)的俯视图中，有源区(20)完全覆盖保护二极管(4)。
2.如权利要求1所述的辐射发射型半导体芯片，其中，第一连接层(31)至少部分地在载体(5)与第二半导体层(22)之间延伸。
3.如权利要求1所述的辐射发射型半导体芯片，其中，保护二极管(4)被设计为肖特基二极管。
4.如权利要求2所述的辐射发射型半导体芯片，其中，保护二极管(4)被设计为肖特基二极管。
5.如权利要求1至4之一所述的辐射发射型半导体芯片，其中，保护二极管(4)是使用所述第二半导体层形成的。
6.如权利要求1至4之一所述的辐射发射型半导体芯片，其中，在第一连接层(31)与第二半导体层(22)之间至少部分地配置有第二连接层(32)，所述第二连接层(32)与第二半导体层(22)导电连接。
7.如权利要求6所述的辐射发射型半导体芯片，其中，保护二极管(4)是利用过渡层(40)形成的，所述过渡层与第二半导体层(22)相邻，在过渡层(40)与第二连接层(32)之间形成有绝缘层(7)。
8.如权利要求1至4之一所述的辐射发射型半导体芯片，其中，保护二极管(4)是使用第一连接层(31)形成的。
9.如权利要求1至4之一所述的辐射发射型半导体芯片，其中，半导体本体(2)的所述半导体层组所用的生长衬底(200)至少被部分地去除。
10.如权利要求1所述的辐射发射型半导体芯片，其中，
第一连接层(31)至少部分地在载体(5)与第二半导体层(22)之间延伸；
半导体本体(2)的所述半导体层组所用的生长衬底(200)至少被部分地去除；和
载体(5)使半导体层组机械地稳定。
11.如权利要求1至4之一所述的辐射发射型半导体芯片，其中，所述半导体芯片被设计成LED芯片、RCLED芯片或激光二极管芯片。
12.一种制造辐射发射型半导体芯片的方法，包括下列步骤：
a)制备带有半导体层组的半导体本体(2)，所述半导体层组具有用于产生辐射的有源区(20)、第一半导体层(21)和第二半导体层(22)；
b)在半导体本体(2)中形成凹部(25)，所述凹部(25)穿过有源区(20)延伸到第一半导体层(21)中；
c)在半导体本体(2)上形成第一连接层(31)，所述第一连接层(31)延伸到凹部(25)中，所述第一连接层(31)由保护二极管(4)与第二半导体层(22)电连接，其中在半导体芯片(1)的俯视图中，有源区(20)完全覆盖保护二极管(4)；和
d)完成所述半导体芯片。
13.如权利要求12所述的方法，其中，在步骤c)之前，在第二半导体层(22)上形成过渡层(40)，所述过渡层(40)与第二导体层(22)相邻。
14.如权利要求13所述的方法，其中，选择性地局部地降低第二半导体层(22)的电可接触性。
15.如权利要求14所述的方法，其中，利用灰化法和/或溅射法降低电可接触性。
16.如权利要求12至15之一所述的方法，其中，在第一连接层(31)与第二半导体层(22)之间至少部分地配置有第二连接层(32)，所述第二连接层(32)与第二半导体层(22)导电连接，以及其中通过区域性地去除半导体本体(2)来暴露第二接触层(32)。
CN2009801090394A 2008-07-24 2009-06-25 具有静电放电保护单元的辐射发射型半导体芯片及其制造方法 Active CN101971344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008034560.1 2008-07-24
DE102008034560.1A DE102008034560B4 (de) 2008-07-24 2008-07-24 Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
PCT/DE2009/000885 WO2010009690A1 (de) 2008-07-24 2009-06-25 Strahlungemittierender halbleiterchip mit schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN101971344A CN101971344A (zh) 2011-02-09
CN101971344B true CN101971344B (zh) 2012-10-17

Family

ID=41254639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801090394A Active CN101971344B (zh) 2008-07-24 2009-06-25 具有静电放电保护单元的辐射发射型半导体芯片及其制造方法

Country Status (7)

Country Link
US (1) US8710537B2 (zh)
EP (2) EP2304799B1 (zh)
JP (1) JP5511813B2 (zh)
KR (2) KR101710849B1 (zh)
CN (1) CN101971344B (zh)
DE (1) DE102008034560B4 (zh)
WO (1) WO2010009690A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008034560B4 (de) 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102010027679A1 (de) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
TWI435477B (zh) * 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
DE102011011378A1 (de) * 2011-02-16 2012-08-16 Osram Opto Semiconductors Gmbh Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips
TW201240146A (en) * 2011-03-16 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
TW201240147A (en) * 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
CN102694098A (zh) * 2011-03-25 2012-09-26 鸿富锦精密工业（深圳）有限公司 半导体发光芯片
JP5887638B2 (ja) 2011-05-30 2016-03-16 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
KR101973608B1 (ko) * 2011-06-30 2019-04-29 엘지이노텍 주식회사 발광소자
US8809897B2 (en) * 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
CN102522400B (zh) * 2011-11-30 2014-11-26 晶科电子（广州）有限公司 一种防静电损伤的垂直发光器件及其制造方法
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102012105176B4 (de) * 2012-06-14 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012108627B4 (de) * 2012-09-14 2021-06-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleitervorrichtung und Trägerverbund
TWI661578B (zh) 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
TWI536605B (zh) * 2013-08-20 2016-06-01 隆達電子股份有限公司 發光二極體
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6351531B2 (ja) 2015-03-23 2018-07-04 株式会社東芝 半導体発光素子
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102017104735B4 (de) 2017-03-07 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip
DE102017112223A1 (de) 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
DE102018119688B4 (de) * 2018-08-14 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
EP4328985A1 (en) 2022-08-24 2024-02-28 Albert-Ludwigs-Universität Freiburg Micro led, neural implant, and method of fabricating a micro led

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588657A (zh) * 2004-07-02 2005-03-02 北京工业大学 高抗静电高效发光二极管及制作方法
CN1886874A (zh) * 2003-11-28 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 带有保护二极管的发光半导体器件
CN101051630A (zh) * 2007-05-14 2007-10-10 金芃 垂直结构的半导体芯片或器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19945134C2 (de) * 1999-09-21 2003-08-14 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement hoher ESD-Festigkeit und Verfahren zu seiner Herstellung
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
DE10147886B4 (de) 2001-09-28 2006-07-13 Osram Opto Semiconductors Gmbh Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren
TWI220578B (en) 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
TWI223457B (en) 2004-01-20 2004-11-01 Opto Tech Corp Light-emitting device to increase the area of active region
US7064353B2 (en) 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection
JP2006086300A (ja) 2004-09-15 2006-03-30 Sanken Electric Co Ltd 保護素子を有する半導体発光装置及びその製造方法
KR100576872B1 (ko) 2004-09-17 2006-05-10 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
TWI244748B (en) * 2004-10-08 2005-12-01 Epistar Corp A light-emitting device with a protecting structure
KR20060062715A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 정전방전 보호 다이오드를 구비한 ＧａＮ 계열 반도체발광 소자
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
TWI257186B (en) 2005-09-29 2006-06-21 Formosa Epitaxy Inc Light-emitting diode chip
US7994514B2 (en) 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
JP5044986B2 (ja) * 2006-05-17 2012-10-10 サンケン電気株式会社 半導体発光装置
DE102008034560B4 (de) 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886874A (zh) * 2003-11-28 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 带有保护二极管的发光半导体器件
CN1588657A (zh) * 2004-07-02 2005-03-02 北京工业大学 高抗静电高效发光二极管及制作方法
CN101051630A (zh) * 2007-05-14 2007-10-10 金芃 垂直结构的半导体芯片或器件

Also Published As

Publication number Publication date
KR20160075810A (ko) 2016-06-29
WO2010009690A1 (de) 2010-01-28
KR101710849B1 (ko) 2017-02-27
DE102008034560A1 (de) 2010-02-04
JP2011528855A (ja) 2011-11-24
KR101632082B1 (ko) 2016-06-20
JP5511813B2 (ja) 2014-06-04
EP2304799A1 (de) 2011-04-06
US20120018763A1 (en) 2012-01-26
EP3128555B1 (de) 2021-08-18
US8710537B2 (en) 2014-04-29
DE102008034560B4 (de) 2022-10-27
EP3128555A1 (de) 2017-02-08
KR20110031897A (ko) 2011-03-29
CN101971344A (zh) 2011-02-09
EP2304799B1 (de) 2016-10-26

Similar Documents

Publication Publication Date Title
CN101971344B (zh) 具有静电放电保护单元的辐射发射型半导体芯片及其制造方法
US9590008B2 (en) Radiation-emitting semiconductor chip
KR101590204B1 (ko) 복사 방출 반도체칩
US8878227B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US7649193B2 (en) Semiconductor body and semiconductor chip comprising a semiconductor body
JP5876792B2 (ja) 半導体チップ及び半導体チップ製造方法
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
US20130221392A1 (en) Optoelectronic Semiconductor Body and Method for Producing the Same
TWI639250B (zh) 具有反射式層序列的發光二極體晶片
KR100986440B1 (ko) 발광소자 및 그 제조방법
KR101300781B1 (ko) 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지
US20160276534A1 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
CN101345275B (zh) 发光元件
KR20120079328A (ko) 상부 핑거 및 하부 핑거를 갖는 발광 다이오드 및 발광 다이오드 패키지
JP2011519171A (ja) ビーム放射型薄膜半導体チップ及び該ビーム放射型薄膜半導体チップの製造方法
KR20150062179A (ko) 확장된 반사층을 가진 발광 다이오드
KR20120078380A (ko) 테두리 영역에 형성된 전류 확산층을 포함하는 발광 다이오드 및 발광 다이오드 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant