JP2011528855A - 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 - Google Patents
静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 Download PDFInfo
- Publication number
- JP2011528855A JP2011528855A JP2011519023A JP2011519023A JP2011528855A JP 2011528855 A JP2011528855 A JP 2011528855A JP 2011519023 A JP2011519023 A JP 2011519023A JP 2011519023 A JP2011519023 A JP 2011519023A JP 2011528855 A JP2011528855 A JP 2011528855A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- radiation
- semiconductor chip
- connection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 303
- 230000005855 radiation Effects 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 216
- 239000000463 material Substances 0.000 description 19
- 239000002800 charge carrier Substances 0.000 description 12
- 230000006378 damage Effects 0.000 description 8
- 230000003595 spectral effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012876 carrier material Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007786 electrostatic charging Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005309 stochastic process Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
本発明は、キャリア（５）と、半導体積層体を有する半導体ボディ（２）と、を備えている放射放出半導体チップ（１）に関する。半導体積層体は、放射を発生させるために設けられている活性領域（２０）と、第１の半導体層（２１）と、第２の半導体層（２２）とを有する。活性領域は、第１の半導体層と第２の半導体層との間に配置されている。第１の半導体層は、キャリアとは反対側の活性領域の面に配置されている。半導体ボディは、活性領域を貫いて延在している少なくとも１つの凹部（２５）を有する。第１の半導体層は、第１の接続層（３１）に導電接続されており、第１の接続層は、凹部の中に第１の半導体層からキャリアの方向に延在している。第１の接続層は、保護ダイオード（４）によって第２の半導体層に電気的に接続されている。さらには、放射放出半導体チップを製造する方法を提供する。
【選択図】図２
【選択図】図２
Description
本出願は、放射放出半導体チップと、放射放出半導体チップを製造する方法とに関する。
放射放出半導体チップ、例えば発光ダイオードにおいては、静電放電に起因して損傷ないし破壊が生じることがある。このような損傷は、半導体チップに並列に接続される追加のダイオードによって回避することができ、この場合、ダイオードの順方向と放射放出半導体チップの順方向とが、互いに逆並列の向きになっている（directed in antiparallel with）。この追加のダイオードによって、必要な空間と製造コストの両方が増す。さらには、このような追加のダイオードによって放射が吸収されることがあり、結果として、部品の利用可能な光出力が減少する。
I. Schnitzer et al., Appl. Phys. Lett. 63 (16), October 18, 1993, 2174-2176
本発明の目的は、静電放電に対する感受性が低減した放射放出半導体チップを開示することである。さらに、本発明の目的は、このような放射放出半導体チップを製造する方法を開示することである。
これらの目的は、それぞれ、独立請求項による放射放出半導体チップ、および放射放出半導体チップの製造方法によって、達成される。従属請求項は、さらなる実施形態および有用性に関する。
実施形態によると、放射放出半導体チップは、キャリアと、半導体積層体を有する半導体ボディとを備えている。半導体積層体は、放射を発生させるために設けられている活性領域と、第１の半導体層と、第２の半導体層とを備えている。活性領域は、第１の半導体層と第２の半導体層との間に配置されている。第１の半導体層は、キャリアとは反対側の活性領域の面に配置されている。半導体ボディは、活性領域を貫いて延在している少なくとも１つの凹部を備えている。第１の半導体層は第１の接続層に導電接続されており、第１の接続層は、凹部の中で第１の半導体層からキャリアの方向に延在している。第１の接続層は、保護ダイオードを介して第２の半導体層に電気的に接続されている。
この実施形態による半導体チップの場合、保護ダイオードが半導体チップの中に組み込まれている。したがって、例えば静電放電に起因して半導体チップが損傷する危険性が減少する。半導体チップの外側に配置されて半導体チップに導電接続される追加の保護ダイオードを、省くことができる。
特に、例えば半導体チップ、または、半導体チップの中に形成されている放射を発生させるｐｎ接合に、チップの逆方向に存在する望ましくない電圧は、保護ダイオードを介して流れることができる。保護ダイオードは、特に、静電放電の結果としての損傷から半導体チップを保護するＥＳＤ（静電放電）ダイオードの機能を果たすことができる。言い換えれば、電荷キャリアは第１の接続層と第２の半導体層との間の電流経路を介して流れることができる。したがって、半導体チップの損傷の危険性を減少させることができる。
半導体ボディの第１の半導体層および第２の半導体層は、導電型に関して互いに異なっていることが好ましい。一例として、第１の半導体層をｐ型導電性に、第２の半導体層をｎ型導電性に具体化する、またはこの逆に具体化することができる。
このようにして、活性領域が中に形成されたダイオード構造が、単純な方法で実現する。
好ましい構造形態においては、保護ダイオードは、第１の接続層と第２の半導体層との間に形成されている。したがって、保護ダイオードを、第１の接続層と第２の半導体層との間の電流経路に単純な方法で配置することができる。
さらには、保護ダイオードをキャリアの外側に形成することができる。したがって、キャリアの特性、特に、導電率あるいは電気接触性とはほぼ無関係に、保護ダイオードを形成することができる。
本半導体チップは、第１のコンタクトおよび第２のコンタクトを備えていることがさらに好ましく、これらのコンタクトそれぞれは、半導体チップに外側から電気的に接続する目的で設けられている。
第１のコンタクトと第２のコンタクトとの間に存在する動作電圧によって、活性領域の互いに異なる面から活性領域内に電荷キャリアが注入される。注入された電荷キャリアは、活性領域内で再結合して放射を放出することができる。
順方向に関して、半導体ボディのダイオード構造および保護ダイオードは、互いに逆並列に形成されていることが好ましい。
この場合、半導体チップの動作電圧において逆方向に動作する保護ダイオードには、電流が流れない、または少なくとも大きな電流は流れない。その一方で、例えば静電帯電に起因してダイオード構造に逆方向に存在する電圧は、保護ダイオードを介して流れることができる。このように、半導体チップに組み込まれている保護ダイオードによって、半導体ボディ、特に活性領域を保護することができる。
好ましい構造形態においては、保護ダイオードはショットキーダイオードとして具体化されている。ショットキーダイオードは、特に、金属と半導体の接合によって形成することができ、この場合、接合の電流−電圧特性曲線はオーミック特性から外れており、特に、存在する電圧の極性に対して非対称なプロファイルを有する。
好ましい構造形態においては、保護ダイオードは、半導体チップの平面視において半導体ボディと重なっている。半導体ボディ、特に活性領域は、平面視において保護ダイオードを完全に覆っていることができる。したがって、半導体ボディの横方向範囲をそのまま維持しながら保護ダイオードを半導体チップの中に組み込むことができる。さらには、活性領域のうち放射を発生させる目的に利用できる領域が減少することなく、保護ダイオードを半導体チップの中に組み込むことができる。
横方向とは、半導体ボディの半導体層の主延在面に沿って延びる方向を意味するものと理解されたい。
好ましい発展形態においては、保護ダイオードは、第２の半導体層によって形成されている。したがって、第２の半導体層は、電荷キャリアを活性領域内に注入することと、保護ダイオードを形成することの両方を目的として、形成することができる。したがって、ショットキーダイオードを形成するための個別の半導体領域（活性領域から電気的に絶縁されている）を省くことができる。言い換えれば、半導体チップの横方向範囲が同じままであり、活性領域のうち放射を発生させるための重要な領域が減少することなく、特にショットキーダイオードの形における保護ダイオードを半導体チップの中に組み込むことができる。したがって、半導体チップのオプトエレクトロニクス（光電子）特性を損なわずに、保護ダイオードを半導体チップの中に組み込むことができる。
好ましい構造形態においては、第１の接続層は、キャリアと第２の半導体層との間に少なくとも部分的に延在している。第１の接続層によって、第１の半導体層との電気的接続を、キャリアに面している活性領域の側から形成することができる。
好ましい発展形態においては、第２の接続層は、第１の接続層と第２の半導体層との間に少なくとも部分的に配置されている。第２の接続層は、第２の半導体層に導電接続されており、さらに好ましくは、第２の半導体層に直接的に隣接している。
第１の接続層との電気的接続、および第２の接続層との電気的接続は、それぞれ、第１のコンタクトおよび／または第２のコンタクトを介して外側から形成することができ、これは有利である。第１のコンタクトおよび第２のコンタクトは、それぞれ、第１の接続層および第２の接続層の上に（好ましくは直接的に）配置されているコンタクト層によって形成することができる。変形形態においては、第１の接続層が第１のコンタクトを形成している、もしくは第２の接続層が第２のコンタクトを形成している、またはその両方とすることができる。したがって、この場合、第１のコンタクトもしくは第２のコンタクトまたはその両方を形成するように接続層とは別に設けられる少なくとも１つの個別のコンタクト層を、省くことができる。
第１の接続層もしくは第２の接続層またはその両方は、それぞれ、金属、例えば、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ、Ａｇ、Ａｌ、Ｒｈ、Ｐｄ、Ｐｔ、またはＷ、あるいはこれらの材料の少なくとも１つを備えている金属合金、を含んでいることが好ましい。第１の接続層もしくは第２の接続層またはその両方は、好ましくは、半導体ボディの外側に配置されており、エピタキシャル成長法以外の方法（例えば蒸着またはスパッタリング）によって形成されている。
構造形態のバリエーションにおいては、保護ダイオードが接合層によって形成されており、接合層は、第２の半導体層の上に配置されており、さらに好ましくは、第２の半導体層に隣接している。接合層および第２の接続層は、横方向に互いに隔置されていることが好ましい。このようにして、接合層と第２の接続層との間の直接的な電気的接触を、単純な方法で回避することができる。
接合層と第２の接続層との間には、絶縁層が形成されていることがさらに好ましい。したがって、接合層と第２の接続層との間の電気的短絡の危険性を、大幅に減少させることができる。
接合層の材料は、第２の半導体層とのショットキー接合（すなわち、非対称な電流−電圧特性を有する金属−半導体接合）を単純な方法で実現できるように、選択することが好ましい。
構造形態の別のバリエーションにおいては、保護ダイオードが第１の接続層によって形成されており、この場合、第１の接続層は第２の半導体層に隣接していることが好ましい。したがって、この場合、第１の接続層は第１の半導体層および第２の半導体層に隣接しており、この場合、第１の接続層と第１の半導体層との間に、オーミック接触または少なくともほぼオーミック性の接触が形成されており、第１の接続層と第２の半導体層との間にショットキー接触が形成されている。
第２の半導体層に隣接している層（すなわち接合層または第１の接続層）の材料は、第２の半導体層とのショットキー接触を単純な方法で形成できるように選択することが好ましい。
好ましい発展形態においては、第２の半導体層は、少なくとも部分的に、特に保護ダイオードの領域において、接触性（contact capability）が所定の方法で局所的に低減されている。接触性が低減したこのような領域は、例えば、灰化（incineration）（例：酸素含有プラズマ中）あるいはスパッタリングによって形成することができる。このようにすることで、第２の半導体層の導電率を所定の方法で低下させることができる。
このようにして、第２の半導体層と、接合層もしくは第１の接続層またはその両方との間に、電位障壁が十分に高い接触領域を単純な方法で実現することができる。したがって、第２の半導体層に隣接する層（すなわち、接合層または第１の接続層）の材料に関する自由度が、大幅に増す。これらの層は、特に、活性領域において発生する放射に対する高い反射率を有する材料を含んでいる、またはそのような材料から成ることができる。可視スペクトル範囲または紫外スペクトル範囲の放射の場合、例えば銀あるいはアルミニウムが特に高い反射率を有する。
構造形態のバリエーションにおいては、第１のコンタクトおよび第２のコンタクトが、キャリアの互いに異なる面に形成されている。この場合、キャリアは、導電性として具体化されていることが好ましい。
構造形態の別のバリエーションにおいては、第１のコンタクトおよび第２のコンタクトが、半導体ボディの側のキャリアの面に配置されている。この場合、キャリアは、その導電率を考慮せずに選択することができ、特に、電気絶縁性として具体化することができる。
導電性のキャリアの材料としては、一例として、好ましくはドープされている半導体材料が適している。例えば、キャリアは、シリコン、ゲルマニウム、ガリウムヒ素、または窒化ガリウムを含んでいる、またはそのような材料から成ることができる。
さらには、キャリアの材料としては、一例として、セラミック（例えば、窒化アルミニウムまたは窒化ホウ素）が適している。このようなキャリアは、電気絶縁性として具体化することができる。
半導体ボディは、キャリアに接着結合されている（cohesively connected）ことが好ましい。特に、キャリアは、半導体ボディの半導体積層体の成長基板とは異なる。キャリアは、半導体ボディの半導体積層体を機械的に安定化させることが好ましい。半導体ボディの成長基板は、この目的には不要であり、除去することができる。
接着結合する場合、結合される両要素（あらかじめ作製されていることが好ましい）は、原子間力もしくは分子間力またはその両方によって一体に保持される。接着結合は、例えば、結合層（例えば、接着層またははんだ層）によって得ることができる。このような結合を分離するためには、一般的には、結合されている両要素の少なくとも一方、もしくは結合層、またはその両方の破壊を伴う。
好ましい発展形態においては、半導体ボディの半導体積層体の成長基板は、少なくとも部分的に除去されている。特に、成長基板は、全体または部分的に薄くする、または、全体または部分的に除去することができる。
成長基板が除去されている半導体チップは、薄膜半導体チップとも称する。本出願においては、薄膜半導体チップ（例えば薄膜発光ダイオードチップ）は、以下の特徴的な形状構造の少なくとも１つによって、さらに区別することができる。
− 活性領域を有する半導体積層体、特に、エピタキシャル積層体を備えている半導体ボディの（キャリア要素に面している）第１の主領域に、ミラー層が堆積されている、または半導体積層体内に形成されている（例えば、ブラッグミラーとして組み込まれている）。このミラー層は、半導体積層体において発生する放射の少なくとも一部分を半導体積層体に反射する。
− 半導体積層体の厚さは、２０μｍ以下の範囲、特に１０μｍ以下の範囲である。
− 半導体積層体は、少なくとも一領域が混合構造（intermixing structure）を有する少なくとも１つの半導体層を含んでおり、この混合構造によって、理想的には半導体積層体における近似的に光のエルゴード分布につながり、すなわち、この完全混合構造は、実質的にエルゴード的確率過程である散乱挙動を有する。
− 活性領域を有する半導体積層体、特に、エピタキシャル積層体を備えている半導体ボディの（キャリア要素に面している）第１の主領域に、ミラー層が堆積されている、または半導体積層体内に形成されている（例えば、ブラッグミラーとして組み込まれている）。このミラー層は、半導体積層体において発生する放射の少なくとも一部分を半導体積層体に反射する。
− 半導体積層体の厚さは、２０μｍ以下の範囲、特に１０μｍ以下の範囲である。
− 半導体積層体は、少なくとも一領域が混合構造（intermixing structure）を有する少なくとも１つの半導体層を含んでおり、この混合構造によって、理想的には半導体積層体における近似的に光のエルゴード分布につながり、すなわち、この完全混合構造は、実質的にエルゴード的確率過程である散乱挙動を有する。
薄膜発光ダイオードチップの基本原理は、例えば非特許文献１に記載されており、この点に関するこの文書の開示内容は、参照によって本文書に組み込まれている。
半導体ボディの半導体積層体は、エピタキシャルに、例えばＭＯＶＰＥまたはＭＢＥによって、堆積されていることが好ましい。
半導体ボディ、特に、活性領域は、ＩＩＩ−Ｖ族半導体材料を含んでいることが、さらに好ましい。ＩＩＩ−Ｖ族半導体材料を使用することにより、放射の発生時に高い内部量子効率を達成することができる。
記載した構造は、一般的には、放射の発生もしくは放射の検出、またはその両方を目的として製造されるオプトエレクトロニクス半導体チップに適している。
特に、半導体チップは、インコヒーレントな放射、部分的にコヒーレントな放射、またはコヒーレントな放射を発生させる目的で作製することができる。一例として、インコヒーレントな放射を発生させるためには、ＬＥＤチップに基づく構造が適しており、部分的にコヒーレントな放射を発生させるためには、ＲＣＬＥＤ（レゾナントキャビティ型ＬＥＤ）チップに基づく構造が適している。コヒーレントな放射は、例えば半導体レーザチップによって発生させることができ、半導体レーザチップは、特に、端面発光レーザまたは面発光レーザとして（例えば、ＶＣＳＥＬ（垂直共振器面発光レーザ）またはＶＥＣＳＥＬ（垂直外部共振器型面発光レーザ）として）具体化することができる。
放射放出半導体チップを製造する方法の実施形態によると、最初に、半導体積層体を有する半導体ボディを形成する。この半導体積層体は、放射を発生させるために設けられている活性領域と、第１の半導体層と、第２の半導体層とを備えている。半導体ボディに、活性領域を貫いて第１の半導体層の中まで延在している凹部を形成する。半導体ボディの上に第１の接続層を形成し、第１の接続層は凹部の中に延在している。第１の接続層は、保護ダイオードを介して第２の半導体層に電気的に接続されている。半導体チップを完成させる。
これらの方法ステップは、必ずしも上に列挙した順序で実行する必要はない。
このようにして、保護ダイオードを半導体チップの中に組み込むことのできる方法が、単純かつ高い費用効果で実現する。この方法では、極めて多数の半導体チップを同時に、特に、ウェハ上に並置された状態で製造することが可能である。この方法においては、個片化することによって、保護ダイオードがすでに組み込まれている半導体チップを形成することができる。このようにして、保護ダイオードの組み込みをウェハレベルで、すなわち半導体チップを実際に個片化する前に、行うことができる。
好ましい形態においては、第２の半導体層の上に第１の接続層を形成する前に接合層を形成し、この接合層は、第２の半導体層に隣接している。特に、接合層によってショットキーダイオードを形成することができる。
好ましい発展形態においては、第２の半導体層の電気接触性を、所定の方法で局所的に低下させる。このステップは、特に、接合層を堆積させる前に行うことができる。
特に、電気接触性は、灰化もしくはスパッタリングまたはその両方によって低下させることができる。
さらなる好ましい形態においては、半導体ボディを部分的に除去することによって、第２の接続層を露出させる。第２の接続層の露出した領域には、半導体チップに電気的に接続する目的で設けられるコンタクトを形成することができる。
記載した方法は、上述した放射放出半導体チップを製造するために特に適している。したがって、本方法に関連して説明した特徴・形状は半導体チップにおいても使用することができ、その逆も同様である。
さらなる特徴、構造形態、および利点は、例示的な実施形態の、図面を参照しながらの以下の説明から明らかになるであろう。
図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照数字を付してある。各図は概略的に示してあり、したがって、必ずしも正しい縮尺ではない。むしろ、比較的小さい要素、特に層の厚さは、図が明確であるように誇張した大きさで描いてある。
放射放出半導体チップの第１の例示的な実施形態は、図１Ｂにおける平面図と、線Ａ−Ａ’に沿っての図１Ａにおける対応する断面図とに基づいて、概略的に示してある。
放射放出半導体チップ１は半導体ボディ２を備えており、半導体ボディ２は、結合層８によってキャリア５に固定されている。
半導体ボディ２を形成している半導体積層体は、エピタキシャルに、例えばＭＯＶＰＥまたはＭＢＥによって形成されていることが好ましい。
半導体ボディは、放射を発生させるために設けられている活性領域２０を備えており、この活性領域は、第１の半導体層２１と第２の半導体層２２との間に配置されている。第１の半導体層２１および第２の半導体層２２は、導電型に関して互いに異なっている。一例として、第２の半導体層２２をｐ型導電性に、第１の半導体層２１をｎ型導電性に具体化する、またはこの逆に具体化することができる。
半導体ボディ２は複数の凹部２５を備えており、これらの凹部２５は、キャリア５から第２の半導体層２２および活性領域２０を貫いて第１の半導体層２１の中まで延在している。
凹部２５のそれぞれは、一例として平面視において円形に具体化されており、行列状に配置されている。しかしながら、凹部は、別の基本形状、例えば多角形（例：長方形または正方形）の基本形状を有することもできる。これらの凹部は、電荷キャリアを第１の半導体層２１から活性領域内に横方向に一様に注入できるように、配置されていることが好ましい。特に、第１の半導体層２１の横方向における導電率が十分に高いならば、記載した例示的な実施形態の変形形態として、ただ１つの凹部を設けることも可能である。
キャリア５は、第１の主領域５１とさらなる主領域５２とを備えている。第１の主領域５１は、半導体ボディ２に面しており、平面状に具体化されていることが好ましい。したがって、半導体ボディとキャリアとの接着固定を、単純な方法において実現することができる。
キャリアの材料としては、一例として、好ましくはドープされた半導体材料が適している。例えば、キャリアは、シリコン、ゲルマニウム、ガリウムヒ素、または窒化ガリウムを含んでいる、またはこのような材料から成ることができる。これに代えて、またはこれに加えて、キャリアは、セラミック（例えばＡｌＮまたはＢＮ）を含んでいることができる。
半導体ボディ２とキャリア５との間には第１の接続層３１が形成されており、この第１の接続層は凹部２５の中に延在している。第１の接続層によって、第１の半導体層２１との電気的接続を、キャリアに面している活性領域２０の側から形成することができる。
したがって、半導体ボディ２の（キャリア５とは反対側の）放射出口領域１０を、そこに外側の電気コンタクトが存在しないように具体化することができる。活性領域において発生する放射に対して不透明であるコンタクトによって放射出口領域が遮られる危険性を、回避することができる。
凹部２５の側面領域には絶縁層７が設けられている。第１の接続層３１による活性領域２０の電気的短絡を、単純な方法で防止することができる。
絶縁層７は、例えば、窒化物（例：窒化ケイ素）、酸化物（例：酸化ケイ素、酸化チタン）、または酸窒化物（例：酸窒化ケイ素）を含んでいる、またはこのような材料から成ることができる。
第２の半導体層２２は、第２の接続層３２に導電接続されている。第２の接続層は、第１の接続層３１と第２の半導体層２２との間に部分的に延在している。
さらには、半導体チップ１は、第１のコンタクト３５および第２のコンタクト３６を備えている。これらのコンタクトは、半導体チップに外側から電気的に接続する目的で設けられており、活性領域２０の互いに異なる面から電荷キャリアを活性領域内に注入する役割を果たし、したがって、注入された電荷キャリアが活性領域内で再結合して放射を放出することができる。
動作時に互いに異なる面から活性領域２０内に電荷キャリアを注入できるように、第１の接続層３１および第２の接続層３２によって、半導体ボディとの電気的接続を半導体ボディの同じ側から形成することができる。このようにすることで、放射出口領域に外側の電気コンタクトが存在しない半導体チップを、単純な方法で実現することができる。
第１のコンタクト３５は、キャリア５および結合層８を介して第１の接続層３１に導電接続されている。第２のコンタクト３６は、第２の接続層３２の上に配置されており、第２の接続層３２に導電接続されている。
第１の接続層３１と第２の半導体層２２との間には、保護ダイオード４が形成されている。
保護ダイオード４は接合層４０によって形成されており、接合層４０は、第２の半導体層２２から垂直方向に第１の接続層３１まで延在している。保護ダイオード４はショットキーダイオードとして具体化されており、接合層４０および第２の半導体層２２が金属−半導体接合を形成している。
半導体チップ１の平面視においては、半導体ボディ２、特に、活性領域２０が、保護ダイオード４を完全に覆っている。したがって、放射を発生させるために利用できる領域と、半導体チップの横方向範囲の両方をそのまま維持できるように、保護ダイオードが半導体ボディに組み込まれている。
接合層の材料は、半導体チップ１の動作時に順方向に存在する動作電圧に起因して第１の接続層３１と第２の半導体層２２との間に電流が流れることがない、または少なくとも大きな電流が流れることがないように、選択されることが好ましい。半導体チップ内の電流経路については、後から図２に関連して詳しく説明する。
ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、かつ０≦ｙ≦１、かつｘ＋ｙ≦１であり、特に、ｘ≠１、ｙ≠１、ｘ≠０、ｙ≠０の少なくとも１つである）を含んでいる半導体ボディの場合、例えば、ＴｉＷＮを含んでいる接合層、またはこのような材料組成から成る接合層が適している。
これに代えて、またはこれに加えて、接合層４０を、反射率の高い金属層として具体化することができる。一例として、銀およびアルミニウムは、可視スペクトル範囲および紫外スペクトル範囲において高い反射率を有する。したがって、活性領域において発生してキャリア５の方向に放出される放射を、放射出口領域の方向に効果的に導くことができる。
第２の接続層３２には切取り部４１が形成されている。接合層４０はこの切取り部を貫いて延在している。切取り部４１の側面領域は、絶縁層７によって覆われている。したがって、接合層４０と第２の接続層３２との間の電気的短絡を回避することができる。
接続層３１および接続層３２のそれぞれは、金属、例えば、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ、Ａｇ、Ａｌ、Ｒｈ、Ｐｄ、Ｐｔ、またはＷ、あるいはこれらの金属の少なくとも１つを備えている金属合金を含んでいる。
第１の接続層３１もしくは第２の接続層３２またはその両方は、多層構造として具体化することもできる。
さらには、第１の接続層３１もしくは第２の接続層３２またはその両方は、ＴＣＯ（透明導電性酸化物）材料、例えば、酸化亜鉛、酸化インジウム、またはインジウムスズ酸化物（ＩＴＯ）を含んでいることもできる。
半導体ボディ２、特に、活性領域２０は、ＩＩＩ−Ｖ族半導体材料を含んでいることが好ましい。
ＩＩＩ−Ｖ族半導体材料は、紫外スペクトル範囲（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ）から、可視スペクトル範囲（特に青色〜緑色の放射の場合のＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、または、特に黄色〜赤色の放射の場合のＩｎｘＧａｙＡｌ１−ｘ−ｙＰ）、さらには赤外スペクトル範囲（ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓ）の放射を発生させるために、特に適している。この場合、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１がそれぞれ成り立ち、特に、ｘ≠１、ｙ≠１、ｘ≠０、ｙ≠０の少なくとも１つである。特に、上記の材料系から構成されているＩＩＩ−Ｖ族半導体材料では、放射の発生時に高い内部量子効率をさらに得ることができる。
さらには、記載した例示的な実施形態の変形形態として、保護ダイオード４を第１の接続層３１によって形成することもでき、この場合、第１の接続層は第２の半導体層２２に隣接している。この場合、第１の接続層３１とは別に設けられる個別の接合層を省くことができる。したがって、第１の接続層３１は、半導体ボディ２との関係として、第１の半導体層２１とのオーミック接触を形成しているのみならず、第２の半導体層２２にはショットキー接触を介して電気的に接続されている。
第１の接続層と接合層とが、例えばキャリアを介して、または結合層を介して導電接続されているならば、第１の接続層および接合層が互いに隔置された状態に具体化される配置構造も考えられる。
さらには、第２の半導体層の電気接触性を、部分的に、特に、保護ダイオード４の領域において、所定の方法で局所的に低下させることができる（図１Ａに明示的には示していない）。したがって、第２の半導体層２２に隣接している層（すなわち接合層４０または第１の接続層３１）の材料を選択するうえでの自由度が増す。
記載した例示的な実施形態の変形形態として、コンタクト３５およびコンタクト３６を、キャリア５の同じ面、特に、第１の主領域５１に配置することもできる。この場合、キャリア５を電気絶縁性として具体化することもできる。
記載した例示的な実施形態においては、半導体チップ１は薄膜半導体チップとして具体化されており、この場合、半導体ボディ２の半導体積層体の成長基板が除去されている。しかしながら、この実施形態の変形形態として、成長基板を部分的にのみ除去する、または、全体あるいは部分的に成長基板を薄くすることができる。
さらには、半導体チップをＲＣＬＥＤとして、または半導体レーザチップとして、特に、ＶＣＳＥＬまたはＶＥＣＳＥＬとして、具体化することもできる。
半導体チップ１の中の電流経路は、図２に概略的に示してある。この場合、第１の半導体層２１およびキャリア５が、一例としてｎ型導電性にドープされており、第２の半導体層２２がｐ型導電性にドープされている。第２のコンタクト３６に、第１のコンタクト３５に対する正の電圧が存在するとき、放射を発生させるために設けられている、半導体ボディ２のダイオード構造が順方向に動作し、したがって、電荷キャリアが活性領域２０の中に注入され、そこで再結合して放射を放出することができる。
その一方で、この極性の場合、保護ダイオード４は逆方向に接続されている。したがって、半導体チップのコンタクト３５とコンタクト３６との間の動作電流は、接合層４０には流れない、または少なくとも大量には流れない。
しかしながら、この逆方向に半導体チップの静電帯電が発生する場合、電荷キャリアは、第１のコンタクト３５と第２のコンタクト３６との間の、保護ダイオード４を経由する電流経路を介して流れることができる。したがって、電荷キャリアは、第１の接続層３１から、活性領域２０を迂回して保護ダイオード４を介して第２の半導体層２２の中に移動することができる。したがって、電荷キャリアが流れるため、放射を発生するために設けられている半導体チップのダイオード構造、特に、活性領域２０に負荷がかからない。
したがって、半導体チップ１の損傷の危険性を減少させることができる。このようにして、半導体チップの第１のコンタクト３５および第２のコンタクト３６に逆並列に接続された状態で半導体チップの外側に形成される保護ダイオードを、省くことができる。
代替形態として、第１の半導体層２１およびキャリア５がｐ型導電性にドープされており、第２の半導体層２２がｎ型導電性にドープされている場合、同様に、第２のコンタクト３６に対する正の電圧が第１のコンタクト３５に存在するように、半導体チップを動作させることができる。
図３Ａ〜図３Ｅは、放射放出半導体チップを製造する方法の例示的な実施形態を中間ステップに基づいて示しており、各ステップは断面図として概略的に示してある。
活性領域２０と、第１の半導体層２１と、第２の半導体層２２とを備えている半導体積層体、を有する半導体ボディ２、を形成する。半導体ボディ２を形成している半導体積層体は、成長基板２００の上にエピタキシャルに堆積させることが好ましい。
図３Ｂに示したように、第２の半導体層２２の上に第２の接続層を形成する。このステップは、例えば、蒸着またはスパッタリングによって行うことができる。
第２の接続層３２は、第２の半導体層２２が部分的に露出している状態に局所的に構造化されているように、例えばリソグラフィ技術によって具体化する。
図３Ｃに示したように、半導体ボディ２に凹部２５を形成し、この凹部は、半導体積層体層２２および活性領域２０を貫いて第１の半導体層２１の中まで延在している。次いで、半導体ボディ２に絶縁層７を設け、この絶縁層７は、第２の接続層３２と、特に、切取り部４１および凹部２５の側面領域とを覆っている。
切取り部４１に接合層４０を形成する。接合層４０は、例えば蒸着またはスパッタリングによって堆積させることができる。次いで、図３Ｄに示したように、絶縁層７の上に第１の接続層３１を堆積させ、この第１の接続層は、凹部２５の中に延在しており、さらに、接合層４０に直接的に隣接している。
次いで、半導体ボディ２をキャリア５に接着結合することができる。このステップは結合層８によって行うことができ、結合層８は、例えば、はんだまたは導電性接着剤を含んでいることができる。
キャリア５によって、半導体ボディ２の半導体積層体を機械的に安定化させることができる。この目的のために成長基板２００はもはや不要であり、除去することができる。
成長基板を除去するステップは、例えば、機械的に（例：研削、研磨、またはラッピングによって）、もしくは化学的に（例：湿式化学エッチングまたは乾式化学エッチングによって）、またはその両方によって、行うことができる。これに代えて、またはこれに加えて、レーザリフトオフ法を使用することもできる。
第２の接続層３２の一部分を露出させる目的で、半導体ボディ２の材料を部分的に除去する。
キャリア５の第２の主領域５２（半導体２とは反対を向いている領域）の上、および第２の接続層３２の上に、それぞれ、第１のコンタクト３５および第２のコンタクト３６を堆積させる。このステップは、例えば、蒸着またはスパッタリングによって行うことができる。図３Ｆは、図１Ａおよび図１Ｂに関連して説明したように具体化されている完成した半導体チップを示している。
記載した方法によって、半導体チップ１の中への保護ダイオード４の組み込みを、大きな追加コストなしに実現することができる。
記載した例示的な実施形態の変形形態として、接合層４０を堆積させる前に、半導体ボディ２、特に、第２の半導体層２２の電気接触性を、所定の方法で局所的に低下させることができる。このステップは、第１の接続層を堆積させる前に行うことが好ましい。接触性の低減は、例えば、灰化（例：Ｏ２プラズマ中）あるいはスパッタリングによって行うことができる。このようにして、導電率を、所定の方法で切取り部４１の領域において局所的に低下させることができる。
ここまで単なる一例として説明した製造方法は、１つの半導体チップを製造する方法である。製造時、半導体積層体をウェハ上に形成することができ、この半導体積層体から、個片化によって極めて多数の半導体ボディを形成することができる。個片化は、例えば、ソーイング、破断（breaking）、切断、またはエッチングによって、行うことができる。
本特許出願は、独国特許出願第１０２００８０３４５６０．１号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
Claims (15)
- 放射放出半導体チップ（１）であって、キャリア（５）と、半導体積層体を有する半導体ボディ（２）と、を備えており、
− 前記半導体積層体が、放射を発生させるために設けられている活性領域（２０）と、第１の半導体層（２１）と、第２の半導体層（２２）と、を備えており、
− 前記活性領域（２０）は、前記第１の半導体層（２１）と前記第２の半導体層（２２）との間に配置されており、
− 前記第１の半導体層（２１）は、前記キャリア（５）とは反対側の前記活性領域（２０）の面に配置されており、
− 前記半導体ボディ（２）は、前記活性領域（２０）を貫いて延在している少なくとも１つの凹部（２５）を備えており、
− 前記第１の半導体層（２１）は第１の接続層（３１）に導電接続されており、前記第１の接続層（３１）は、前記凹部（２５）の中に前記第１の半導体層（２１）から前記キャリア（５）の方向に延在しており、
− 前記第１の接続層（３１）は、保護ダイオード（４）を介して前記第２の半導体層（２２）に電気的に接続されている、
放射放出半導体チップ（１）。 - 前記第１の接続層（３１）は、前記キャリア（５）と前記第２の半導体層（２２）との間に少なくとも部分的に延在している、
請求項１に記載の放射放出半導体チップ。 - 前記保護ダイオード（４）はショットキーダイオードとして具体化されている、
請求項１または請求項２に記載の放射放出半導体チップ。 - 前記保護ダイオード（４）は、前記半導体チップ（１）の平面視において前記半導体ボディ（２）と重なっている、
請求項１から請求項３のいずれかに記載の放射放出半導体チップ。 - 前記保護ダイオード（４）は前記第２の半導体層によって形成されている、
請求項１から請求項４のいずれかに記載の放射放出半導体チップ。 - 前記第１の接続層（３１）と前記第２の半導体層（２２）との間に少なくとも部分的に第２の接続層（３２）が配置されており、前記第２の接続層は前記第２の半導体層（２２）に導電接続されている、
請求項１から請求項５のいずれかに記載の放射放出半導体チップ。 - 前記保護ダイオード（４）は、前記第２の半導体層（２２）に隣接している接合層（４０）によって形成されており、前記接合層（４０）と前記第２の接続層（３２）との間に絶縁層（７）が形成されている、
請求項６に記載の放射放出半導体チップ - 前記保護ダイオード（４）は前記第１の接続層（３１）によって形成されている、
請求項１から請求項６のいずれかに記載の放射放出半導体チップ。 - 前記半導体ボディ（２）の前記半導体積層体の成長基板（２００）が少なくとも部分的に除去されている、
請求項１から請求項８のいずれかに記載の放射放出半導体チップ。 - ＬＥＤチップ、ＲＣＬＥＤチップ、またはレーザダイオードチップとして具体化されている、
請求項１から請求項９のいずれかに記載の放射放出半導体チップ。 - 放射放出半導体チップを製造する方法であって、
ａ） 放射を発生させるために設けられる活性領域（２０）と、第１の半導体層（２１）と、第２の半導体層（２２）と、を備えている半導体積層体、を有する半導体ボディ（２）を形成するステップと、
ｂ） 前記活性領域（２０）を貫いて前記第１の半導体層（２１）の中まで延在している凹部（２５）を前記半導体ボディ（２）に形成するステップと、
ｃ） 前記半導体ボディ（２）の上に第１の接続層（３１）を形成するステップであって、前記第１の接続層（３１）は前記凹部（２５）の中に延在しており、前記第１の接続層（３１）は保護ダイオード（４）を介して前記第２の半導体層（２２）に電気的に接続されている、前記ステップと、
ｄ） 前記半導体チップを完成させるステップと、
を含んでいる、方法。 - ステップｃ）の前に、前記第２の半導体層（２２）の上に接合層（４０）を形成し、前記接合層（４０）は前記第２の半導体層（２２）に隣接している、
請求項１１に記載の方法。 - 前記第２の半導体層（２２）の電気接触性を所定の方法で局所的に低下させる、
請求項１２に記載の方法。 - 前記電気接触性を、灰化もしくはスパッタリング、またはその両方によって低下させる、
請求項１３に記載の方法。 - 前記半導体ボディ（２）の一部分を除去することによって、前記第２の接続層（３２）を露出させる、
請求項１１から請求項１４のいずれかに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008034560.1 | 2008-07-24 | ||
| DE102008034560.1A DE102008034560B4 (de) | 2008-07-24 | 2008-07-24 | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips |
| PCT/DE2009/000885 WO2010009690A1 (de) | 2008-07-24 | 2009-06-25 | Strahlungemittierender halbleiterchip mit schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011528855A true JP2011528855A (ja) | 2011-11-24 |
| JP2011528855A5 JP2011528855A5 (ja) | 2012-08-09 |
| JP5511813B2 JP5511813B2 (ja) | 2014-06-04 |
Family
ID=41254639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011519023A Active JP5511813B2 (ja) | 2008-07-24 | 2009-06-25 | 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8710537B2 (ja) |
| EP (2) | EP2304799B1 (ja) |
| JP (1) | JP5511813B2 (ja) |
| KR (2) | KR101710849B1 (ja) |
| CN (1) | CN101971344B (ja) |
| DE (1) | DE102008034560B4 (ja) |
| WO (1) | WO2010009690A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015501085A (ja) * | 2011-12-22 | 2015-01-08 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 表示装置および表示装置の製造方法 |
| JP2016537820A (ja) * | 2013-11-21 | 2016-12-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップ |
| US9530767B2 (en) | 2015-03-23 | 2016-12-27 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element |
| KR20180013904A (ko) * | 2015-05-29 | 2018-02-07 | 오스람 옵토 세미컨덕터스 게엠베하 | 서로 개별적으로 동작될 수 있는 복수의 픽셀을 갖는 디스플레이 디바이스 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008034560B4 (de) | 2008-07-24 | 2022-10-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips |
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102009032486A1 (de) | 2009-07-09 | 2011-01-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102010013494A1 (de) | 2010-03-31 | 2011-10-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102010027679A1 (de) * | 2010-07-20 | 2012-01-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| KR101692410B1 (ko) * | 2010-07-26 | 2017-01-03 | 삼성전자 주식회사 | 발광소자 및 그 제조방법 |
| KR101154320B1 (ko) * | 2010-12-20 | 2012-06-13 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치 |
| TWI435477B (zh) * | 2010-12-29 | 2014-04-21 | Lextar Electronics Corp | 高亮度發光二極體 |
| DE102011011378A1 (de) | 2011-02-16 | 2012-08-16 | Osram Opto Semiconductors Gmbh | Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips |
| TW201240146A (en) * | 2011-03-16 | 2012-10-01 | Hon Hai Prec Ind Co Ltd | Light-emitting semiconductor chip |
| TW201240147A (en) * | 2011-03-22 | 2012-10-01 | Hon Hai Prec Ind Co Ltd | Light-emitting semiconductor chip |
| CN102694098A (zh) * | 2011-03-25 | 2012-09-26 | 鸿富锦精密工业（深圳）有限公司 | 半导体发光芯片 |
| JP5887638B2 (ja) | 2011-05-30 | 2016-03-16 | 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 発光ダイオード |
| KR101973608B1 (ko) * | 2011-06-30 | 2019-04-29 | 엘지이노텍 주식회사 | 발광소자 |
| US8809897B2 (en) | 2011-08-31 | 2014-08-19 | Micron Technology, Inc. | Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods |
| KR101868537B1 (ko) * | 2011-11-07 | 2018-06-19 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광 소자 패키지 |
| CN102522400B (zh) * | 2011-11-30 | 2014-11-26 | 晶科电子（广州）有限公司 | 一种防静电损伤的垂直发光器件及其制造方法 |
| DE102012105176B4 (de) * | 2012-06-14 | 2021-08-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| DE102012108627B4 (de) * | 2012-09-14 | 2021-06-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronische Halbleitervorrichtung und Trägerverbund |
| TWI661578B (zh) | 2013-06-20 | 2019-06-01 | 晶元光電股份有限公司 | 發光裝置及發光陣列 |
| TWI536605B (zh) * | 2013-08-20 | 2016-06-01 | 隆達電子股份有限公司 | 發光二極體 |
| DE102015111485A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102015111487A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102017104735B4 (de) | 2017-03-07 | 2021-09-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip |
| DE102017112223A1 (de) * | 2017-06-02 | 2018-12-06 | Osram Opto Semiconductors Gmbh | Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils |
| DE102018119688B4 (de) * | 2018-08-14 | 2024-06-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| EP4328985A1 (en) | 2022-08-24 | 2024-02-28 | Albert-Ludwigs-Universität Freiburg | Micro led, neural implant, and method of fabricating a micro led |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108682A (ja) * | 2004-10-08 | 2006-04-20 | Shogen Koden Kofun Yugenkoshi | 回路保護ユニットを備える発光装置 |
| JP2007512689A (ja) * | 2003-11-28 | 2007-05-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 保護ダイオードを備えた発光半導体素子 |
| JP2007294981A (ja) * | 2006-04-21 | 2007-11-08 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19945134C2 (de) | 1999-09-21 | 2003-08-14 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement hoher ESD-Festigkeit und Verfahren zu seiner Herstellung |
| TW492202B (en) | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
| DE10147886B4 (de) * | 2001-09-28 | 2006-07-13 | Osram Opto Semiconductors Gmbh | Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren |
| TWI220578B (en) * | 2003-09-16 | 2004-08-21 | Opto Tech Corp | Light-emitting device capable of increasing light-emitting active region |
| TWI223457B (en) | 2004-01-20 | 2004-11-01 | Opto Tech Corp | Light-emitting device to increase the area of active region |
| US7064353B2 (en) | 2004-05-26 | 2006-06-20 | Philips Lumileds Lighting Company, Llc | LED chip with integrated fast switching diode for ESD protection |
| CN100386891C (zh) | 2004-07-02 | 2008-05-07 | 北京工业大学 | 高抗静电高效发光二极管及制作方法 |
| JP2006086300A (ja) | 2004-09-15 | 2006-03-30 | Sanken Electric Co Ltd | 保護素子を有する半導体発光装置及びその製造方法 |
| KR100576872B1 (ko) * | 2004-09-17 | 2006-05-10 | 삼성전기주식회사 | 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자 |
| KR20060062715A (ko) * | 2004-12-06 | 2006-06-12 | 삼성전기주식회사 | 정전방전 보호 다이오드를 구비한 ＧａＮ 계열 반도체발광 소자 |
| US7754507B2 (en) * | 2005-06-09 | 2010-07-13 | Philips Lumileds Lighting Company, Llc | Method of removing the growth substrate of a semiconductor light emitting device |
| TWI257186B (en) | 2005-09-29 | 2006-06-21 | Formosa Epitaxy Inc | Light-emitting diode chip |
| JP5044986B2 (ja) | 2006-05-17 | 2012-10-10 | サンケン電気株式会社 | 半導体発光装置 |
| CN100530622C (zh) | 2007-05-14 | 2009-08-19 | 金芃 | 垂直结构的半导体芯片或器件及制造方法 |
| DE102008034560B4 (de) | 2008-07-24 | 2022-10-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips |
-
2008
- 2008-07-24 DE DE102008034560.1A patent/DE102008034560B4/de active Active
-
2009
- 2009-06-25 EP EP09775907.0A patent/EP2304799B1/de active Active
- 2009-06-25 US US12/922,736 patent/US8710537B2/en active Active
- 2009-06-25 EP EP16187828.5A patent/EP3128555B1/de active Active
- 2009-06-25 CN CN2009801090394A patent/CN101971344B/zh active Active
- 2009-06-25 KR KR1020167015687A patent/KR101710849B1/ko active IP Right Grant
- 2009-06-25 KR KR1020107020375A patent/KR101632082B1/ko active IP Right Grant
- 2009-06-25 WO PCT/DE2009/000885 patent/WO2010009690A1/de active Application Filing
- 2009-06-25 JP JP2011519023A patent/JP5511813B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007512689A (ja) * | 2003-11-28 | 2007-05-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 保護ダイオードを備えた発光半導体素子 |
| JP2006108682A (ja) * | 2004-10-08 | 2006-04-20 | Shogen Koden Kofun Yugenkoshi | 回路保護ユニットを備える発光装置 |
| JP2007294981A (ja) * | 2006-04-21 | 2007-11-08 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015501085A (ja) * | 2011-12-22 | 2015-01-08 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 表示装置および表示装置の製造方法 |
| US9362335B2 (en) | 2011-12-22 | 2016-06-07 | Osram Opto Semiconductors Gmbh | Display device and method for producing a display device |
| US9748309B2 (en) | 2011-12-22 | 2017-08-29 | Osram Opto Semiconductors Gmbh | Display device and method for producing a display device |
| US10461120B2 (en) | 2011-12-22 | 2019-10-29 | Osram Opto Semiconductors Gmbh | Display device and method for producing a display device |
| JP2016537820A (ja) * | 2013-11-21 | 2016-12-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップ |
| US10121775B2 (en) | 2013-11-21 | 2018-11-06 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip with built-in ESD protection |
| US9530767B2 (en) | 2015-03-23 | 2016-12-27 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element |
| KR20180013904A (ko) * | 2015-05-29 | 2018-02-07 | 오스람 옵토 세미컨덕터스 게엠베하 | 서로 개별적으로 동작될 수 있는 복수의 픽셀을 갖는 디스플레이 디바이스 |
| KR102531660B1 (ko) | 2015-05-29 | 2023-05-12 | 에이엠에스-오스람 인터내셔널 게엠베하 | 서로 개별적으로 동작될 수 있는 복수의 픽셀을 갖는 디스플레이 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101710849B1 (ko) | 2017-02-27 |
| JP5511813B2 (ja) | 2014-06-04 |
| KR20110031897A (ko) | 2011-03-29 |
| DE102008034560B4 (de) | 2022-10-27 |
| KR20160075810A (ko) | 2016-06-29 |
| WO2010009690A1 (de) | 2010-01-28 |
| CN101971344B (zh) | 2012-10-17 |
| EP2304799A1 (de) | 2011-04-06 |
| US20120018763A1 (en) | 2012-01-26 |
| KR101632082B1 (ko) | 2016-06-20 |
| EP2304799B1 (de) | 2016-10-26 |
| CN101971344A (zh) | 2011-02-09 |
| EP3128555A1 (de) | 2017-02-08 |
| EP3128555B1 (de) | 2021-08-18 |
| DE102008034560A1 (de) | 2010-02-04 |
| US8710537B2 (en) | 2014-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5511813B2 (ja) | 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 | |
| JP5890498B2 (ja) | 放射放出半導体チップ | |
| JP5479461B2 (ja) | 放射を放出する半導体チップ | |
| JP6104158B2 (ja) | オプトエレクトロニクス半導体チップ、およびオプトエレクトロニクス半導体チップの製造方法 | |
| US20120223416A1 (en) | Thin-film semiconductor component with protection diode structure and method for producing a thin-film semiconductor component | |
| JP5759004B2 (ja) | オプトエレクトロニクス半導体チップ | |
| JP5813138B2 (ja) | キャリア基板、および半導体チップの製造方法 | |
| TWI639250B (zh) | 具有反射式層序列的發光二極體晶片 | |
| US8946761B2 (en) | Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip | |
| KR20150056559A (ko) | 서로 나란히 배치되는 복수의 활성 영역을 포함한 광전자 반도체 칩 | |
| US20170018694A1 (en) | Light emitting element and light emitting device | |
| KR20150062179A (ko) | 확장된 반사층을 가진 발광 다이오드 | |
| KR20100067441A (ko) | 정전기 보호 기능을 갖는 수직구조 반도체 발광소자 | |
| JP2005276900A (ja) | 発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5511813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |