JP2016537820A - オプトエレクトロニクス半導体チップ - Google Patents
オプトエレクトロニクス半導体チップ Download PDFInfo
- Publication number
- JP2016537820A JP2016537820A JP2016533034A JP2016533034A JP2016537820A JP 2016537820 A JP2016537820 A JP 2016537820A JP 2016533034 A JP2016533034 A JP 2016533034A JP 2016533034 A JP2016533034 A JP 2016533034A JP 2016537820 A JP2016537820 A JP 2016537820A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor
- bridging
- semiconductor chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 268
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 59
- 239000000463 material Substances 0.000 claims description 32
- 239000000654 additive Substances 0.000 claims description 8
- 229910010293 ceramic material Inorganic materials 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 claims description 6
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 3
- 229910000410 antimony oxide Inorganic materials 0.000 claims description 3
- 229910000416 bismuth oxide Inorganic materials 0.000 claims description 3
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 3
- 229910000428 cobalt oxide Inorganic materials 0.000 claims description 3
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims description 3
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 claims description 3
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 3
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 claims description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 129
- 230000015556 catabolic process Effects 0.000 description 20
- 230000005855 radiation Effects 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- -1 nitride compound Chemical class 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Abstract
本発明は、過電圧保護のための、橋絡素子（９，９Ａ）を内蔵するオプトエレクトロニクス半導体チップ（１）である。
Description
本発明は、オプトエレクトロニクス半導体チップに関するものであり、特に放射線を出射するために提供されるオプトエレクトロニクス半導体チップに関するものである。
オプトエレクトロニクス装置の安定した動作を可能とし、主に静電気放電及び／又は電気過負荷の場合での装置への永久的な損傷を防止するために、保護手段は有益である。
特許文献１は、例えば、半導体チップの半導体積層体に、意図的に導入された結晶欠陥を含むエピタキシャル保護層を設け、半導体チップの動作時での逆方向の半導体積層体の降伏挙動が結晶欠陥を有する領域と結晶欠陥を有さない領域とで異なり、静電気放電パルスの際には、電荷は結晶欠陥を有する領域に亘って一様に分布するように放電される、保護手段を開示する。
さらに、特許文献２では、オプトエレクトロニクス半導体チップは、複数のマイクロダイオードを備え、マイクロダイオードがＥＳＤ（静電気放電）保護を形成する半導体積層体を開示する。しかしながら、このような半導体積層体の保護的手段は、半導体チップの光学効率の低下に関連付けられる。
また、例えば特許文献３に開示されているように、例えば保護ダイオードなどの分離した保護素子を用いて、当該素子を半導体チップに相互的に接続することが知られている。しかしながら、これは追加のスペースとコストを必要とする。
本発明の目的は、一体型ＥＳＤ保護を有する、改善されたオプトエレクトロニクス半導体チップを提供することである。
少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、半導体材料を含有し、第１の導電性タイプの第１の半導体領域と、第２の導電性タイプの第２の半導体領域と、第１及び第２の半導体領域の間に形成される、ｐｎ接合部を有する活性ゾーンとを備える、半導体積層体を備える。特に、活性ゾーンは放射線を発生させるために設けられてもよい。
さらに、第１の導電性はｐ型導電性とし、第２の導電性はｎ型導電性とする。第１の半導体領域は、例えば、活性ゾーンのキャリアに対向する側に配置されていてもよい。そして、第２の半導体領域は活性ゾーンのキャリアから遠い側に配置されていてもよい。第１の半導体領域は、第１の導電性タイプのドーピングを有する少なくとも１つの半導体層を備えるのが好ましい。それに応じて、第２の半導体領域は、特に、第２の導電性タイプのドーピングを有する少なくとも１つの半導体層を備える。
半導体層に好適な材料は、例えば、窒化物化合物半導体に基づく材料である。本明細書では、「窒化物化合物半導体に基づく」とは、半導体積層体又は半導体積層体の少なくとも１つの層が、ＩＩＩ−Ｖ族窒化物化合物半導体材料、好ましくはＡｌｎＧａｍＩｎ１−ｎ−ｍＮ（０≦ｎ≦１、０≦ｍ≦１、及びｎ＋ｍ≦１）を含むことを意味する。この材料は、上述の式による数学的に正確な組成を完全に有さなくてもよい。代わりに、ＡｌｎＧａｍＩｎ１−ｎ−ｍＮの材料の特徴的な物性を実質的に改変しない１つ以上のドーパント及び追加の成分を含んでもよい。便宜上、上記の式は結晶格子の基礎的な成分（Ａｌ，Ｇａ，Ｉｎ，Ｎ）しか含まないが、これらは部分的に少量の更なる物質に入れ替えられてもよい。
有利な一実施形態では、本オプトエレクトロニクス半導体チップはキャリアを備え、キャリア上に半導体積層体が配置されている。半導体チップは、例えば、薄膜半導体チップであってもよく、かかる半導体チップから、半導体積層体を成長させた成長基板が少なくとも部分的に剥離されている。成長基板は、例えば、キャリアで置き換えられ得る。
更に、本オプトエレクトロニクス半導体チップは、第１の半導体領域の電気的接続のために設けられている第１のコンタクトと、第２の半導体領域の電気的接続のために設けられている、第１のコンタクトとは異なる第２のコンタクトを備えてもよい。特に、第１のコンタクトはｐ型コンタクトであり、第２のコンタクトはｎ型コンタクトである。
少なくとも１つの実施形態によれば、本オプトエレクトロニクス半導体チップは橋絡素子を備える。特に、橋絡素子は半導体積層体と並列又は逆並列に接続されている。例えば、橋絡素子はダイオードの電流／電圧挙動を有してもよい。この場合、橋絡素子は半導体積層体に対して逆方向に接続されるのが好ましい。更に、橋絡素子はバリスタの電流／電圧挙動を有してもよい。この場合、橋絡素子は半導体積層体に対して並列又は逆並列に接続されてもよい。バリスタの電流／電圧挙動は順方向と逆方向とでほぼ同一であり得る。このようにして、逆方向と順方向の両方での過電圧が限定されることができる。
有利に、上記橋絡素子は、過電圧の場合に電荷が橋絡素子を介して放電されるように、オプトエレクトロニクス半導体チップの順方向での動作電圧では半導体積層体の電気抵抗よりも高く、逆方向の過電圧では半導体積層体の電気抵抗よりも低い、非線形電気抵抗を備える。このようにして、半導体積層体を静電気放電パルスから保護し、半導体チップへの損傷を大きく防止し得る。
少なくとも１つの実施形態によれば、橋絡素子は多結晶性電子セラミックス材料を含有する。好適な電子セラミックス材料は、例えば、焼結半導体材料である。橋絡素子としては、特に、酸化亜鉛、酸化ストロンチウム、チタン酸ストロンチウム、酸化チタン、及び炭化ケイ素などの材料が考えられ得る。使用される材料の粒径によって、特に抵抗が影響を受け得る。このような材料が用いられる時は、橋絡素子は特に、バリスタの特性を有する。
更に、橋絡素子は、例えば、酸化ビスマス、酸化アンチモン、酸化コバルト、酸化マンガン、酸化ニッケル、酸化クロム、又は酸化シリコン類などの酸化物といった材料添加物を備えてもよい。有利に、これらの材料添加物の１つ以上によって、橋絡素子の非線形抵抗挙動を意図的に調節し得る。
好ましい構成では、橋絡素子は、境界面で互いに分離される２つの橋絡層を備える。材料添加物の濃度は、例えば、２つの橋絡層内よりも境界面での方が高くてもよい。降伏電圧に到達すると、降伏が、特に境界面を横切って、好ましくは境界面に垂直に、進行する。降伏は、水平方向または垂直方向に進行してもよい。垂直方向は、キャリアが延伸する面と垂直であってもよい。水平方向は、それに応じて、キャリアが延伸する面に平行であってもよい。
特に、橋絡素子はそれぞれ境界面で互いに分離される３つ以上の橋絡層を備えてもよい。この場合、境界面の主要延伸面は、製造公差の範囲内で、橋絡層の主要延伸面に平行であってもよい。
更に、橋絡素子は１つ以上のドーパントを含有してもよい。
更なる実施形態によれば、橋絡素子は金属又は金属化合物を含有するか、それからなってもよい。好適な材料の例としては、Ｔｉ、Ａｇ、Ｐｔ、Ａｕ、又はＣｕが挙げられる。このような材料が用いられる場合、橋絡素子は特に、ダイオードの特性を有する。
少なくとも１つの実施形態によれば、橋絡素子は少なくとも１つの橋絡層を備える。特に、橋絡素子は少なくとも１つの橋絡層からなる。更に、橋絡層は半導体積層体の半導体材料の外側に配置されていることが好ましい。これは、特に、橋絡層がエピタキシャル層でないことを意味する。このようにして、半導体積層体における光学損失を減らすことができる。代替的に又は付加的に、「半導体積層体の半導体材料外」とは、橋絡層がその外面を半導体積層体の半導体材料で完全に被覆されていないことを意味し得る。橋絡層は例えば、半導体積層体及び／又はその外面にて適用されてもよい。橋絡層は、例えば、多結晶性電子セラミックス材料を含有するか、又は多結晶性電子セラミックス材料からなってもよい。
有利な一構成では、橋絡層はパターニングされており、それぞれが互いに間隙部（interspaces）によって分離されている複数の橋絡領域を有し、これら間隙部内では、橋絡層が途切れている。
少なくとも１つの実施形態によれば、橋絡素子は半導体積層体に設けられている。「半導体積層体に配置されている」とは、この場合、及び、以下において、橋絡素子が半導体積層体と直接物理的に接触した位置にあることを意味し得る。特に、橋絡素子は、第１の半導体領域、活性ゾーン、及び／又は第２の半導体領域に直接隣接していてもよい。
好ましい一構成では、橋絡素子は第１の半導体領域と第２の半導体領域とを接続し、かつ／又は１つの半導体領域を対応するコンタクトと接続している。特に、橋絡素子は第１の半導体領域と第２の半導体領域とを直接的に接続し得る。この場合、橋絡素子が２つの半導体領域のうちの少なくとも１つと直接接触することができる。特に、橋絡素子はｐｎ接合部を被覆していてもよい。更に、橋絡素子は第１のコンタクトと第２のコンタクトとを接続してもよい。「被覆する」とは、この場合、及び、以下において、橋絡素子が、ｐｎ接合部の側方の平面視においてｐｎ接合部上に少なくとも部分的に被覆することを意味し得る。この場合、橋絡素子が第１の半導体領域から活性ゾーンを横切って第２の半導体領域に側方に延伸することが特に可能となる。「側方の平面視」とは、この場合、及び、以下において、特に、半導体積層体の主要延伸面と垂直の平面視であり得る。
好ましい構成では、橋絡素子は、半導体積層体上に形成される橋絡層を備える。橋絡層は半導体積層体と直接接触しているのが好ましい。橋絡層は第１のコンタクトから第２のコンタクトに延伸して、ｐｎ接合部を側方において被覆していてもよい。橋絡素子の電流／電圧挙動は特に、半導体積層体及び橋絡層の相互作用によって決定される。橋絡層は、例えば、第２の導電性タイプの第２の半導体領域とのオーム抵抗を有するコンタクト、及び第１の導電性タイプの第１の半導体領域との非線形抵抗を有するコンタクトを形成してもよい。ここでは、橋絡素子の電流／電圧挙動は、ショットキーダイオードの特性を有してもよい。特に、橋絡素子の降伏電圧は、順方向では半導体積層体の動作電圧を超え、逆方向では半導体積層体の降伏電圧を下回る。逆方向の放電パルスの場合、逆方向の放電パルスは有利に、活性ゾーンを介してではなく橋絡素子を介して放電される。更に、橋絡素子の電流／電圧挙動はバリスタの特性を有してもよい。有利に、バリスタの降伏電圧は、順方向及び逆方向の両方において、活性ゾーンの降伏電圧よりも低い。
少なくとも１つの実施形態によれば、半導体積層体は、キャリアに対向する第１の主面と、キャリアから遠い第２の主面と、第１及び第２の主面に対して或る角度で、すなわち、平行にではなく延伸する少なくとも１つの側面とを有する。第１及び第２の主面は、ここで半導体積層体の主要延伸面に沿って延伸してもよい。
好ましい一構成では、橋絡素子又は橋絡層は、半導体積層体の側面に配置されている。特に、橋絡素子又は橋絡層は第１及び第２の半導体領域と直接接触している。更に、橋絡素子又は橋絡層は、第１のコンタクトから、第１及び第２の半導体領域の側面を亘って、第２のコンタクトまで有利に延伸する。第１のコンタクトは、例えば、第２の主面上に配置されていてもよい。第２のコンタクトは、第１の半導体領域を越えてに突出する第２の半導体領域の一部の上に設けられていてもよい。この場合、２つのコンタクトの間の距離は、第２のコンタクトが第１の主面の上に配置される時よりも小さくなり、橋絡素子が第１のコンタクトから第２のコンタクトに延伸する長さもまた小さくなる。橋絡素子の抵抗は有利に、特に、その長さに影響され得る。
好ましい実施形態では、ｐｎ接合部は半導体積層体と橋絡素子及び／又は橋絡層との間に配置されている絶縁コーティングで被覆され、活性ゾーンは橋絡素子及び／又は橋絡層から電気的に絶縁されている。
更なる一構成では、橋絡素子は半導体積層体の内面上に設けられてもよい。半導体積層体は、例えば、内面によってその範囲が定められている凹部を備えてもよい。凹部は好ましくは、第１の主面から、第２の主面の方向に第１の半導体領域及び活性ゾーンを通り、第２の半導体領域内まで延伸する。特に、橋絡層は内面上に配置されている。更に、橋絡層は第１及び第２の半導体領域と直接接触していてもよい。それに加えて、橋絡層は有利に、特に第１の主面上に配置されている第１のコンタクトから延伸し、内面を越えて好ましくは凹部内に配置されている第２のコンタクトまで延伸してもよい。
少なくとも１つの実施形態によれば、発生した放射線の大部分は、半導体チップから第２の主面を通って取り出される。第２の主面は第１及び第２のコンタクトによって被覆されていないのが好ましい。言い換えると、第２の主面には、平面視では、第１及び第２のコンタクトがなくてもよい。これによって、有利に、両コンタクトによって引き起こされる吸収損失を減らすことができる。
好ましい一構成では、半導体積層体はキャリア側で通電される。これは、両コンタクトがキャリアに設けられることを意味する。
少なくとも１つの実施形態によれば、２つのコンタクトのうちの少なくとも１つはコンタクト素子を備える。第２のコンタクトは、例えば、半導体積層体の凹部に配置されているコンタクト素子を有してもよい。特に、コンタクト素子の周囲は橋絡素子によって囲まれている。橋絡素子は、凹部の範囲を定める半導体積層体の内面上のコーティングの形態で形成されていてもよい。通常の動作では、橋絡素子は、絶縁層の代わりになり得る。
好ましい一構成では、第１のコンタクトは、開口部によって中断されるコンタクト層を備える。第２のコンタクトのコンタクト素子は、第１のコンタクトのコンタクト層内の開口部を通って延伸するのが好ましい。特に好ましくは、コンタクト層と接続素子とは橋絡素子によって接続されている。
好ましい一構成では、第１のコンタクト及び第２のコンタクトは、それぞれ、コンタクト層を備え、それらコンタクトは橋絡素子によって接続されている。特に、第１のコンタクトのコンタクト層はキャリアと第１の半導体領域との間に配置されている。更に、第２のコンタクトのコンタクト層もまた、キャリアと第１の半導体領域との間に配置されていてもよい。
通常の動作では、すなわち、降伏電圧未満では、半導体チップの橋絡素子は導電性ではなく、絶縁体として作用して有利に絶縁層と置き換わることができる。降伏電圧に到達すると、橋絡素子は有利に導電性となり、橋絡素子を介して電荷が放電され得る。このようにして、ｐｎ接合部を、損傷を引き起こす放電パルスから保護することができる。
有利な一構成では、半導体積層体の表面は、橋絡素子が形成される箇所で前処理されている。例えば、半導体積層体の局所的なパッシベーション、プラズマ処理、又は局所的なエッチングを行って、特に、半導体積層体と橋絡素子との間の接合部での導電性に影響を与えてもよい。
概して、橋絡素子の電流／電圧挙動は、橋絡素子についての好適な材料選択、及び／又は半導体積層体の好適な前処理、及び／又は好適な幾何学によって、所望のように調節され得る。
少なくとも１つの実施形態によれば、橋絡素子はキャリアに設けられる。
好ましい一構成では、キャリアは基礎部を備える。更に、キャリアは好ましくは、第１又は第２のコンタクトに電気的に接続されている、少なくとも１つの接続素子を備える。言い換えると、少なくとも１つのコンタクトは、特に、キャリア及び／又は接続素子によって電気的に接続されている。接続素子は、少なくとも部分的に基礎部に埋め込まれていてもよく、かつ／又は基礎部に配置されていてもよい。
有利な一構成では、キャリアは第１及び第２の接続素子を備え、これら接続素子は橋絡素子によって互いに接続されている。ここでの接続は、特に機械的接合であってもよい。付加的に、第１及び第２の接続素子が、それぞれ、橋絡素子に直接隣接することができる。特に、第１の接続素子は第１のコンタクトと電気的に接続され、第２の接続素子は第２のコンタクトと電気的に接続されている。好ましくは、接続素子及び第２の接続素子は、半導体チップが順方向に動作している場合には、互いに橋絡素子によって電気的に絶縁されている。この場合、橋絡素子は、第１と第２の接続素子との間に配置されることができ、第１及び／又は第２の接続素子の、対応する他の接続素子に対向する全ての外面を被覆することができる。更に、橋絡素子は、降伏電圧に逆方向において到達すると有利に導電性となり、電荷が半導体チップからキャリアを介して放電され得る。
少なくとも１つの実施形態によれば、第１の接続素子は、基礎部の前面から後面まで延伸し、第１のコンタクトに電気的に接続されている第１の貫通ビアを備える。更に、第２の接続素子は、上記前面から上記後面まで延伸し、第２のコンタクトと電気的に接続される第２の貫通ビアを備えてもよい。
更に、第１の接続素子は、基礎部上に配置された第１の接続層を備えていてもよく、第１の接続層は、第１のコンタクトと電気的に接続されている。第２の接続素子は、基礎部に配置された第２の接続層を備えていてもよく、第２の接続層は、第２のコンタクトと電気的に接続されている。
少なくとも１つの実施形態によれば、基礎部は橋絡素子によって形成されている。或いは、橋絡素子を基礎部の前面又は後面上に配置してもよい。
記載される構成オプションの全てにおいて、橋絡素子が、半導体積層体に対して設けられるかキャリアに対して設けられるかにかかわらず、半導体チップに組み込まれている結果、半導体チップは、有利に小型の構成となる。
更に、本明細書に記載のオプトエレクトロニクス半導体チップでは、橋絡素子は、その電気的挙動への実質的な変化なく、複数の過電圧に耐えることができる。このようにして、静電気放電及び／又は電気過負荷に対する半導体チップの安定性を向上させることができる。それに加え、外部の保護素子を不要とすることで、製造費用を抑えることができる。
更なる利点、有利な実施形態、及び更なる発展形態を、図１〜図１８を参照して以下に記載される例示的な実施形態によって明らかにする。
図１は、第１の導電性タイプの第１の半導体領域３と第２の導電性タイプの第２の半導体領域４とを有する半導体積層体２を備える、オプトエレクトロニクス半導体チップ１の例示的な実施形態を示す。特に、第１の半導体領域３はｐ型導電性領域であり、第２の半導体領域４はｎ型導電性領域である。第１の半導体領域３と第２の半導体領域４との間に、ｐｎ接合部を有する活性ゾーン５が形成されている。特に、活性ゾーン５は放射線を発生させるために設けられている。半導体積層体２は窒化物化合物半導体から形成されているのが好ましい。
更に、オプトエレクトロニクス半導体チップ１はキャリア６を備え、キャリア６上に半導体積層体２が配置されている。キャリア６は、例えば、サファイヤを含有していてもよく、サファイヤからなっていてもよい。このようなキャリア６は、窒化物化合物半導体から形成されている半導体積層体２を成長させるのに特に好適である。また、このようなキャリア６は、放射線が半導体チップ１からキャリア６を通って取り出され得るように、活性ゾーン５によって発生する放射線に対して有利に透過的である。
半導体積層体２は、活性ゾーン５のキャリア６と対向する側に配置されている第１の主面２Ａを備える。更に、半導体積層体２は、活性ゾーン５のキャリア６から遠い面に配置されている第２の主面２Ｂを備える。それに加え、半導体積層体２は主面２Ａ，２Ｂを横断して配置されている複数の側面２Ｃを備える。
オプトエレクトロニクス半導体チップ１は、第１の半導体領域３の電気的接続のために設けられている、特にｐ型コンタクトである第１のコンタクト７と、第２の半導体領域４の電気的接続のために設けられている、特にｎ型コンタクトである第２のコンタクト８とを備える。第１のコンタクト７は第２の主面２Ｂ上に配置されている。第２のコンタクト８は、第１の半導体領域３を超えて突出する第２の半導体領域４のサブ領域４Ａ上に配置されている。
オプトエレクトロニクス半導体チップ１は、半導体積層体２の側面２Ｃに配置されている橋絡素子９を備える。橋絡素子９は、半導体積層体２の外側に配置されている橋絡層９Ａを備える。橋絡層９Ａは活性ゾーン５のｐｎ接合部を被覆している。橋絡層９Ａは第１のコンタクト７から第２のコンタクト８まで、追加的に延伸する。
橋絡素子９の電流／電圧挙動は、特に、半導体積層体２と橋絡層９Ａとの相互作用によって決定され得る。橋絡層９Ａは、ここでは、例えば第２の半導体領域４とのオーム抵抗を有するコンタクト、及び第１の半導体領域３との非線形抵抗を有するコンタクトを形成してもよい。橋絡素子９は特に、ショットキーダイオードの特性を有する。橋絡層９Ａは、例えば、金属又は金属化合物を含有してもよく、金属又は金属化合物からなっていてもよい。好適な材料の例としては、Ｔｉ，Ａｇ，Ｐｔ，Ａｕ，又はＣｕが挙げられる。特に、橋絡素子９の降伏電圧は、順方向では半導体積層体２の動作電圧を越え、逆方向では半導体積層体２の降伏電圧を下回る。逆方向で降伏電圧に到達する場合、電荷は、活性ゾーン５を介してではなく、橋絡素子９を介して有利に放電される。
更に、橋絡素子９はバリスタの特性を有してもよい。有利に、バリスタの降伏電圧は、半導体積層体２の降伏電圧を、順方向と逆方向との両方で下回り、降伏電圧に到達する場合、電荷は、活性ゾーン５を介してではなく、橋絡素子９を介して有利に放電される。
橋絡素子９及び／又は橋絡層９Ａは特に、多結晶性電子セラミックス材料を含有する。好適な電子セラミックス材料は、例えば、焼結半導体材料である。橋絡素子９の材料としては、酸化亜鉛、酸化ストロンチウム、チタン酸ストロンチウム、酸化チタン、及び炭化ケイ素が特に考えられ得る。更に、橋絡素子は、例えば酸化ビスマス、酸化アンチモン、酸化コバルト、酸化マンガン、酸化ニッケル、酸化クロム、又は酸化シリコンなどの酸化物といった材料添加物を含んでもよい。有利に、これらの材料添加物の１つ以上によって、橋絡素子９の非線形抵抗挙動を意図的に調整し得る。
半導体積層体２の側面２Ｃは、橋絡層９Ａを形成する前に前処理され得る。例えば、半導体積層体のパッシベーション、プラズマ処理、又はエッチングを行って、橋絡素子９の電気抵抗を意図的に調整してもよい。更に、橋絡素子９の電気抵抗に、橋絡層９Ａの長さＬによって意図的に影響を与えてもよい。
図２に示す更なる例示的な実施形態に係るオプトエレクトロニクス半導体チップ１は、凹部１０を有する半導体積層体２を備える。凹部１０の範囲は半導体積層体２の内面２Ｄ、及び追加的に半導体積層体２の底面２Ｅによって、外縁によって定められている。凹部１０は第１の主面２Ａから、第１の半導体領域３及び活性ゾーン５を通り、第２の半導体領域４内まで延伸する。特に、凹部１０は中心に配置されている。更に、凹部１０は円錐台の形態を取ってもよい。橋絡素子９は内面２Ｄに配置されている。橋絡素子９は橋絡層９Ａを備え、橋絡層９Ａは活性ゾーン５を被覆している。
第１のコンタクト７は第１の主面２Ａに配置されている。第１のコンタクト７は、第１の主面２Ａ上のコーティングとして形成されている。更に、第２のコンタクト８は半導体積層体２の底面２Ｅに配置され、特にコーティングとして形成されている。橋絡層９Ａは第１のコンタクト７から、内面２Ｄに亘って、第２のコンタクト８まで延伸している。橋絡層９Ａは、図１の例示的な実施形態と併せて既に述べた材料を有利に含み、記載した電流／電圧挙動を示す。したがって、通常の動作では、主に電流は活性ゾーン５を通って流れるが、過電圧の場合は、電流が橋絡素子９を介して放電されることにより、活性ゾーン５が保護される。
半導体積層体２は、特に半導体積層体２の成長に用いられた成長基板とは異なるキャリア６上に配置されている。キャリア６は、好ましくは金属又は金属化合物から形成されている。キャリア６は、例えば、金属出発層のガルバニック補強（galvanic reinforcement）によって製造されている。キャリア６は有利に導電性であり、第２のコンタクト８の電気的接触に使用される。キャリア６は凹部１０内まで延伸してもよい。
半導体チップ１は絶縁層１１を備え、絶縁層１１は第１の主面７と内面２Ｄに対向する表面上でキャリア６を被覆している。絶縁層１１は、第１のコンタクト７とキャリア６との間の電気的接続を防止する。
この例示的な実施形態では、活性ゾーン５において発生した放射線の大部分は半導体チップ１から第２の主面２Ｂを通って取り出される。半導体積層体２は有利に第２の主面２Ｂにパターニング、特に粗面化部を備える。これは光取出し効率（outcoupling efficiency）を改善し得る。
図１及び図２に示す例示的な実施形態では、橋絡素子９及び／又は橋絡層９Ａはそれぞれ半導体積層体２に配置されている。
図３は、図１及び図２に示す例示的な実施形態の、あり得る変形形態を示す。ここで活性ゾーン５は、活性ゾーン５が橋絡素子９から電気的に絶縁されるように、半導体積層体２と橋絡素子９との間に配置されている絶縁コーティング１２によって側方において被覆されていてもよい。
図４は、例えば図１及び図２に示す例示的な実施形態のうちの１つに係る半導体チップの、活性ゾーン５の領域における一部分を示す。橋絡素子９は、非線形抵抗及びオーム抵抗を、橋絡層９Ａと半導体積層体２との相互作用によって備え得る。非線形抵抗はショットキーダイオードの特性を有してもよい。等価回路図では、橋絡素子９の電流／電圧挙動は、オーム抵抗と、オーム抵抗に直列接続されるダイオードとによって表されてもよい。更に、活性ゾーン５の電流／電圧挙動はダイオードで表される。半導体チップ１については、結果として、ダイオードがショットキーダイオードと逆並列に、そしてオーム抵抗と並列に接続される回路構成が得られる（図５Ａを参照）。
更に、橋絡素子９はバリスタの特性を有してもよく、結果としてダイオードがバリスタと並列接続される回路構成が得られる（図５Ｂを参照）。
図６は、オプトエレクトロニクス半導体チップ１の更なる例示的な実施形態を示す。ここでは、半導体積層体２はキャリア側で通電される。特に、キャリア６は導電性であり、２つの半導体領域３，４のうちの１つ、好ましくは第２の半導体領域４との電気的接触に使用される。この目的のために、キャリア６は電気的に第２のコンタクト８と接続されている。第２のコンタクト８は、キャリア６と電気的及び機械的に接続され、キャリア６の半導体積層体２に対向する前面を被覆するコンタクト層８Ａを備える。更に、第２のコンタクト８は、コンタクト層８Ａと接続し、かつ、コンタクト層８Ａを横断して、特にコンタクト層８Ａに対して垂直に配置されている、複数のコンタクト素子８Ｂを備える。
半導体積層体２は、第１の主面２Ａから第１の半導体領域３及び活性ゾーン５を介し、第２の半導体領域４内まで延伸する複数の凹部１０を備える。好ましくは、コンタクト素子８Ｂがそれぞれの凹部１０内に配置されている。
更に半導体チップ１は、コンタクト層７Ａ及びコンタクトパッド７Ｂを備える第１のコンタクト７を備える。コンタクト層７Ａは第２のコンタクト８のコンタクト層８Ａと半導体積層体２との間に配置されている。特に、第１のコンタクト７のコンタクト層７Ａは第１の半導体領域３と直接接触している。有利に、コンタクト層７Ａは第１の半導体領域３の電気的接触に使用される。
コンタクト層７Ａは複数の開口部１３を備え、特に、１つの開口部１３がそれぞれ、１つの凹部１０の領域に配置されている。好ましくは、第２のコンタクト８の１つのコンタクト素子８Ｂがそれぞれ、コンタクト層７Ａ内の１つの開口部１３を通って延伸している。
半導体チップ１は、第１のコンタクト７のコンタクト層７Ａと第２のコンタクト８のコンタクト層８Ａとの間に配置されている橋絡層９Ａを備える、橋絡素子９を備える。橋絡素子９及び／又は橋絡層９Ａは、電子セラミックス材料及び／又は金属酸化物で形成されていてもよい。したがって、通常の動作では、２つのコンタクト層７Ａ，８Ａは互いに橋絡層９Ａによって電気的に絶縁されている。
橋絡素子９は、凹部１０と開口部１３内に配置されている更なる橋絡層９Ａを備える。特に、各コンタクト素子８Ｂの周囲は橋絡層９Ａで囲まれている。通常の動作では、それぞれのコンタクト素子８Ｂの周囲はコンタクト層７Ａと半導体積層体２から電気的に絶縁されていてもよい。
コンタクトパッド７Ｂは、半導体積層体２を超えて突出するコンタクト層７Ａのサブ領域上に配置されている。コンタクトパッド７Ｂは導電体１４と接続されていてもよい。
図７は、オプトエレクトロニクス半導体チップ１の更なる例示的な実施形態を示す。この場合では、半導体積層体２は、図６に示す例示的な実施形態におけるように、キャリア側で通電される。しかしながら、キャリア６は電気的に絶縁的であるように配置されている。第１及び第２のコンタクト７，８はそれぞれコンタクト層７Ａ，８Ａを備え、これらコンタクト層７Ａ，８Ａはキャリア６上に半導体積層体２を超えて突出して配置されている。これらコンタクト層７Ａ，８Ａはそれぞれ、導電体１４を用いて半導体積層体２によって被覆されていないコンタクト層７Ａ，８Ａの空き領域上にて接続され得る。
この例示的な実施形態では、橋絡素子９は第２のコンタクト８のほぼ完全な封止部を形成する。コンタクト素子８Ｂの端部と、導電体１４が接続されているコンタクト層８Ａの空き領域だけが橋絡素子９で被覆されておらず、通常の動作では、電流は第２の半導体領域４に、導電体１４と第２のコンタクト８を介して印加され得る。
半導体積層体２がキャリア側で通電される、オプトエレクトロニクス半導体チップ１の更なる例示的な実施形態を図８に示す。この場合では、キャリア６は基礎部１５に加え、第１のコンタクト７の電気的接触のための第１の接続素子１６と、第２のコンタクト８の電気的接触のための第２の接続素子１７とを備える。２つの接続素子１６，１７はそれぞれ、接続層１６Ａ，１７Ａ、及び複数の貫通ビア１６Ｂ，１７Ｂを備える。接続層１６Ａ，１７Ａは、基礎部１５の半導体積層体２から遠い後面上に配置されている。貫通ビア１６Ｂ，１７Ｂは、半導体積層体２に対向する基礎部１５の前面から基礎部１５の後面まで延伸している。半導体積層体２は接続素子１６，１７を介して通電され得る。基礎部１５は絶縁性材料を含有するのが好ましい。
橋絡素子９は第２のコンタクト８と第１のコンタクト７との間に、そして第２のコンタクト８と半導体積層体２との間に配置され、通常の動作では絶縁体として使用される。過電圧の場合では、橋絡素子９は導電性となり、電荷は、半導体チップ１から、橋絡素子９とキャリア６とを介して放電され得る。
図９に示すオプトエレクトロニクス半導体チップ１の例示的な実施形態は、図６〜図８に示す例示的な実施形態の場合でも実施可能な橋絡素子９の変形形態を示す。
この場合では、コンタクト素子８Ｂの周囲を囲む橋絡層９Ａは、パッシベーション層１８に置き換えられている。特に、パッシベーション層１８は通常の動作及び過電圧の場合のいずれにおいても導電性ではなく、過電圧の場合では、電荷は２つのコンタクト層７Ａ、８Ａの間に設けられる橋絡素子９を介してのみ放電されることができる。
或いは、２つのコンタクト層７Ａ，８Ａの間に配置されている橋絡層９Ａが、図１０に示すオプトエレクトロニクス半導体チップ１の例示的な実施形態に示すように、パッシベーション層１８に置き換えられてもよい。
図１１〜図１３は、キャリア側で通電されるオプトエレクトロニクス半導体チップ１の更なる例示的な実施形態を示す。更に、図１１〜図１３に示す例示的な実施形態に係る橋絡素子９はパターニングされている。特に、橋絡素子９は、間隙部１９によって互いに分離される複数の橋絡領域９Ｂを備える。図示の例示的な実施形態の場合では、橋絡領域９Ｂは第１の主面２Ａに配置され、第１の主面２Ａは橋絡領域９Ｂによって部分的に被覆されている。例えば、２つのコンタクト７、８のうちの１つ、好ましくは第１のコンタクト７は、間隙部１９内まで延伸する。接触抵抗を低下させるために、導電層２０を、半導体積層体２と、間隙部１９内に配置されているコンタクト７，８との間に配置してもよい。好ましくは、導電層２０は透明導電性酸化物から形成されている。通常の動作では、電流は半導体積層体２に間隙部１９を介して印加される。降伏電圧に到達する場合、放電パルスは特に橋絡領域９Ｂを介して放電され、活性ゾーン５が保護され得る。
図１１に示す例示的な実施形態では、第２のコンタクト８の一部が設けられている凹部１０が、半導体積層体２の中心箇所に配置されている。更に、第１のコンタクト７は開口部１３を有するコンタクト層７Ａを備え、開口部１３内に第２のコンタクト８の更なる部分が配置されている。第２のコンタクト８はキャリア６上に配置されている接続層１７Ａまで延伸し、接続層１７Ａと機械的及び電気的に接続されている。特に、接続層１７Ａは同時に、半導体積層体２をキャリア６に固定することに使用されている。特に、キャリア６は導電性である。
第１のコンタクト７とキャリア６との間に橋絡素子９の橋絡層９Ａが配置されている結果、通常の動作では第１のコンタクト７はキャリア６から電気的に絶縁されている。コンタクト領域７Ｂが、半導体積層体２によって被覆されていないコンタクト層７Ａの領域に設けられている。この例示的な実施形態では、第１のコンタクト７は、コンタクト層７Ａに加えて、特に反射性である更なる層２２を備える。反射層２２はまた、第２のコンタクト８と、第２のコンタクト８を囲む橋絡層９Ａとの間に配置されていてもよい。概して、第２の主面２Ｂを介して出射される放射線の光取出し効率は、反射層２２によって改善され得る。
図１２に示す例示的な実施形態では、２つのコンタクトのうちのコンタクト領域７Ｂ，８Ｃが半導体積層体２の横方向において反対側に配置されている。この場合では、キャリア６は特に電気的に絶縁性の構成であってもよい。
図１３に示す例示的な実施形態では、第１のコンタクト７はキャリア６と電気接続されている。更に、キャリア６は特に導電性であり、半導体積層体２はキャリア６と第１のコンタクト７とを介して電気的に接続されてもよい。
図１４は、橋絡素子９がキャリア側に設けられているオプトエレクトロニクス半導体チップ１の更なる例示的な実施形態を示す。特に、橋絡素子９は橋絡層９Ａを含み、橋絡層９Ａはキャリア６の基礎部１５を形成している。接続素子１６，１７の貫通ビアが、基礎部１５に埋め込まれている。
図１５に示すキャリア６の例示的な実施形態では、橋絡素子９はキャリア側に配置されている。橋絡素子９はキャリア６の一部であり、基礎部１５の前面に設けられている。半導体積層体は橋絡素子９上に配置されていてもよい。或いは、橋絡素子９は、完成した半導体チップでは半導体積層体から遠い、基礎部１５の後面上に配置されていてもよい。接続素子の貫通ビア１６Ｂ，１７Ｂが、橋絡素子９に埋め込まれている。例えば、キャリア６は半導体材料、好ましくはシリコンからなっていてもよい。
図１６は、第１のコンタクトのコンタクト領域７Ｂを第２のコンタクトのコンタクト素子８Ｂと接続するか、又は２つの貫通ビア１６Ｂ，１７Ｂ同士を接続する橋絡素子９の例示的な実施形態を示す。橋絡素子９は、境界面９Ｃによって互いから分離されている複数の橋絡層９Ａを備える。特に、境界面９Ｃでの材料添加物の濃度は、隣接する橋絡層９Ａでの濃度よりも高い。降伏電圧に到達する場合、降伏は、境界面９Ｃを、特に横切って、好ましくは境界面９Ｃに対して垂直に進行する（矢印を参照）。この例示的な実施形態では、降伏は水平方向に進行する。水平方向は、キャリアが延伸する面に特に平行である。
図１７は、降伏が垂直方向（矢印を参照）に進行する橋絡素子９の例示的な実施形態を示す。垂直方向は、特に、キャリアが延伸する面に対して垂直である。橋絡素子９は、第１のコンタクトのコンタクト層７Ａを第２のコンタクトのコンタクト層８Ａに、又は第１の接続素子の接続層１６Ａを第２の接続素子の接続層１７Ａに接続している。橋絡素子９は、それぞれ境界面９Ｃによって互いから分離されている、複数の橋絡層９Ａを備える。特に、境界面９Ｃでの材料添加物の濃度は、隣接する橋絡層９Ａにおける濃度よりも高い。
図１８は、共通のキャリア６に配置されている、複数の半導体層スタック２００を有する構成の例示的な実施形態を示す。個々の半導体層スタック２００は既に記載の半導体チップと同様の構造を有する。半導体層スタック２００とキャリア６との間に、導電性接着層２１が配置されている。これによって、１つの半導体層スタック２００の第１のコンタクト７が、隣接する半導体層スタック２００の第２のコンタクト８に接続されている。このようにして、半導体層スタック２００は直列接続されている。特に、橋絡素子９は、接着層２１と、接着層２１に隣接しているそれぞれのコンタクト７、８との間に配置されている。
本発明は例示的な実施形態を参照して提供される記載に限定されない。むしろ、本発明は、いかなる新規の特徴及び、特に請求項に含まれる特徴の任意の組み合わせを含むいかなる特徴の組み合わせをも、その特徴又は組み合わせが請求項又は例示的な実施形態にて明示的に示されていない場合でも包含する。
本特許出願は、その内容が本明細書に参照によって援用される独国特許出願第１０２０１３１１２８８１．５号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
Claims (17)
- − 半導体材料を含有し、第１の導電性タイプの第１の半導体領域（３）と、第２の導電性タイプの第２の半導体領域（４）と、前記第１及び第２の半導体領域（３，４）の間に形成されている、ｐｎ接合部を有する活性ゾーン（５）とを備える、半導体積層体（２）と、
− 前記半導体積層体（２）が配置されているキャリア（６）と、
− 前記第１の半導体領域（３）を電気的に接続するために設けられている第１のコンタクト（７）と、
− 前記第１のコンタクト（７）とは異なり、前記第２の半導体領域（４）を電気的に接続するために設けられている第２のコンタクト（８）と、
− 前記半導体積層体（２）と並列又は逆並列に接続されている橋絡素子（９）であって、前記橋絡素子（９）の非線形電気抵抗が前記オプトエレクトロニクス半導体チップ（１）の順方向における動作電圧の場合に前記半導体積層体（２）の電気抵抗よりも高く、逆方向における過電圧の場合に前記半導体積層体（２）の前記電気抵抗よりも低いため、過電圧の場合に電荷が前記橋絡素子（９）を介して放電され、前記半導体積層体（２）の前記半導体材料の外側に配置されている少なくとも１つの橋絡層（９Ａ）を備える、橋絡素子（９）と、
を備えるオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡層（９Ａ）は、エピタキシャル層ではない、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 前記橋絡素子（９）及び／又は前記橋絡層（９Ａ）は、多結晶性電子セラミックス材料を含有する、
請求項１又は２に記載のオプトエレクトロニクス半導体チップ。 - 前記橋絡素子（９）は、前記第１の半導体領域（３）と第２の半導体領域（４）とを接続し、及び／又は、１つの半導体領域（３，４）を、対応するコンタクト（７，８）に接続している、
請求項１〜３のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡素子（９）は、前記第１のコンタクトと第２のコンタクト（８）とを接続している、
請求項１〜４のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡素子（９）は、前記半導体積層体（２）に設けられている、
請求項１〜５のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記半導体積層体（２）は、前記キャリア（６）に対向する第１の主面（２Ａ）と、前記キャリア（６）から遠い第２の主面（２Ｂ）と、前記第１及び第２の主面（２Ａ，２Ｂ）に対して或る角度で延伸する１つの側面（２Ｃ）とを備え、
前記橋絡層（９Ａ）は前記側面（２Ｃ）上に配置されている、
請求項１〜６のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記半導体積層体（２）は、前記半導体積層体（２）の内面（２Ｄ）によって範囲が定められている凹部（１０）を備え、
前記橋絡層（９Ａ）が前記内面（２Ｄ）上に配置されている、
請求項１〜７のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記第２のコンタクト（８）は、前記凹部（１０）内に配置されているコンタクト素子（８Ｂ）を備える、
請求項１〜８のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記コンタクト素子（８Ｂ）の周囲は、前記橋絡素子（９）によって囲まれている、
請求項９に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記第１のコンタクト（７）は、前記コンタクト素子（８Ｂ）が延伸する開口部（１３）によって中断されるコンタクト層（７Ａ）を備える、
請求項９または１０に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記第１のコンタクト（７）はコンタクト層（７Ａ）を備え、
前記第２のコンタクト（８）はコンタクト層（８Ａ）を備え、
前記コンタクト層（７Ａ）と前記コンタクト層（８Ａ）とが前記橋絡素子（９）によって接続されている、
請求項１〜１１のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡素子（９）は、酸化亜鉛、酸化ストロンチウム、チタン酸ストロンチウム、酸化チタン、炭化ケイ素のうちの少なくとも１つを含む、
請求項１〜１２のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡素子（９）は、酸化ビスマス、酸化アンチモン、酸化コバルト、酸化マンガン、酸化ニッケル、酸化クロム、及び酸化シリコンの材料添加物のうちの少なくとも１つを含有する、
請求項１〜１３のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡素子（９）は、バリスタ、ショットキーダイオード、又はツェナーダイオードである、
請求項１〜１４のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記橋絡素子（９）は前記キャリア（６）に設けられ、
前記キャリア（６）は、基礎部（１５）と、前記第１又は第２のコンタクト（７，８）に電気的に接続され、前記基礎部（１５）内に少なくとも部分的に埋め込まれ、及び／又は前記基礎部（１５）上に配置されている少なくとも１つの接続素子（１６，１７）とを備える、
請求項１〜１５のいずれか一項に記載のオプトエレクトロニクス半導体チップ（１）。 - 前記キャリア（６）は、前記第１のコンタクト（７）に電気的に接続されている第１の接続素子（１６）と、前記第２のコンタクト（８）に電気的に接続されている第２の接続素子（１７）とを備え、
前記第１及び第２の接続素子（１６，１７）は、前記橋絡素子（９）によって接続されている、
請求項１６に記載のオプトエレクトロニクス半導体チップ（１）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102013112881.5 | 2013-11-21 | ||
| DE102013112881.5A DE102013112881A1 (de) | 2013-11-21 | 2013-11-21 | Optoelektronischer Halbleiterchip |
| PCT/EP2014/074071 WO2015074900A1 (de) | 2013-11-21 | 2014-11-07 | Optoelektronischer halbleiterchip mit integriertem esd-schutz |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016537820A true JP2016537820A (ja) | 2016-12-01 |
| JP6262856B2 JP6262856B2 (ja) | 2018-01-17 |
Family
ID=51868964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016533034A Active JP6262856B2 (ja) | 2013-11-21 | 2014-11-07 | オプトエレクトロニクス半導体チップ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10121775B2 (ja) |
| JP (1) | JP6262856B2 (ja) |
| CN (1) | CN105765723A (ja) |
| DE (2) | DE102013112881A1 (ja) |
| WO (1) | WO2015074900A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI568026B (zh) * | 2014-11-04 | 2017-01-21 | 錼創科技股份有限公司 | 發光裝置 |
| DE102015111485A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102015111487A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102015119353B4 (de) | 2015-11-10 | 2024-01-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102017122111B4 (de) | 2017-09-25 | 2024-03-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Elektronisches Bauteil |
| CN112134139B (zh) * | 2020-11-20 | 2021-02-09 | 武汉敏芯半导体股份有限公司 | 抵抗静电冲击的半导体激光器芯片及工艺 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136177A (ja) * | 2003-10-30 | 2005-05-26 | Toyoda Gosei Co Ltd | Ｉｉｉ−ｖ族窒化物半導体素子 |
| JP2005244220A (ja) * | 2004-02-25 | 2005-09-08 | Lumileds Lighting Us Llc | 基体にｅｓｄ保護を組み入れた発光ダイオード用基体 |
| JP2006066863A (ja) * | 2004-02-02 | 2006-03-09 | Sanken Electric Co Ltd | 半導体発光素子と保護素子との複合半導体装置 |
| JP2008108816A (ja) * | 2006-10-24 | 2008-05-08 | Sony Corp | 発光素子 |
| US20080149951A1 (en) * | 2006-12-22 | 2008-06-26 | Industrial Technology Research Institute | Light emitting device |
| JP2010171167A (ja) * | 2009-01-22 | 2010-08-05 | Sony Corp | 発光素子 |
| JP2011520270A (ja) * | 2008-05-09 | 2011-07-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射を放出する半導体チップ |
| JP2011187958A (ja) * | 2010-03-08 | 2011-09-22 | Lg Innotek Co Ltd | 発光素子 |
| JP2011528855A (ja) * | 2008-07-24 | 2011-11-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 |
| US20120001221A1 (en) * | 2010-07-01 | 2012-01-05 | Lg Innotek Co., Ltd. | Light emitting device and light unit |
| JP2012510173A (ja) * | 2008-11-28 | 2012-04-26 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射放出半導体チップ |
| JP2012109501A (ja) * | 2010-11-19 | 2012-06-07 | Citizen Holdings Co Ltd | 半導体発光装置及びその製造方法 |
| WO2012080015A1 (de) * | 2010-12-17 | 2012-06-21 | Osram Opto Semiconductors Gmbh | Träger für einen optoelektronischen halbleiterchip und halbleiterchip |
| US20130062638A1 (en) * | 2011-09-09 | 2013-03-14 | Grigory Onushkin | Semiconductor light emitting device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS521113B1 (ja) | 1966-05-16 | 1977-01-12 | ||
| AU524277B2 (en) | 1979-11-27 | 1982-09-09 | Matsushita Electric Industrial Co., Ltd. | Sintered oxides voltage dependent resistor |
| DE10329082A1 (de) | 2003-03-31 | 2004-10-21 | Osram Opto Semiconductors Gmbh | Elektrisches Bauelement, insbesondere Laserdiodenbauelement, elektronische Schaltungsanordnung mit einer Mehrzahl von seriell zueinander verschalteten elektrischen Serienelementen und Überbrückungselement für ein elektrisches Serienelement |
| DE102004005269B4 (de) * | 2003-11-28 | 2005-09-29 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode |
| CN100524790C (zh) | 2004-02-02 | 2009-08-05 | 三垦电气株式会社 | 半导体发光元件与保护元件的复合半导体装置 |
| US7994514B2 (en) * | 2006-04-21 | 2011-08-09 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with integrated electronic components |
| DE102007013986A1 (de) | 2007-03-23 | 2008-09-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil mit einer Schutzstruktur gegen Überspannungen und Herstellungsverfahren |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| US7759670B2 (en) * | 2007-06-12 | 2010-07-20 | SemiLEDs Optoelectronics Co., Ltd. | Vertical LED with current guiding structure |
| DE102007057672A1 (de) * | 2007-11-30 | 2009-06-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper |
| DE102007062046B4 (de) | 2007-12-21 | 2023-09-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen |
| WO2009125953A2 (ko) * | 2008-04-06 | 2009-10-15 | Song June O | 발광 소자 |
| DE102008062933B4 (de) * | 2008-12-23 | 2021-05-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronische Projektionsvorrichtung |
| DE102009032486A1 (de) * | 2009-07-09 | 2011-01-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102009060750A1 (de) | 2009-12-30 | 2011-07-07 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| DE102010027679A1 (de) * | 2010-07-20 | 2012-01-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| JP2012114184A (ja) * | 2010-11-24 | 2012-06-14 | Hitachi Cable Ltd | 発光ダイオード |
| WO2012106182A1 (en) * | 2011-01-31 | 2012-08-09 | Shocking Technologies, Inc. | Light-emitting devices comprising non-linear electrically protective material |
| DE102011100037A1 (de) | 2011-04-29 | 2012-10-31 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz |
| CN103094274B (zh) | 2011-11-01 | 2016-02-10 | 三星电子株式会社 | 半导体发光装置 |
| DE102012207772A1 (de) | 2012-05-10 | 2013-11-14 | Osram Opto Semiconductors Gmbh | Varistorpaste, elektronische bauelementevorrichtung, verfahren zum herstellen einer elektronischen bauelementevorrichtung und verfahren zum herstellen eines geometrisch flexiblen varistors |
-
2013
- 2013-11-21 DE DE102013112881.5A patent/DE102013112881A1/de not_active Withdrawn
-
2014
- 2014-11-07 CN CN201480063975.7A patent/CN105765723A/zh active Pending
- 2014-11-07 JP JP2016533034A patent/JP6262856B2/ja active Active
- 2014-11-07 DE DE112014005323.6T patent/DE112014005323B4/de active Active
- 2014-11-07 US US15/038,034 patent/US10121775B2/en active Active
- 2014-11-07 WO PCT/EP2014/074071 patent/WO2015074900A1/de active Application Filing
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136177A (ja) * | 2003-10-30 | 2005-05-26 | Toyoda Gosei Co Ltd | Ｉｉｉ−ｖ族窒化物半導体素子 |
| JP2006066863A (ja) * | 2004-02-02 | 2006-03-09 | Sanken Electric Co Ltd | 半導体発光素子と保護素子との複合半導体装置 |
| JP2005244220A (ja) * | 2004-02-25 | 2005-09-08 | Lumileds Lighting Us Llc | 基体にｅｓｄ保護を組み入れた発光ダイオード用基体 |
| JP2008108816A (ja) * | 2006-10-24 | 2008-05-08 | Sony Corp | 発光素子 |
| US20080149951A1 (en) * | 2006-12-22 | 2008-06-26 | Industrial Technology Research Institute | Light emitting device |
| JP2011520270A (ja) * | 2008-05-09 | 2011-07-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射を放出する半導体チップ |
| JP2011528855A (ja) * | 2008-07-24 | 2011-11-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 静電放電に対する保護を有する放射放出半導体チップおよびその製造方法 |
| JP2012510173A (ja) * | 2008-11-28 | 2012-04-26 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射放出半導体チップ |
| JP2010171167A (ja) * | 2009-01-22 | 2010-08-05 | Sony Corp | 発光素子 |
| JP2011187958A (ja) * | 2010-03-08 | 2011-09-22 | Lg Innotek Co Ltd | 発光素子 |
| US20120001221A1 (en) * | 2010-07-01 | 2012-01-05 | Lg Innotek Co., Ltd. | Light emitting device and light unit |
| JP2012109501A (ja) * | 2010-11-19 | 2012-06-07 | Citizen Holdings Co Ltd | 半導体発光装置及びその製造方法 |
| WO2012080015A1 (de) * | 2010-12-17 | 2012-06-21 | Osram Opto Semiconductors Gmbh | Träger für einen optoelektronischen halbleiterchip und halbleiterchip |
| US20130062638A1 (en) * | 2011-09-09 | 2013-03-14 | Grigory Onushkin | Semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6262856B2 (ja) | 2018-01-17 |
| WO2015074900A1 (de) | 2015-05-28 |
| DE112014005323A5 (de) | 2016-08-04 |
| CN105765723A (zh) | 2016-07-13 |
| DE102013112881A1 (de) | 2015-05-21 |
| US10121775B2 (en) | 2018-11-06 |
| DE112014005323B4 (de) | 2022-02-24 |
| US20160300829A1 (en) | 2016-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6262856B2 (ja) | オプトエレクトロニクス半導体チップ | |
| JP5044986B2 (ja) | 半導体発光装置 | |
| US6593597B2 (en) | Group III-V element-based LED having ESD protection capacity | |
| US7449727B2 (en) | Overvoltage-protected light-emitting semiconductor device | |
| JP4577497B2 (ja) | 半導体発光素子と保護素子との複合半導体装置 | |
| US7173311B2 (en) | Light-emitting semiconductor device with a built-in overvoltage protector | |
| KR101056457B1 (ko) | 회로 보호 유닛을 갖는 발광 소자 | |
| KR101039896B1 (ko) | 발광소자 및 그 제조방법 | |
| TWI433309B (zh) | 發出輻射之半導體晶片 | |
| JP2006086300A (ja) | 保護素子を有する半導体発光装置及びその製造方法 | |
| KR101438811B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP5872045B2 (ja) | 発光ダイオードチップ | |
| US9893051B2 (en) | LED chip having ESD protection | |
| JP2006100500A (ja) | 半導体発光素子及びその製造方法 | |
| KR101239857B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| TWI322513B (en) | Light-emitting diode and light-emitting diode lamp | |
| JP2005136177A (ja) | Ｉｉｉ−ｖ族窒化物半導体素子 | |
| US9853018B2 (en) | Optoelectronic semiconductor chip and optoelectronic component | |
| JP6571805B2 (ja) | オプトエレクトロニクス半導体装置 | |
| JP2007036024A (ja) | 発光ダイオード及び発光ダイオードランプ | |
| JP2007042682A (ja) | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 | |
| KR100856247B1 (ko) | 반도체 발광소자 | |
| US20120003762A1 (en) | Method to Protect Compound Semiconductor from Electrostatic Discharge Damage | |
| US20220393058A1 (en) | Optoelectronic Semiconductor Component | |
| KR20110116453A (ko) | 반도체 발광소자 및 발광소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6262856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |