JP2008108816A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2008108816A
JP2008108816A JP2006288422A JP2006288422A JP2008108816A JP 2008108816 A JP2008108816 A JP 2008108816A JP 2006288422 A JP2006288422 A JP 2006288422A JP 2006288422 A JP2006288422 A JP 2006288422A JP 2008108816 A JP2008108816 A JP 2008108816A
Authority
JP
Japan
Prior art keywords
electrode
layer
light emitting
insulating layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006288422A
Other languages
English (en)
Other versions
JP4353232B2 (ja
Inventor
Yoshiaki Watabe
義昭 渡部
Tomokimi Hino
智公 日野
Nobukata Okano
展賢 岡野
Naoyoshi Kuramochi
尚叔 倉持
Tatsuo Ohashi
達男 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006288422A priority Critical patent/JP4353232B2/ja
Priority to US11/876,909 priority patent/US8575643B2/en
Publication of JP2008108816A publication Critical patent/JP2008108816A/ja
Application granted granted Critical
Publication of JP4353232B2 publication Critical patent/JP4353232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】第1電極の面積を、出来る限り小さくすることができ、しかも、組立て工程に大きな負担を与えることがない構成、構造を有し、同時に、高い静電破壊防止機能を備えた発光素子を提供する。
【解決手段】本発明の発光素子は、第1化合物半導体層11、活性層12、第2化合物半導体層13;第2化合物半導体層13の頂面の略全面に形成された第2電極22;第2電極22を覆う絶縁層31;第1開口部23;第2開口部24;第1開口部23の底部に露出した第1化合物半導体層11の部分に形成された第1電極21;第1電極21から第1開口部23を介して絶縁層31上に延び、第1パッド部25を兼ねた第1電極延在部21A、並びに;第2電極22に接続され、第2開口部25に設けられた第2パッド部26から成る。
【選択図】 図1

Description

本発明は、発光素子に関する。
例えば、実用新案登録第3068914号に開示された従来の発光ダイオード(LED)は、図15の(A)に構成要素の模式的な配置図を示し、図15の(A)の矢印B−Bに沿った図15の(B)に模式的な断面図を示すように、例えばサファイアから成る基板110A上に、例えば、MOCVD法に基づき形成された下地層110B、並びに、第1導電型(例えばn型)を有する第1化合物半導体層111、量子井戸構造を有する活性層112、及び、第2導電型(例えばp型)を有する第2化合物半導体層113が積層された積層構造の発光層を有する。第2化合物半導体層113の上には第2電極(p側電極)122が設けられている。また、第2化合物半導体層113及び活性層112の一部分を除去することで第1化合物半導体層111の一部分が露出され、この露出した第1化合物半導体層111の部分の上に第1電極(n側電極)121が設けられている。そして、第2電極(p側電極)122から、残された第2化合物半導体層113の直下の活性層112の部分を経由して、第1化合物半導体層111、第1電極121(n側電極)へと電流を流す。その結果、活性層112にあっては、電流注入によって活性層112の量子井戸構造が励起され、全面で発光状態となる。
ここで、基板側光取出し型の発光ダイオードにあっては、活性層112からの光は、直接、基板110Aを通過して外部に射出され、あるいは又、第2電極122において反射され、基板110Aを通過して外部に射出される。第2電極122を構成する材料として、例えば高反射率を有する銀(Ag)が用いられる。そして、第2電極122の信頼性向上のために、通常、第2電極122は、プラズマCVD法等のCVD法や、真空蒸着法、スパッタリング法といったPVD法によって形成された絶縁膜114で被覆されている。尚、第1電極121及び第2電極122の上方の絶縁膜114の部分には開口部123,124が設けられ、露出した第1電極121及び第2電極122の上には、第1パッド部125、第2パッド部126が設けられている。
あるいは又、一面にn及びp電極を有する半導体発光素子と、半導体発光素子をフリップチップ接続するマウント部材からなり、半導体発光素子のn電極は略正三角形の頂点となる位置に複数形成され、半導体発光素子のp電極は少なくとも1つのn電極の周囲を囲むように形成されている発光装置が、特開2006−19347から周知である。
実用新案登録第3068914号 特開2006−19347
上述した構造を有する発光ダイオードにおいて、効率良く発光させるためには、各化合物半導体層の構造や構成(組成やキャリア濃度)、電流の流れと拡がりの関係、コンタクト抵抗等を考慮しながら、第1電極(n側電極)121の面積を出来る限り小さく(狭く)設計し、同時に、電気特性を悪化させないように設計することが肝要である。また、発光ダイオードの高輝度化を達成するために、発光層の面積を拡大することは重要であり、発光ダイオードの外形寸法が決まれば、第1電極(n側電極)121の面積が小さい程、発光層の面積を拡大することができる。
一方、発光ダイオードの組立て(回路基板やパッケージ台座上などへの組立て)工程の要請から、ワイヤーボンディング工程やダイボンディング工程に大きな負担(機械強度低下や実装性悪化)を与えることのない大きさを有するパッド部(第1パッド部125、第2パッド部126)が要求され、上述した第1電極(n側電極)121の面積の狭小化といった要請と、相反する要件となっている。
そこで、通常、第1電極(n側電極)を、実装に影響しない最小のパッド面積を確保しつつ、出来るだけ小さくし、第2電極(p側電極)との隙間が、極力、狭くなるように配置している。従って、発光ダイオードに静電気等の高電界が加わると、化合物半導体層や、第1電極と第2電極との間の隙間に、直接、高電界が加わることになる。それ故、これらの耐電圧特性が、発光ダイオードの静電破壊強度を決める重要な要因となっている。
ところで、青色発光ダイオードや緑色発光ダイオードを構成する材料として知られている窒化物系化合物半導体は、GaAs系化合物半導体やInP系化合物半導体といった基板と成長層の結晶格子定数が同じである格子整合系の化合物半導体の結晶成長に比べて、窒化物系化合物半導体に対する完全な基板が存在しないが故に、格子不整合に起因する転位が多くなり易い。その結果、活性層(発光層)は、転位に起因した欠陥の影響を受け易く、電気的、機械的に脆弱な部分となり易い。
そして、以上に説明した種々の要因が重なり合って、一般に、窒化物系化合物半導体を用いた発光ダイオードにおいて、耐静電破壊強度を向上させ、同時に、高い歩留りでの製造を達成することには、相当な困難を伴う。
静電破壊の防止のために、例えば、主たる発光ダイオードと並列に逆方向に別の発光ダイオードを挿入し、主たる発光ダイオードに加わる静電電圧・電流を緩和する方式、ツェナーダイオードを発光ダイオードに並列に挿入する方式、チップタイプ積層バリスタを発光ダイオードに並列に接続する方式等が提案されている。しかしながら、これらの方式にあっては、1つの発光ダイオードに1つの素子を組み込むので、大幅なコストアップが避けられない。特に、発光ダイオードを多数使用する照明装置、液晶表示装置用のバックライト、発光ダイオード表示装置において、これらの方式の採用は極めて困難である。
また、特開2006−19347に開示された発光装置にあっては、半導体発光素子を構成するn電極及びp電極は一面に設けられており、p電極はn電極の周囲を囲むように形成されているので、構造上、ウェハー(基板)面内にどうしても含まれてしまう結晶欠陥等の結晶構造の脆弱性に起因する低い耐静電破壊耐性を改善することは困難である。
従って、本発明の目的は、第1電極(n側電極)の面積を、電気特性を悪化させることなく、出来る限り小さくすることができ、しかも、組立て工程に大きな負担を与えることがない構成、構造を有し、同時に、高い静電破壊防止機能を備えた発光素子を提供することにある。
上記の目的を達成するための本発明の発光素子は、
(A)第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層、
(B)第2化合物半導体層上に形成された第2電極、
(C)第2電極を覆う絶縁層、
(D)絶縁層、第2電極、第2化合物半導体層及び活性層を貫通して設けられ、底部に第1化合物半導体層が露出した第1開口部、
(E)絶縁層を貫通して設けられ、底部に第2電極が露出した第2開口部、
(F)第1開口部の底部に露出した第1化合物半導体層の部分に形成された第1電極、
(G)第1電極から第1開口部を介して絶縁層上に延びる第1電極延在部、及び、絶縁層上に位置する第1電極延在部の一部分から構成された第1パッド部、並びに、
(H)第2開口部の底部に露出した第2電極の部分に接続された第2パッド部、
を備えることを特徴とする。
本発明の発光素子において、第1電極延在部は、第1電極から第1開口部を介して絶縁層上に延びるが、第1電極延在部と第1電極とを、別個の部材から構成してもよいし、一体化された部材から構成してもよい。また、第1パッド部は、第1電極延在部の一部分から構成されているが、第1パッド部と第1電極延在部とを、別個の部材から構成してもよいし、一体化された部材から構成してもよい。更には、第2パッド部は、第2開口部の底部に露出した第2電極の部分に接続されているが、即ち、第2パッド部は、第2電極に接続され、第2開口部に設けられているが、第2電極上から第2開口部の側壁に亙り設けられていてもよいし、第2電極上から第2開口部を介して絶縁層上を延びていてもよい。第1パッド部や第2パッド部の上に、ワイヤーボンディング工程やダイボンディング工程における一層の信頼性向上のために、例えば、メッキ層を形成してもよい。
本発明の発光素子において、第1電極は、1つである構成とすることもできるし、複数である構成とすることもできる。尚、前者の場合、第1電極は、発光素子の中心部に相当する領域に設けられていることが、電流の流れの均一性といった観点から好ましい。一方、後者の場合、複数の第1電極は、発光素子の中心部を通る法線(軸線)に関して回転対称に配置され、あるいは又、係る法線(軸線)を含む仮想平面に関して対称に配置されていることが好ましい。あるいは又、後者の場合、限定するものではないが、複数の第1電極から延びる第1電極延在部は纏められて1つの第1パッド部が構成されていることが好ましく、更には、複数の第2パッド部が設けられていることが望ましい。そして、この場合、2つの第2パッド部が設けられており、これらの2つの第2パッド部は、発光素子の中心部を通る法線(軸線)を含み、且つ、1つの第1パッド部の中心を通る仮想平面に関して対称に配置されていることが好ましい。このような構成によって、発光素子の組み立て時、高い安定性をもって発光素子の位置を保持することができる。第1電極の大きさは、発光素子の高輝度化の観点からは、出来る限り小さくすることが望ましいが、接触抵抗の観点からは、出来る限り大きくすることが望ましく、接触抵抗の観点からは、第1電極1つ当たりの面積を、1×10-7cm2以上、好ましくは4×10-6cm2以上とすることが好ましい。尚、第1電極1つ当たりの面積は、電極の数、接触抵抗、電流の広がり(シート抵抗)、発光素子に要求される輝度等から決定すればよい。
以上の好ましい構成を含む本発明の発光素子にあっては、第1電極の中心から、この第1電極に最も近い第1電極の中心までの距離(L1)を、3×10-4m(300μm)以下とすることが望ましい。距離L1の下限値は、発光素子の構造、大きさ、第1電極の数、プロセスの実行の容易性(第1電極の数が多いと、例えば、第1電極延在部の形状が複雑になり、問題が生じ易い)等に依存して決定されるので、一義的に規定することはできない。
また、以上の好ましい構成を含む本発明の発光素子において、絶縁層は、絶縁層上に位置する第1電極延在部の部分と第2電極との間に設けられた絶縁層の第1部分、及び、それ以外の部分に設けられた絶縁層の第2部分から構成されている形態とすることができる。
そして、この場合、少なくとも絶縁層の第1部分を構成する材料の比誘電率εは、1×101(10)以上であることが好ましい。尚、少なくとも絶縁層の第1部分を多層構造とすることもでき、この場合には、係る多層構造を構成する材料の内、比誘電率εの最も高い材料の比誘電率εが、1×101(10)以上であることが好ましい。更には、少なくとも絶縁層の第1部分を構成する材料は、酸化チタン(TiO2、比誘電率εは約100)、鉛系リラクサーセラミック、及び、TiO3ベースセラミックから成る群から選択された少なくとも1種類の材料であることが望ましく、あるいは又、絶縁層上に位置する第1電極延在部の部分、絶縁層の第1部分、及び、第2電極によって形成されるコンデンサ部の容量は、1×10-12F(1pF)以上であることが望ましい。尚、場合によっては、絶縁層の第2部分を構成する材料の比誘電率ε、構成材料を、絶縁層の第1部分を構成する材料の比誘電率ε、構成材料と同じとすることができる。即ち、絶縁層の第1部分と第2部分とを同じ材料で同時に形成する構成とすることができる。但し、後述するように、絶縁層の第1部分と第2部分とを異なる材料から構成してもよい。
鉛系リラクサーセラミックとして、Pb(Zn,Nb,Fe,W,Mg,Ni)O3、PbTiO3、Pb5Ge311を挙げることができるし、TiO3ベースセラミックとして、チタン酸バリウム(BaTiO3、比誘電率εは1500〜数万)、SrTiO3、CaTiO3,Bi4Ti312を挙げることができる。
あるいは又、絶縁層が、上述したとおり、第1部分及び第2部分から構成されている場合、絶縁層の第1部分は半導体セラミックス層から成り、絶縁層上に位置する第1電極延在部の部分、絶縁層の第1部分、及び、第2電極によって、バリスタ部が構成されている構成とすることができ、この場合、半導体セラミックス層を構成する材料は、酸化亜鉛(ZnO)、チタン酸ストロンチウム(SrTiO3)、及び、シリコンカーバイド(SiC)から成る群から選択された少なくとも1種類の材料であることが望ましい。ここで、バリスタとは、印加電圧の上昇に伴い、非直線的に抵抗値が減少する二端子素子である。即ち、バリスタは、放電開始電圧まではほぼ絶縁物と同等な高抵抗であるが、印加される電圧が放電開始電圧を超えると急激に抵抗値が減少し、ほぼ導通状態となる二端子素子である。半導体セラミックス層の形成方法として、スパッタリング法等のPVD法の他、例えば、特開平05−299210に開示された水熱法(アルカリ溶液中の金属イオンによって電気化学的に成膜する手法)を挙げることができる。
あるいは又、以上に説明した好ましい構成、形態を含む本発明の発光素子にあっては、絶縁層の第2部分を構成する材料として、SOG(Spin On Glass)を挙げることができる。尚、この場合、絶縁層の第1部分と第2部分とは、異なる材料から構成されている。SOGに関しては後述する。あるいは又、絶縁層の第2部分を構成する材料として、SiOX系材料、SiNY系材料、SiOXY系材料、Ta25、ZrO2、AlN、Al23を例示することができ、形成方法として、例えば真空蒸着法やスパッタリング法といったPVD法、あるいは、CVD法を挙げることができる。
あるいは又、以上に説明した好ましい構成、形態を含む本発明の発光素子において、第1電極延在部から絶縁層上を延びる第1放電電極部、及び、第2パッド部から絶縁層上を延びる第2放電電極部を更に備え、第1放電電極部の端部と第2放電電極部の端部とは対向して位置し、放電ギャップを形成している形態とすることができる。このような形態にあっては、第1放電電極部の端部と第2放電電極部の端部とによって、所謂放電管としての機能が構成される。そして、この場合、第1放電電極部及び第2放電電極部は、高融点金属材料(例えば、タングステン、モリブデン、タンタル、白金等)、又は、グラファイトから成ることが好ましい。放電ギャップの距離(第1放電電極部の端部と第2放電電極部の端部との間の距離)は、10μm以下とすることが望ましい。
以上に説明した好ましい構成、形態を含む本発明の発光素子にあっては、絶縁層は第1開口部の側壁上を延在し、第1電極延在部は、第1電極から第1開口部の側壁上の絶縁層の延在部を介して絶縁層上に延びる構成とすることができる。
以上に説明した好ましい構成、形態を含む本発明の発光素子にあっては、第1化合物半導体層、活性層、及び、第2化合物半導体層は、III族元素として少なくともガリウムを含み、V族元素として少なくとも窒素を含むIII−V族化合物半導体、例えば、GaN系化合物半導体(AlGaN混晶あるいはAlInGaN混晶、InGaN混晶を含む)から成る構成とすることができるが、これに限定するものではなく、その他、InN系化合物半導体、AlN系化合物半導体、AlGaInP系化合物半導体、AlGaInAs系化合物半導体、GaInAs系化合物半導体、GaInAsP系化合物半導体、GaP系化合物半導体、InP系化合物半導体を例示することができる。第1化合物半導体層、活性層、第2化合物半導体層の形成方法(成膜方法)として、有機金属化学的気相成長法(MOCVD法)や分子線エピタキシー法(MBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法を挙げることができる。また、発光素子として、発光ダイオード(LED)や半導体レーザを挙げることができる。尚、発光素子を発光ダイオードから構成する場合、係る発光ダイオードは基板側光取出し型であり、活性層からの光は、直接、第1化合物半導体層あるいは更に後述する基体を通過して外部に射出され、あるいは又、第2電極において反射され、第1化合物半導体層あるいは更に基体を通過して外部に射出される。第2電極を、後述するように、例えば銀(Ag)あるいは銀合金から構成することで、例えば96%以上の光反射率を達成することができる。
以上に説明した好ましい構成、形態を含む本発明の発光素子(以下、これらを総称して、単に、本発明と呼ぶ場合がある)においては、コンデンサ部が形成され、あるいは又、バリスタ部が形成され、あるいは又、放電ギャップが形成されているが、これらは、単独で形成されていてもよいし、複数種が形成されていてもよい。即ち、コンデンサ部単独、バリスタ部単独、放電ギャップ単独、(コンデンサ部,バリスタ部)の組合せ、(コンデンサ部,放電ギャップ)の組合せ、(バリスタ部,放電ギャップ)の組合せ、(コンデンサ部,バリスタ部,放電ギャップ)の組合せの7つのケースを挙げることができる。
本発明において、第1化合物半導体層、活性層及び第2化合物半導体層は基体上に形成され、あるいは又、発光素子の製造過程の途中において第1化合物半導体層、活性層及び第2化合物半導体層は基体上に形成されているが、基体として、サファイア基板、GaAs基板、GaN基板、SiC基板、アルミナ基板、ZnS基板、ZnO基板、AlN基板、LiMgO基板、LiGaO2基板、MgAl24基板、InP基板、Si基板、これらの基板の表面(主面)に下地層やバッファ層が形成されたものを挙げることができる。
第1導電型がn型である場合には、第2導電型はp型であり、第1導電型がp型である場合には、第2導電型はn型である。
第1電極として、チタン(Ti)、TiWやTiMoといったチタン合金から成る電極(例えば、TiW層、Ti層/Ni層/Au層等)、アルミニウム(Al)やアルミニウム合金から成る電極を挙げることができる。尚、「/」の前に記載された層が、より一層、基体の近くに位置する(即ち、下側に位置する)。以下においても同様である。また、第2電極は、例えば、銀を含む(In、Cu、Pd、Ni、Co、Rh、Ptを含有する銀合金を包含する)構成とすることができる。第1電極延在部や第1パッド部、第2パッド部として、Ti層/Pt層/Au層等といった[接着層(Ti層やCr層等)]/[バリアメタル層(Pt層、Ni層、TiW層やMo層等)]/[実装に対して融和性の良い金属層(例えばAu層)]のような積層構成とした多層メタル層を例示することができる。第1電極の形成方法、第2電極の形成方法、第1電極延在部や第1パッド部、第2パッド部の形成方法として、真空蒸着法やスパッタリング法といったPVD法、各種のCVD法、メッキ法を挙げることができる。第2電極と絶縁層との間に、例えば、TiW層/Pd層/TiW層/Ni層から成る保護層を設けてもよい。保護層を設けることによって、発光素子の組み立て時、ハンダや金ボールが溶融し、絶縁層を拡散して(絶縁層を突き抜けて)第2電極に到達することを確実に防止することができる。第1電極、第2電極の形成方法、第1電極延在部や第1パッド部、第2パッド部、保護層の形成方法として、真空蒸着法やスパッタリング法といったPVD法、各種のCVD法、メッキ法を挙げることができる。尚、第2電極は、第2化合物半導体層上(例えば、第2化合物半導体層の頂面の略全面に)形成されているが、具体的には、第2電極は、第2化合物半導体層の頂面の全面に形成されていてもよいし、第2化合物半導体層の頂面上に、第2化合物半導体層の頂面よりも少し小さく形成されていてもよい。第1パッド部を構成する材料と第2パッド部を構成する材料を同じとし、第1パッド部と第2パッド部とを同時に形成してもよい。
第1開口部及び第2開口部の形成方法として、リソグラフィ技術と、ウェットエッチング法あるいはドライエッチング法との組合せを挙げることができる。
前述したように、第1電極を最小化して発光面積を極大化することと、パッド面積を確保して実装性を安定化することは、従来の発光素子に関しては相反する条件である。そこで、本発明の発光素子においては、第2電極上に絶縁層を形成し、第1電極を極力小さくしつつ、絶縁層上に第1電極と電気的に接続され、大きな面積を有する第1パッド部を設けることで、「電極の多層化」を行い、上記の相反する条件を満足させている。即ち、本発明の発光素子においては、第1化合物半導体層の部分に形成された第1電極から第1開口部を介して絶縁層上に第1電極延在部が延び、絶縁層上に位置する第1電極延在部の一部分から第1パッド部が構成されているので、第1電極の面積を出来る限り小さく(狭く)設計し、同時に、電気特性を悪化させないように設計することが可能となる。一方、発光素子の組立て(回路基板やパッケージ台座上などへの組立て)工程であるワイヤーボンディング工程やダイボンディング工程において大きな負担(機械強度低下や実装性悪化)を与えることのない大きさを有する第1パッド部、第2パッド部を設けることができるので、第1電極の面積の狭小化といった要請とを同時に満足させることができる。
また、絶縁層を構成する材料を適切に選択することで、第1電極延在部、絶縁層及び第2電極によってコンデンサ部あるいはバリスタ部を形成することができるので、発光素子に高い静電破壊強度を付与することができ、高い歩留りでの発光素子の製造を達成することができるし、発光素子の製造コストの上昇を招くこともない。特に、照明装置や液晶表示装置のバックライト、発光ダイオード表示装置への応用といった極めて多数の発光素子を使用する分野での電子機器の製造コストの低減を図ることができる。また、特に、静電破壊強度を高くし難い窒化物系化合物半導体層から構成された発光素子に対して、外部からの静電気に起因した破壊を防止することができる結果、実装工程や実際の使用時における格段の信頼性向上に寄与することができる。
尚、第1電極延在部、絶縁層及び第2電極によってバリスタ部を形成すると、発光素子を直列に接続した場合に、発光素子の突発故障によってこの発光素子の発光層に電流が流れなくなっても、バリスタ部の放電開始電圧として適切な値を選択しておけば、故障した発光素子のバリスタ部を電流が流れるので、直列接続された全ての発光素子が不作動となってしまうといった最悪の事態が生じることを防止でき、発光素子を組み込んだ製品の信頼性を格段に改善することができる。また、コンデンサ部もバリスタ部も、基本的には、V−I特性が原点対称の特性を有するので、ツェナーダイオードに基づく静電対策に比べて、正逆両方向への対策が同時に可能となるので、より扱い易いデバイスとなる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の発光素子に関する。実施例1の発光素子は、GaN系化合物半導体層から構成された発光ダイオードから成り、図2に模式的な平面図を示し、図2の矢印A−A及び矢印B−Bに沿った模式的な端面図を図1の(A)及び(B)に示すように、
(A)第1導電型(実施例1においては、n型)を有する第1化合物半導体層11、量子井戸構造を有する活性層12、及び、第1導電型とは導電型が異なる第2導電型(実施例1においては、p型)を有する第2化合物半導体層13、
(B)第2化合物半導体層13の上に(具体的には、第2化合物半導体層13の頂面の略全面に)形成された第2電極22、
(C)第2電極22を覆う絶縁層31、
(D)絶縁層31、第2電極22、第2化合物半導体層13及び活性層12を貫通して設けられ、底部に第1化合物半導体層11が露出した第1開口部23、
(E)絶縁層31を貫通して設けられ、底部に第2電極22が露出した第2開口部24、
(F)第1開口部23の底部に露出した第1化合物半導体層11の部分に形成された第1電極21、
(G)第1電極21から第1開口部23を介して絶縁層31上に延びる第1電極延在部21A、及び、絶縁層31上に位置する第1電極延在部21Aの一部分から構成された第1パッド部25、並びに、
(H)第2開口部24の底部に露出した第2電極22の部分に接続された第2パッド部26、
を備えている。尚、実施例1において、第1化合物半導体層11、活性層12及び第2化合物半導体層13は、基体10上に順次形成されている。
ここで、基体10は、例えばサファイアから成る基板10A、及び、基板10A上に形成されたGaNから成る下地層10Bから構成されている。また、SiドープのGaN(GaN:Si)から成る第1化合物半導体層11、InGaN層(井戸層)及びGaN層(障壁層)から成り、多重量子井戸構造を有する活性層12、並びに、MgドープのGaN(GaN:Mg)から成る第2化合物半導体層13が積層された積層構造から、発光層構造が構成されている。更には、第1電極21は、Ti層/Au層/Ni層から成り、第2電極22は、Ag合金層/Ni層から成り、第2化合物半導体層13の頂面上に第2化合物半導体層13の頂面と同じ大きさで形成されている。また、絶縁層31はチタン酸バリウム(BaTiO3)から成り、第1パッド部25を含む第1電極延在部21A、及び、第2パッド部26は、Ti層/Ni層/Au層から成る。即ち、実施例1においては、第1電極延在部21Aと第1電極21とを、別個の部材から別々に形成している。一方、第1パッド部25と第1電極延在部21Aとは、一体化された部材から同時に形成されている。第2パッド部26は、第2電極22から第2開口部24を介して絶縁層31上に延びている。また、第1パッド部25及び第2パッド部26の上に、ワイヤーボンディング工程やダイボンディング工程における一層の信頼性向上のために、Au層から成るメッキ層(図示せず)が形成されており、第2電極22と絶縁層31との間には、TiW層/Pd層/TiW層/Ni層から成る保護層(図示せず)が設けられている。実施例1の発光ダイオードは基板側光取出し型であり、第2電極22から、第2化合物半導体層13、活性層12の部分を経由して、第1化合物半導体層11、第1電極21へと電流を流すことで、活性層12にあっては、電流注入によって活性層12の量子井戸構造が励起され、全面で発光状態となり、基体10を介して外部に光が出射される。
実施例1にあっては、第1電極21を3箇所に設けた。そして、複数(3つ)の第1電極21から延びる第1電極延在部21Aは纏められて1つの第1パッド部25が構成されている。一方、第2パッド部26が、2つ、設けられている。そして、これらの2つの第2パッド部26は、発光素子の中心部を通る法線(軸線)を含み、且つ、1つの第1パッド部25の中心を通る仮想平面に関して対称に配置されている。尚、このような構成によって、発光ダイオードの組み立て時、3点支持によって高い安定性をもって発光ダイオードの位置を保持することができる。ここで、第1電極21は、発光ダイオードの中心部を通る法線(軸線)を含む仮想平面に関して対称に配置されている。第1電極21の大きさを、直径40μmとした。第1電極1つ当たりの面積は、1.3×10-5cm2である。また、第1電極21の中心から、この第1電極21に隣接する第1電極21の中心までの距離(L1)は、それぞれ、200μm、200μm、185μmである。絶縁層31上に位置する第1電極延在部21Aの部分、絶縁層31、及び、第2電極22によってコンデンサ部が形成されている(図12の(A)の等価回路図を参照)。尚、コンデンサ部あるいは後述するバリスタ部が形成された部分を、図2においては斜線で示す。ここで、図2において斜線を付した第1電極延在部21Aの部分の面積は2×10-4cm2であり、第2電極22の面積は360μm×360μm=0.108cm2であり、絶縁層31の平均及び厚さ比誘電率εは0.3μm、ε=200〜500であり、コンデンサ部の容量は120pF〜300pFである。無バイアス状態での発光層の接合容量は約140pFである。尚、一般に、300μm〜400μm角程度の大きさの発光ダイオードにあっては、無バイアス状態での接合容量は100pF〜300pFである。
以下、図3の(A)、図4の(A)、図5の(A)、図6の(A)及び図7の(A)の基板等の模式的な部分的平面図、並びに、図4の(B)、(C)、図5の(B)、(C)、図6の(B)、(C)、図7の(B)、(C)の基板等の模式的な一部端面図を参照して、実施例1の発光素子の製造方法を説明する。尚、図4の(B)、図5の(B)、図6の(B)、図7の(B)は、図2の矢印A−Aに沿ったと同様の模式的な一部端面図であり、図4の(C)、図5の(C)、図6の(C)、図7の(C)は、図2の矢印B−Bに沿ったと同様の模式的な一部端面図である。
[工程−100]
先ず、サファイアから成る基板10AをMOCVD装置に搬入し、水素から成るキャリアガス中、基板温度1050゜Cで10分間の基板クリーニングを行った後、基板温度を500゜Cまで低下させる。そして、MOCVD法に基づき、窒素原料であるアンモニアガスを供給しながら、ガリウム原料であるトリメチルガリウム(TMG)ガスの供給を行い、GaNから成る下地層10Bを基板10Aの表面に結晶成長させた後、TMGガスの供給を中断する。
[工程−110]
次いで、基体10上に、第1導電型を有する第1化合物半導体層11、活性層12、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層13を、順次、形成する。
具体的には、MOCVD法に基づき、基板温度を1020゜Cまで上昇させた後、常圧にて、シリコン原料であるモノシラン(SiH4)ガスの供給を開始することで、SiドープのGaN(GaN:Si)から成り、n型の導電型を有する厚さ3μmの第1化合物半導体層11を、下地層10Bに結晶成長させる。尚、ドーピング濃度は、例えば、約5×1018/cm3である。
その後、一旦、TMGガス、SiH4ガスの供給を中断し、基板温度を750゜Cまで低下させる。そして、トリエチルガリウム(TEG)ガス及びトリメチルインジウム(TMI)ガスを使用し、バルブ切り替えによりこれらのガスの供給を行うことで、InGaN及びGaNから成り、多重量子井戸構造を有する活性層12を結晶成長させる。
例えば、発光波長400nmの発光ダイオードであれば、In組成約9%のInGaNとGaN(それぞれの厚さ:2.5nm及び7.5nm)の多重量子井戸構造(例えば、2層の井戸層から成る)とすればよい。また、発光波長460nm±10nmの青色発光ダイオードであれば、In組成15%のInGaNとGaN(それぞれの厚さ:2.5nm及び7.5nm)の多重量子井戸構造(例えば、15層の井戸層から成る)とすればよい。更には、発光波長520nm±10nmの緑色発光ダイオードであれば、In組成23%のInGaNとGaN(それぞれの厚さ:2.5nm及び15nm)の多重量子井戸構造(例えば、9層の井戸層から成る)とすればよい。
活性層12の形成完了後、TEGガス、TMIガスの供給中断と共に、キャリアガスを窒素から水素に切り替え、850゜Cまで基板温度を上昇させ、TMGガスとビスシクロペンタジエニルマグネシウム(Cp2Mg)ガスの供給を開始することで、厚さ100nmのMgドープのGaN(GaN:Mg)から成る第2化合物半導体層13を活性層12の上に結晶成長させる。尚、ドーピング濃度は、約5×1019/cm3である。その後、TMGガス及びCp2Mgガスの供給中止と共に基板温度を低下させ、室温まで基板温度を下げて結晶成長を完了させる。
[工程−120]
こうして結晶成長を完了した後、窒素ガス雰囲気中で約800゜C、10分間のアニール処理を行って、p型不純物(p型ドーパント)の活性化を行う。
[工程−130]
その後、第2化合物半導体層13の上に、所謂リフトオフ法に基づき、Ag合金層/Ni層から成る第2電極22を形成する。具体的には、全面にレジスト層を形成し、第2電極22を設けるべきレジスト層の部分にリソグラフィ技術に基づき開口を形成し、次いで、全面にスパッタリング法あるいは真空蒸着法に基づきAg合金層/Ni層を形成した後、レジスト層及びその上のAg合金層/Ni層を除去する。こうして、図3の(A)、(B)及び(C)に示す状態を得ることができる。尚、Ag合金層/Ni層を形成した後、更に、その上に、TiW層/Pd層/TiW層/Ni層から成る保護層(図示せず)をスパッタリング法にて設けることが好ましい。
[工程−140]
次いで、リソグラフィ技術及びドライエッチング法に基づき、第2電極22、第2化合物半導体層13及び活性層12を貫通した第1開口部23を3箇所、形成する。第1開口部23の底部には、第1化合物半導体層11が露出する。こうして、図4の(A)、(B)及び(C)に示す状態を得ることができる。尚、[工程−130]において第2電極22を形成するとき、同時に、第2電極22の部分に第1開口部23を設けてもよい。
[工程−150]
その後、リフトオフ法に基づき、第1開口部23の底部に露出した第1化合物半導体層11の部分に、Ti層/Au層/Ni層から成る第1電極21を形成する。具体的には、全面にレジスト層を形成し、第1電極21を設けるべきレジスト層の部分にリソグラフィ技術に基づき開口を形成し、次いで、全面にスパッタリング法あるいは真空蒸着法に基づきTi層/Au層/Ni層を形成した後、レジスト層及びその上のTi層/Au層/Ni層を除去する。こうして、図5の(A)、(B)及び(C)に示す状態を得ることができる。
[工程−160]
次いで、スパッタリング法に基づき、全面に、厚さ0.3μmのチタン酸バリウム(BaTiO3)から成る絶縁層31を形成する(図6の(A)、(B)及び(C)参照)。その後、リソグラフィ技術及びドライエッチング法に基づき、第1開口部23の底部に位置する第1電極21の上方の絶縁層31に第1開口部23の一部を形成し、併せて、第2パッド部26を形成すべき部分の絶縁層31を除去することで絶縁層31に2箇所の第2開口部24を形成する。第2開口部24の底部には、第2化合物半導体層13(より具体的には、図示しない保護層)が露出する。絶縁層31は、第1開口部23の側壁上を延在しており、第1開口部23の側壁上を覆っている。こうして、図7の(A)、(B)及び(C)に示す状態を得ることができる。
[工程−170]
その後、第1パッド部25を含む第1電極延在部21A、及び、第2パッド部26を、リフトオフ法に基づき形成する。具体的には、全面にレジスト層を形成し、その後、第1パッド部25を含む第1電極延在部21A、及び、第2パッド部26を設けるべきレジスト層の部分にリソグラフィ技術に基づき開口を形成し、次いで、全面にスパッタリング法あるいは真空蒸着法に基づきTi層/Ni層/Au層を形成した後、レジスト層及びその上のTi層/Ni層/Au層を除去する。尚、第1電極延在部21Aは、第1電極21から第1開口部23の側壁上の絶縁層31の延在部を介して絶縁層31上に延びている。
[工程−180]
次いで、第1パッド部25及び第2パッド部26の上に、ワイヤーボンディング工程やダイボンディング工程における一層の信頼性向上のために、Au層から成るメッキ層(図示せず)を形成する。
[工程−190]
最後に、ダイシングによりチップ化を行い、更には、樹脂モールド、パッケージ化を行うことで、例えば、砲弾型や面実装型といった種々の発光ダイオードを完成することができる。こうして、図1の(A)、(B)、図2に示す発光ダイオードを得ることができる。但し、図1の(A)、(B)、図2は、ダイシングされた後の状態を、一部の構成要素の図示を省略して模式的に示す図である。
実施例1の発光ダイオードにおいては、第1電極21を極小化して、最小、1箇所(実施例1にあっては3箇所)配置し、しかも、例えば、第2電極22から第1電極21へと流れる電流の広がりや、第1電極21と第1化合物半導体層11との接触抵抗のバランスに基づき、第1電極21の大きさ及び配置位置を決定している。具体的には、例えば、第1電極21の中心から、この第1電極21に隣接する第1電極21の中心までの距離が3×10-4m(300μm)以下となるように、バランス良く、第1電極21を配置すると、図15に示した従来の発光ダイオードと同等あるいはそれ以下の低い駆動電圧での駆動が可能な発光ダイオードを実現することができる。そして、このような実施例1の発光ダイオードにおいては、図15に示した従来の発光ダイオードよりも、第2電極22の面積を10%以上大きくすることができる。従って、同じ駆動電流においても電極単位面積当たりの電流密度を低減することができるため、より効率の高い状態で発光ダイオードを駆動することができる。
尚、3箇所に設けた第1電極21の大きさを、直径30μm、40μm、50μmとしたが、駆動電圧に大きな差異は認められなかった。また、発光ダイオードの中心部に1箇所、直径50μmの第1電極21を設けた発光ダイオードを作製したが、やはり、駆動電圧に大きな差異は認められなかった。
また、第1電極21を3箇所に設けることで、電流の広がりバランスを良好にとることができる結果、発光層の励起ムラが低減し、発光層の全部分での発光状態を改善することができる。
そして、以上の結果、発光輝度で20%以上の改善効果が認められ、同じチップ面積での発光効率を大幅に向上させることができた。また、第1パッド部25を1箇所、第2パッド部26を2箇所、設けることで、発光ダイオードの実装時、実装面を一面化でき、実装基板に対する接続不良等の実装不良を確実に回避することができた。
また、このような構造を有する発光ダイオードに、外部から静電気によるパルス状の電圧(以下、ESD(Electro-Static Discharge)電圧と呼ぶ)が加わった場合、ESD電流の一部は発光層へ流れ、残りはコンデンサ部へと流れるが、この按分は、それぞれのインピーダンス比で決定される。即ち、周波数が同じ成分に対して、静電容量が大きい方がインピーダンスは下がるので、そちらに一層多くの電流が流れることになる。また、ESD電圧パルスの負荷として、数百pFから数nFを超える大きな容量成分が存在する場合、図13に示すようなESD電圧波形の内、時間的に早い成分(高周波成分であり、立ち上がりから数ナノ秒以内の成分)は、コンデンサ部の充放電に起因する作用で、その波形を大幅に歪められ、瞬間的に、電圧パルスが消失した負荷の小さいパルスに変形してしまう。従って、発光層と並列に設けられたコンデンサ部による発光層へのESD電圧の負担の軽減効果によって、発光素子単体の場合と比べて、ESD耐性が極めて良好となる。
このコンデンサ部を設計するとき、発光素子のESD破壊を防ぐことが主たる目的なので、次の2条件を満たせばよい。即ち、
(1)コンデンサ部の静電容量が発光層の接合容量より十分に大きく、ESD電圧パルスに対するインピーダンスが低いこと。
(2)コンデンサ部の静電破壊強度が、発光層の静電破壊強度と同等あるいはそれ以上であること。
ここで、(2)の静電破壊強度に関しては、一般に、絶縁層の絶縁破壊強度に関係する問題であるが、通常の絶縁層の成膜方法(スパッタリング法やCVD法等)で成膜した絶縁層でも、ESD電圧のようなパルス状の電圧に対しては十分な静電破壊強度を有しており、発光層の静電破壊強度以上の強度を確保できるので、問題とはなり難い。
一方、(1)に関しては、発光ダイオードの大きさや発光層の構造等にもよるが、絶縁層の厚さを薄くし、第2電極と絶縁層上に位置する第1電極延在部の部分とが重なる部分の面積を大きくし、大きな比誘電率εを有する材料から絶縁層を構成することが必要とされる。然るに、絶縁層の厚さ、第2電極と絶縁層上に位置する第1電極延在部の部分とが重なる部分の面積の拡大は、発光ダイオードの大きさの制限や、現実的な成膜方法と最低確保すべき絶縁強度もあり、大幅に改善することは困難である。実施例1にあっては、それ故、絶縁層を構成する材料として、比誘電率εが1×102以上のものを用いることで、上記の(1)を満足させている。
実施例2は、実施例1の変形である。実施例1にあっては、絶縁層31を同一材料から成る層から構成した。一方、実施例2にあっては、図2の矢印A−A及び矢印B−Bに沿ったと同様の模式的な端面図を図8の(A)及び(B)に示すように、絶縁層は、絶縁層上に位置する第1電極延在部21Aの部分と第2電極22との間に設けられた絶縁層の第1部分41、及び、それ以外の部分に設けられた絶縁層の第2部分42から構成されている。
ここで、絶縁層の第1部分41は、実施例1の絶縁層31と同様に、チタン酸バリウム(BaTiO3)から成る。一方、絶縁層の第2部分42は、SOG層から成る。尚、絶縁層の第1部分41は、図2において斜線を付した部分に設けられている。
従来の技術において、CVD法やPVD法に基づき成膜された絶縁膜114には、ピンホールやクラックが発生し易いし、電極構造やデバイス構造から急峻な段差部が存在する場合、係る段差部を絶縁膜114で確実に覆うことが困難となる場合がある。また、コンタミネーションや異物等の存在によっても、絶縁膜114にピンホールやクラックが発生する虞がある。そして、絶縁膜114に僅かなピンホールやクラックでも発生すると、また、段差被覆性が悪いと、外部雰囲気中からの水分が侵入し、銀(Ag)等から成る第2電極に達すると、第2電極において、イオン・マイグレーションが生じたり、ウィスカーが生成し、第2電極の劣化、ひいては、発光ダイオードの特性劣化が生じてしまう虞が生じる。
ピンホールやクラックの発生を抑制するために、絶縁膜114の成膜中の基板加熱温度を上げたり、逆スパッタリング法等によって第2電極の表面をクリーニングするなどによって下地を改善する方法等があるが、熱履歴やプラズマダメージ等の影響によって別の問題が生じる虞がある。また、急峻な段差部を絶縁膜114で確実に覆うことは困難である場合があるし、係る段差部が絶縁膜114の膜成長の不連続点になる場合もある。
従って、ピンホールやクラックが発生し難く、また、段差被覆性に優れた絶縁層によって電極が被覆された構造を有する発光素子を得るために、実施例2においては、絶縁層の第2部分42をSOG層から構成する。SOG層を形成するための一種の前駆体であるSOG材料層は液状であり、塗布法にて第2電極22を覆うことができる。従って、粒界の無い連続膜によって第2電極22を確実に被覆することができ、ピンホールやクラックが発生することがない。その結果、例えば銀(Ag)から成る第2電極22に、外部雰囲気中からの水分が到達することを確実に防止することができ、第2電極22にイオン・マイグレーションが生じたり、ウィスカーが生成し、第2電極22の劣化、ひいては、発光素子の特性劣化が生じてしまうといった問題が生じることを確実に防止することができる。従って、発光素子の信頼性の向上を図ることができ、厳しい環境下でも安定な特性を維持できるだけでなく、発光素子の製造歩留りの増加を達成することができる。
SOG材料層とは、ケイ酸化合物(主に、シラノールや、ポリシラザン(Si、O、(N、H)、アルキル基、アルコキシ基等で構成される化合物))を有機溶剤(例えば、アルコールや酢酸ブチル)に溶解した溶液を、各種の塗布法によって塗布することで形成される層を指す。SOG材料層から有機溶剤を除去した後、SOG材料層を焼成することで、ケイ酸ガラス(SiO2)を主成分としたSOG層を得ることができる。一般に、SOG層は内部応力が大きいが、例えば、1×10-7m(0.1μm)乃至5×10-7m(0.5μm)といった薄いSOG層を形成すれば、このような内部応力に起因した問題が生じることはない。塗布法として、スピンコーティング法;スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法;スプレー法等を挙げることができる。
また、SOG材料層を焼成することによってSOG層を得ることができるが、SOG材料層の焼成条件として、以下の条件を挙げることができる。
焼成雰囲気:不活性ガス雰囲気、若しくは、
酸素ガスを0.1容量%乃至20容量%、好ましくは2容量%乃至5容量%
含有する不活性ガス雰囲気
焼成温度 :250゜C乃至700゜C、好ましくは400゜C乃至600゜C
焼成時間 :5分乃至60分、好ましくは20分乃至40分
更には、SOG層を形成した後、SOG層の表面をプラズマ雰囲気に暴露する工程を更に含むことが望ましい。このように、SOG層の表面をプラズマ雰囲気に暴露することによって、SOG層の表面部分に含まれる有機物(例えば、炭化水素等)が除去され、高い品質を有するSOG層を得ることができる。プラズマ雰囲気の条件として、O2ガス、Arガス、N2ガス等を単独使用、又は、混合使用して成るプラズマ雰囲気とし、圧力を0.1Pa〜100Paとし、印加パワー及び処理時間はプラズマ装置及びプラズマダメージと効果を勘案して決定すればよく、例えば、印加パワー350W、10分程度の処理時間を例示することができる。
以上の点を除き、実施例2の発光ダイオードは、実施例1の発光ダイオードと同じ構成、構造とすることができるので、実施例2の発光ダイオードの詳細な説明は省略する。以下、実施例2の発光ダイオードの製造方法の概要を説明する。
[工程−200]
先ず、実施例1の[工程−100]〜[工程−150]と同様の工程を実行する。
[工程−210]
次いで、リフトオフ法に基づき、絶縁層の第1部分41を形成する。具体的には、全面にレジスト層を形成し、絶縁層の第1部分41を形成すべき第2電極22の部分の上のレジスト層に開口を形成した後、全面に、実施例1の[工程−160]と同様にして、チタン酸バリウム層をスパッタリング法にて成膜し、次いで、レジスト層を除去することで、絶縁層の第1部分41を形成することができる。
[工程−220]
その後、絶縁層の第2部分42を形成する。具体的には、先ず、SOG層の前駆体に相当するケイ酸化合物を有機溶剤に溶解した溶液から成るSOG材料層を、例えば、スピンコーティング法にて、全面に、形成する。次いで、SOG材料層から有機溶剤を除去した後、SOG材料層を焼成することで、ケイ酸ガラス(SiO2)を主成分としたSOG層を得ることができる。SOG材料層の焼成条件として、窒素ガス雰囲気といった不活性ガス雰囲気において、400゜C、20分を例示することができる。次いで、SOG層を平坦化処理することで、絶縁層の第1部分41の上に形成されたSOG層を除去する。こうして、絶縁層の第1部分41及び絶縁層の第2部分42から構成された絶縁層を得ることができる。
[工程−230]
次に、リソグラフィ技術及びドライエッチング法に基づき、第1開口部23の底部に位置する第1電極21の上方の絶縁層の第2部分42に第1開口部23の一部を形成し、併せて、第2パッド部26を形成すべき部分の絶縁層の第2部分42を除去し、絶縁層31に2箇所の第2開口部24を形成する。第2開口部24の底部には、第2化合物半導体層13(より具体的には、図示しない保護層)が露出する。
[工程−240]
その後、実施例1の[工程−170]と同様にして、第1パッド部25を含む第1電極延在部21A、及び、第2パッド部26を、リフトオフ法に基づき形成する。そして、更に、実施例1の[工程−180]〜[工程−190]と同様の工程を実行することで、発光ダイオードを完成することができる。
尚、[工程−220]と[工程−230]との間において、SOG層の表面をプラズマ雰囲気に暴露する工程を含んでもよい。このようにSOG層の表面をプラズマ雰囲気に暴露することによって、SOG層の表面部分に含まれる有機物(例えば、炭化水素等)が除去され、高い品質を有するSOG層を得ることができる。プラズマ雰囲気の条件として、以下の表1に示す条件を例示することができる。
[表1]
プラズマ雰囲気:O2ガス、Arガス、N2ガス等を単独使用、又は、混合して使用
圧力 :0.1Pa〜100Pa
印加パワー :350W
処理時間 :10分
実施例3は、実施例2の変形である。実施例2にあっては、絶縁層の第1部分41を高誘電体材料であるチタン酸バリウム層から構成することで、絶縁層上に位置する第1電極延在部21Aの部分、絶縁層の第1部分41、及び、第2電極22によってコンデンサ部を形成した。一方、実施例3にあっては、図2の矢印A−A及び矢印B−Bに沿ったと同様の模式的な端面図を図9の(A)及び(B)に示し、等価回路図を図12の(B)に示すように、絶縁層の第1部分51は半導体セラミックス層、具体的にはチタン酸ストロンチウム(SrTiO3)から成り、絶縁層上に位置する第1電極延在部21Aの部分、絶縁層の第1部分51、及び、第2電極22によって、バリスタ部が構成されている。
以上の点を除き、実施例3の発光ダイオードは、実施例1の発光ダイオードと同じ構成、構造とすることができるので、実施例3の発光ダイオードの詳細な説明は省略する。また、実施例3の発光ダイオードの製造方法は、絶縁層の第1部分の構成材料が相違する点を除き、実質的に、実施例2の発光ダイオードの製造方法と同様とすることができるので、詳細な説明は省略する。
実施例3の発光ダイオードの変形例を、図2の矢印A−A及び矢印B−Bに沿ったと同様の模式的な端面図として図10の(A)及び(B)に示し、等価回路図を図12の(D)に示す。この変形例にあっては、絶縁層は、絶縁層上に位置する第1電極延在部21Aの部分と第2電極22との間に設けられた絶縁層の第1部分、及び、それ以外の部分に設けられた絶縁層の第2部分52から構成されている。但し、絶縁層の第1部分は第1部分51Aと第1部分51Bから構成されている。ここで、第1部分51Aは、第1パッド部25の下に位置し、第1部分51Bはそれ以外の部分に位置する。第1部分51Aは、チタン酸ストロンチウム(SrTiO3)から成り、第1パッド部25、絶縁層の第1部分51A、及び、第2電極22によって、バリスタ部が構成されている。一方、第1電極延在部21A、絶縁層の第1部分51B、及び、第2電極22によって、コンデンサ部が構成されている。
実施例4は、実施例1あるいは実施例2の変形である。実施例4にあっては、図11に模式的な平面図を示し、等価回路図を図12の(E)に示すように、第1電極延在部21Aから絶縁層31上を延びる第1放電電極部61、及び、第2パッド部26から絶縁層31上を延びる第2放電電極部62を更に備え、第1放電電極部61の端部と第2放電電極部62の端部とは対向して位置し、放電ギャップを形成している。そして、第1放電電極部61の端部と第2放電電極部62の端部とによって、所謂放電管としての機能が構成される。尚、第1放電電極部61及び第2放電電極部62は、高融点金属材料(例えば、タングステン)から成る。また、放電ギャップの距離(第1放電電極部61の端部と第2放電電極部62の端部との間の距離)は、10μm以下、具体的には1μmである。尚、コンデンサ部あるいは後述するバリスタ部が形成された部分を、図11においては右上から左下に向かう斜線で示し、第1放電電極部61及び第2放電電極部62を、図11においては左上から右下に向かう斜線で示す。
実施例4の発光ダイオードは、例えば、以下の方法で製造することができる。即ち、実施例1の[工程−170]に引き続き、リフトオフ法によって絶縁層31上に、第1放電電極部61と第2放電電極部62を形成する。具体的には、全面にレジスト層を形成し、第1放電電極部61及び第2放電電極部62を形成すべき絶縁層31の部分の上のレジスト層に開口を形成した後、全面に、タングステン層をスパッタリング法にて成膜し、次いで、レジスト層を除去することで、絶縁層31の上に第1放電電極部61及び第2放電電極部62を形成することができる。尚、この時点では、第1放電電極部61と第2放電電極部62とは連続した状態で形成されている。その後、レーザ加工を行うことで、第1放電電極部61の端部及び第2放電電極部62の端部を形成することで、放電ギャップを得ることができる。あるいは又、放電ギャップをリフトオフ法にて形成してもよく、これによって、工程がより簡素化される。
以上の点を除き、実施例4の発光ダイオードは、実施例1の発光ダイオードと同じ構成、構造とすることができるので、実施例4の発光ダイオードの詳細な説明は省略する。
また、実施例4の発光ダイオードと実施例3の発光ダイオードを組み合わせることもできるし(等価回路図:図12の(F)参照)、実施例4の発光ダイオードと実施例3の発光ダイオードの変形例を組み合わせることもできる(等価回路図:図12の(G)参照)。また、比誘電率εの値の低い材料から絶縁層31を構成することで、余り容量の大きくないコンデンサ部を設けたとしても、実施例4のように、発光ダイオードに所謂放電管としての機能を付与することで(等価回路図:図12の(C)参照)、高い静電破壊防止機能を発現することができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した発光素子の構成、構造、発光素子を構成する材料、発光素子の製造条件や各種数値は例示であり、適宜変更することができる。実施例においては、第1電極を3箇所に設けたが、代替的に、発光ダイオードの中心部に1箇所、第1電極を設けてもよい。また、実施例1において、[工程−170]に引き続き、例えば、第1パッド部25及び第2パッド部26の上を除く全面にSOG層を形成してもよく、これによって、絶縁層31の信頼性の一層の向上を図ることができる。
図14に、図2の矢印B−Bに沿った実施例1の発光素子(発光ダイオード)の変形例の模式的な端面図を示す。この発光ダイオードにあっては、絶縁層31は、実施例2と同様にSOG層から成る。一方、第1パッド部25の直下の絶縁層の部分31Aは、実施例1の絶縁層31と同様に、チタン酸バリウム(BaTiO3)から成り、係る絶縁層の部分31Aは第1パッド部25によって覆われている。即ち、この変形例にあっては、絶縁層31の第1部分を多層構造としている。
場合によっては、基体10を除去あるいは剥離してもよい。具体的には、レーザ・アブレーション法や加熱法、エッチング法に基づき、基体10を除去あるいは剥離し、第1化合物半導体層11を露出させた状態とし、あるいは、露出した第1化合物半導体層11に各種の処理を施したり、露出した第1化合物半導体層11に各種の発光素子構成要素(例えば、配線等)を設けてもよい。
図1の(A)及び(B)は、それぞれ、図2の矢印A−A及び矢印B−Bに沿った実施例1の発光素子(発光ダイオード)の模式的な端面図である。 図2は、実施例1の発光素子(発光ダイオード)の模式的な平面図である。 図3の(A)、(B)及び(C)は、実施例1の発光素子(発光ダイオード)の製造方法を説明するための模式的な部分的平面図、及び、模式的な一部端面図である。 図4の(A)、(B)及び(C)は、図3の(A)、(B)及び(C)に引き続き、実施例1の発光素子(発光ダイオード)の製造方法を説明するための模式的な部分的平面図、及び、模式的な一部端面図である。 図5の(A)、(B)及び(C)は、図4の(A)、(B)及び(C)に引き続き、実施例1の発光素子(発光ダイオード)の製造方法を説明するための模式的な部分的平面図、及び、模式的な一部端面図である。 図6の(A)、(B)及び(C)は、図5の(A)、(B)及び(C)に引き続き、実施例1の発光素子(発光ダイオード)の製造方法を説明するための模式的な部分的平面図、及び、模式的な一部端面図である。 図7の(A)、(B)及び(C)は、図6の(A)、(B)及び(C)に引き続き、実施例1の発光素子(発光ダイオード)の製造方法を説明するための模式的な部分的平面図、及び、模式的な一部端面図である。 図8の(A)及び(B)は、それぞれ、図2の矢印A−A及び矢印B−Bに沿ったと同様の実施例2の発光素子(発光ダイオード)の模式的な端面図である。 図9の(A)及び(B)は、それぞれ、図2の矢印A−A及び矢印B−Bに沿ったと同様の実施例3の発光素子(発光ダイオード)の模式的な端面図である。 図10の(A)及び(B)は、それぞれ、図2の矢印A−A及び矢印B−Bに沿ったと同様の実施例3の変形例の発光素子(発光ダイオード)の模式的な端面図である。 図11は、実施例4の発光素子(発光ダイオード)の模式的な平面図である。 図12の(A)〜(G)は、それぞれ、本発明の発光素子の等価回路図である。 図13は、ESD電圧波形の一例を示すグラフである。 図14は、図2の矢印B−Bに沿った実施例1の発光素子(発光ダイオード)の変形例の模式的な端面図である。 図15の(A)及び(B)は、それぞれ、従来の発光素子の構成要素の模式的な配置図、及び、図15の(A)の矢印B−Bに沿った従来の発光素子の模式的な断面図である。
符号の説明
10・・・基体、11・・・第1化合物半導体層、12・・・活性層、13・・・第2化合物半導体層、21・・・第1電極、21A・・・第1電極延在部、22・・・第2電極、23・・・第1開口部、24・・・第2開口部、25・・・第1パッド部、26・・・第2パッド部、31・・・絶縁層、41,51A,51B・・・絶縁層の第1部分、42,52・・・絶縁層の第2部分、61・・・第1放電電極部、62・・・第2放電電極部

Claims (19)

  1. (A)第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層、
    (B)第2化合物半導体層上に形成された第2電極、
    (C)第2電極を覆う絶縁層、
    (D)絶縁層、第2電極、第2化合物半導体層及び活性層を貫通して設けられ、底部に第1化合物半導体層が露出した第1開口部、
    (E)絶縁層を貫通して設けられ、底部に第2電極が露出した第2開口部、
    (F)第1開口部の底部に露出した第1化合物半導体層の部分に形成された第1電極、
    (G)第1電極から第1開口部を介して絶縁層上に延びる第1電極延在部、及び、絶縁層上に位置する第1電極延在部の一部分から構成された第1パッド部、並びに、
    (H)第2開口部の底部に露出した第2電極の部分に接続された第2パッド部、
    を備えることを特徴とする発光素子。
  2. 第1電極は1つであることを特徴とする請求項1に記載の発光素子。
  3. 第1電極は複数であることを特徴とする請求項1に記載の発光素子。
  4. 複数の第1電極は、発光素子の中心部を通る法線に関して回転対称に配置され、あるいは又、係る法線を含む仮想平面に関して対称に配置されていることを特徴とする請求項3に記載の発光素子。
  5. 複数の第1電極から延びる第1電極延在部は纏められて1つの第1パッド部が構成されていることを特徴とする請求項3に記載の発光素子。
  6. 複数の第2パッド部が設けられていることを特徴とする請求項5に記載の発光素子。
  7. 2つの第2パッド部が設けられており、該2つの第2パッド部は、発光素子の中心部を通る法線を含み、且つ、1つの第1パッド部の中心を通る仮想平面に関して対称に配置されていることを特徴とする請求項6に記載の発光素子。
  8. 第1電極の中心から、該第1電極に最も近い第1電極の中心までの距離は、3×10-4m以下であることを特徴とする請求項3に記載の発光素子。
  9. 絶縁層は、絶縁層上に位置する第1電極延在部の部分と第2電極との間に設けられた絶縁層の第1部分、及び、それ以外の部分に設けられた絶縁層の第2部分から構成されていることを特徴とする請求項1に記載の発光素子。
  10. 少なくとも絶縁層の第1部分を構成する材料の比誘電率εは、1×101以上であることを特徴とする請求項9に記載の発光素子。
  11. 少なくとも絶縁層の第1部分を構成する材料は、酸化チタン、鉛系リラクサーセラミック、及び、TiO3ベースセラミックから成る群から選択された少なくとも1種類の材料であることを特徴とする請求項10に記載の発光素子。
  12. 絶縁層上に位置する第1電極延在部の部分、絶縁層の第1部分、及び、第2電極によって形成されるコンデンサ部の容量は、1×10-12F以上であることを特徴とする請求項10に記載の発光素子。
  13. 絶縁層の第1部分は半導体セラミックス層から成り、
    絶縁層上に位置する第1電極延在部の部分、絶縁層の第1部分、及び、第2電極によって、バリスタ部が構成されていることを特徴とする請求項9に記載の発光素子。
  14. 半導体セラミックス層を構成する材料は、酸化亜鉛、チタン酸ストロンチウム、及び、シリコンカーバイドから成る群から選択された少なくとも1種類の材料であることを特徴とする請求項13に記載の発光素子。
  15. 絶縁層の第2部分を構成する材料は、SOGであることを特徴とする請求項9に記載の発光素子。
  16. 第1電極延在部から絶縁層上を延びる第1放電電極部、及び、第2パッド部から絶縁層上を延びる第2放電電極部を更に備え、
    第1放電電極部の端部と第2放電電極部の端部とは対向して位置し、放電ギャップを形成していることを特徴とする請求項1に記載の発光素子。
  17. 第1放電電極部及び第2放電電極部は、高融点金属材料又はグラファイトから成ることを特徴とする請求項16に記載の発光素子。
  18. 絶縁層は、第1開口部の側壁上を延在し、
    第1電極延在部は、第1電極から第1開口部の側壁上の絶縁層の延在部を介して絶縁層上に延びることを特徴とする請求項1に記載の発光素子。
  19. 第1化合物半導体層、活性層、及び、第2化合物半導体層は、III族元素として少なくともガリウムを含み、V族元素として少なくとも窒素を含むIII−V族化合物半導体から成ることを特徴とする請求項1乃至請求項18に記載の発光素子。
JP2006288422A 2006-10-24 2006-10-24 発光素子 Expired - Fee Related JP4353232B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006288422A JP4353232B2 (ja) 2006-10-24 2006-10-24 発光素子
US11/876,909 US8575643B2 (en) 2006-10-24 2007-10-23 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006288422A JP4353232B2 (ja) 2006-10-24 2006-10-24 発光素子

Publications (2)

Publication Number Publication Date
JP2008108816A true JP2008108816A (ja) 2008-05-08
JP4353232B2 JP4353232B2 (ja) 2009-10-28

Family

ID=39358987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288422A Expired - Fee Related JP4353232B2 (ja) 2006-10-24 2006-10-24 発光素子

Country Status (2)

Country Link
US (1) US8575643B2 (ja)
JP (1) JP4353232B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942713B1 (ko) 2008-05-07 2010-02-16 주식회사 세미콘라이트 질화물계 발광소자 및 그 제조방법
JP2012099700A (ja) * 2010-11-04 2012-05-24 Sanken Electric Co Ltd 半導体発光装置
KR101169036B1 (ko) * 2010-10-21 2012-07-26 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101193346B1 (ko) 2011-04-11 2012-10-19 주식회사 효성 반도체 발광소자
JP2013089667A (ja) * 2011-10-14 2013-05-13 Citizen Holdings Co Ltd 半導体発光素子
JP2013135234A (ja) * 2011-12-26 2013-07-08 Lg Innotek Co Ltd 発光素子
WO2014061971A1 (ko) * 2012-10-18 2014-04-24 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
JP2015119014A (ja) * 2013-12-18 2015-06-25 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
US9136439B2 (en) 2012-05-25 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2015173294A (ja) * 2015-06-05 2015-10-01 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2016537820A (ja) * 2013-11-21 2016-12-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップ
JP2017059858A (ja) * 2008-07-24 2017-03-23 ルミレッズ リミテッド ライアビリティ カンパニー 窓層及び光指向構造を含む半導体発光装置
CN109390446A (zh) * 2017-08-14 2019-02-26 Lg伊诺特有限公司 半导体器件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
KR101457204B1 (ko) * 2008-02-01 2014-11-03 서울바이오시스 주식회사 발광 다이오드 및 그 제조방법
TWI450415B (zh) * 2010-03-23 2014-08-21 Lg Innotek Co Ltd 發光裝置、發光裝置封裝件及照明系統
KR101039937B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
JP5281612B2 (ja) 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
CN103117332B (zh) * 2011-11-16 2017-07-14 晶元光电股份有限公司 光电元件
KR101926507B1 (ko) * 2012-04-20 2018-12-10 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102085897B1 (ko) * 2013-06-10 2020-03-06 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP6865751B2 (ja) * 2015-11-20 2021-04-28 ルミレッズ ホールディング ベーフェー Ledデバイス性能及び信頼性の向上のためのコンタクトエッチング及びメタライゼーション
KR102601579B1 (ko) * 2015-12-16 2023-11-13 삼성전자주식회사 발광소자 실장용 회로 기판 및 이를 이용한 반도체 발광소자 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968399A (en) * 1975-03-19 1976-07-06 The United States Of America As Represented By The Secretary Of The Navy Method for driving a LED at high speed
JPS603680A (ja) 1983-06-22 1985-01-10 Fuji Xerox Co Ltd 磁気複写機用現像装置
EP0393206B1 (en) * 1988-10-14 1996-05-08 Matsushita Electric Industrial Co., Ltd. Image sensor and method of producing the same
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
JPH05267494A (ja) 1992-03-17 1993-10-15 Nippondenso Co Ltd 半導体回路装置の製造方法
JP2663814B2 (ja) 1992-10-29 1997-10-15 豊田合成株式会社 窒素−3属元素化合物半導体発光素子
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
JP3447527B2 (ja) 1996-09-09 2003-09-16 株式会社東芝 半導体発光素子およびその製造方法
JP2000216442A (ja) 1999-01-22 2000-08-04 Sanken Electric Co Ltd 半導体発光装置
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
CN1203596C (zh) * 2000-02-16 2005-05-25 日亚化学工业株式会社 氮化物半导体激光元件
US6380564B1 (en) * 2000-08-16 2002-04-30 United Epitaxy Company, Ltd. Semiconductor light emitting device
JP2002329937A (ja) * 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004079785A (ja) 2002-08-19 2004-03-11 Nichia Chem Ind Ltd 発光ダイオードチップと発光ダイオード
JP4345591B2 (ja) 2004-06-30 2009-10-14 豊田合成株式会社 発光装置
JP4622426B2 (ja) 2004-09-29 2011-02-02 豊田合成株式会社 半導体発光素子
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Esd보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR100665116B1 (ko) * 2005-01-27 2007-01-09 삼성전기주식회사 Esd 보호용 led를 구비한 질화갈륨계 발광 소자 및그 제조 방법
JP2007281081A (ja) * 2006-04-04 2007-10-25 Rohm Co Ltd 半導体発光装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942713B1 (ko) 2008-05-07 2010-02-16 주식회사 세미콘라이트 질화물계 발광소자 및 그 제조방법
JP2017059858A (ja) * 2008-07-24 2017-03-23 ルミレッズ リミテッド ライアビリティ カンパニー 窓層及び光指向構造を含む半導体発光装置
KR101169036B1 (ko) * 2010-10-21 2012-07-26 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
JP2012099700A (ja) * 2010-11-04 2012-05-24 Sanken Electric Co Ltd 半導体発光装置
KR101193346B1 (ko) 2011-04-11 2012-10-19 주식회사 효성 반도체 발광소자
JP2013089667A (ja) * 2011-10-14 2013-05-13 Citizen Holdings Co Ltd 半導体発光素子
JP2013135234A (ja) * 2011-12-26 2013-07-08 Lg Innotek Co Ltd 発光素子
US10128412B2 (en) 2011-12-26 2018-11-13 Lg Innotek Co., Ltd. Light emitting device
US9136439B2 (en) 2012-05-25 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9496471B2 (en) 2012-05-25 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2014061971A1 (ko) * 2012-10-18 2014-04-24 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
JP2016537820A (ja) * 2013-11-21 2016-12-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップ
US10121775B2 (en) 2013-11-21 2018-11-06 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip with built-in ESD protection
JP2015119014A (ja) * 2013-12-18 2015-06-25 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
JP2015173294A (ja) * 2015-06-05 2015-10-01 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN109390446A (zh) * 2017-08-14 2019-02-26 Lg伊诺特有限公司 半导体器件

Also Published As

Publication number Publication date
JP4353232B2 (ja) 2009-10-28
US8575643B2 (en) 2013-11-05
US20080105885A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4353232B2 (ja) 発光素子
JP4172515B2 (ja) 発光素子の製造方法
US6806115B2 (en) Semiconductor light emitting device and method for producing the same
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
US5977565A (en) Semiconductor light emitting diode having a capacitor
US6703253B2 (en) Method for producing semiconductor light emitting device and semiconductor light emitting device produced by such method
US8349629B2 (en) Semiconductor light-emitting element and method of manufacturing same
KR100631967B1 (ko) 플립칩용 질화물 반도체 발광소자
US9450017B2 (en) Semiconductor light emitting device and method of fabricating the same
US9214606B2 (en) Method of manufacturing light-emitting diode package
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
KR20090118623A (ko) 수직구조 반도체 발광소자 및 그 제조방법
JP2023536363A (ja) Ledデバイス及びledデバイスの製造方法
JP4899740B2 (ja) 半導体発光素子、半導体発光装置および製造方法
JP2016171281A (ja) 半導体発光装置
KR102275367B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20150029423A (ko) 반도체 발광소자
JP2010109127A (ja) 発光素子
KR20200129079A (ko) 반도체 발광소자
KR101928328B1 (ko) 반도체 발광소자
KR20190109348A (ko) 반도체 발광소자
KR20150099700A (ko) 반도체 발광소자
KR20140013690A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees