JP2002329937A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002329937A JP2002329937A JP2001136113A JP2001136113A JP2002329937A JP 2002329937 A JP2002329937 A JP 2002329937A JP 2001136113 A JP2001136113 A JP 2001136113A JP 2001136113 A JP2001136113 A JP 2001136113A JP 2002329937 A JP2002329937 A JP 2002329937A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- electrode
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 185
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 abstract description 60
- 238000009413 insulation Methods 0.000 abstract 2
- 238000005253 cladding Methods 0.000 description 32
- 239000010931 gold Substances 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000000862 absorption spectrum Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 光変調器に高周波電圧を印加した際に、半導
体レーザ部へ高周波電流が漏洩することを抑止した光変
調器集積半導体レーザを提供する。 【解決手段】 活性層７を介して対向する半導体層間に
電圧を印加して当該活性層から光を放出させる半導体装
置であって、一方の半導体層上に形成され、所定の電圧
が印加されるアノード電極３と、アノード電極３上に形
成された絶縁膜１６と、絶縁膜１６を介してアノード電
極３上の少なくとも一部を覆うように形成された遮蔽電
極１７とを備え、遮蔽電極１７を接地された他方の半導
体層と電気的に接続した。遮蔽電極１７によってアノー
ド電極３を外部から遮蔽することができ、電磁波などに
起因して両半導体層間に漏洩電流が流れてしまうことを
抑止することができる。
体レーザ部へ高周波電流が漏洩することを抑止した光変
調器集積半導体レーザを提供する。 【解決手段】 活性層７を介して対向する半導体層間に
電圧を印加して当該活性層から光を放出させる半導体装
置であって、一方の半導体層上に形成され、所定の電圧
が印加されるアノード電極３と、アノード電極３上に形
成された絶縁膜１６と、絶縁膜１６を介してアノード電
極３上の少なくとも一部を覆うように形成された遮蔽電
極１７とを備え、遮蔽電極１７を接地された他方の半導
体層と電気的に接続した。遮蔽電極１７によってアノー
ド電極３を外部から遮蔽することができ、電磁波などに
起因して両半導体層間に漏洩電流が流れてしまうことを
抑止することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に、光ファイバ通信などに使用
される光変調器集積半導体レーザ、および半導体レーザ
に関するものである。
その製造方法に関し、特に、光ファイバ通信などに使用
される光変調器集積半導体レーザ、および半導体レーザ
に関するものである。
【０００２】
【従来の技術】近時においては、特に光通信システムに
適用される半導体装置として、半導体レーザ及び光変調
器を集積した光変調器集積半導体レーザが実用化されつ
つある。
適用される半導体装置として、半導体レーザ及び光変調
器を集積した光変調器集積半導体レーザが実用化されつ
つある。
【０００３】図９は、従来の光変調器集積半導体レーザ
を示す斜視図である。図９に示すように、光変調器集積
半導体レーザは半導体レーザ部３０と変調器部３１とを
有して構成されている。
を示す斜視図である。図９に示すように、光変調器集積
半導体レーザは半導体レーザ部３０と変調器部３１とを
有して構成されている。
【０００４】図１０は、半導体レーザ部３０の構成を示
す断面図であって、図９に示す光軸（一点鎖線３２）に
対して垂直な面に沿った断面図である。図１０におい
て、１はｎ−ＩｎＰ基板、２はＴｉ／Ａｕよりなるカソ
ード電極、３はＴｉ／Ａｕよりなる半導体レーザ部３０
のアノード電極、５はシリコン酸化膜（ＳｉＯ２）又は
シリコン窒化膜（ＳｉＮ）等からなる絶縁膜、６はｎ−
ＩｎＰクラッド層、７はＩｎＧａＡｓＰ多重量子井戸活
性層をそれぞれ示している。光変調器部３１において
は、ＩｎＧａＡｓＰ多重量子井戸活性層７に相当する位
置にＩｎＧａＡｓＰ多重量子井戸吸収層が形成されてお
り、また、アノード電極３に相当する位置にアノード電
極４が形成されている。
す断面図であって、図９に示す光軸（一点鎖線３２）に
対して垂直な面に沿った断面図である。図１０におい
て、１はｎ−ＩｎＰ基板、２はＴｉ／Ａｕよりなるカソ
ード電極、３はＴｉ／Ａｕよりなる半導体レーザ部３０
のアノード電極、５はシリコン酸化膜（ＳｉＯ２）又は
シリコン窒化膜（ＳｉＮ）等からなる絶縁膜、６はｎ−
ＩｎＰクラッド層、７はＩｎＧａＡｓＰ多重量子井戸活
性層をそれぞれ示している。光変調器部３１において
は、ＩｎＧａＡｓＰ多重量子井戸活性層７に相当する位
置にＩｎＧａＡｓＰ多重量子井戸吸収層が形成されてお
り、また、アノード電極３に相当する位置にアノード電
極４が形成されている。
【０００５】また、図１０において、８はｐ−ＩｎＰ第
１クラッド層、９はｐ−ＩｎＧａＡｓＰ回折格子層、１
０はｐ−ＩｎＰ第２クラッド層、１１はｐ−ＩｎＰ第１
埋込層、１２はｎ−ＩｎＰ第２埋込層、１３はｐ−Ｉｎ
Ｐ第３埋込層をそれぞれ示している。また、１４はｐ−
ＩｎＰ第３クラッド層、１５はｐ−ＩｎＧａＡｓＰコン
タクト層をそれぞれ示している。
１クラッド層、９はｐ−ＩｎＧａＡｓＰ回折格子層、１
０はｐ−ＩｎＰ第２クラッド層、１１はｐ−ＩｎＰ第１
埋込層、１２はｎ−ＩｎＰ第２埋込層、１３はｐ−Ｉｎ
Ｐ第３埋込層をそれぞれ示している。また、１４はｐ−
ＩｎＰ第３クラッド層、１５はｐ−ＩｎＧａＡｓＰコン
タクト層をそれぞれ示している。
【０００６】以上のような構成の従来の光変調器集積半
導体レーザの動作を説明する。半導体レーザ部３０のア
ノード電極３とカソード電極２の間に順方向電流を流す
とＩｎＧａＡｓＰ多重量子井戸活性層７において光の誘
導放出が生じ、ｐ−ＩｎＧａＡｓＰ回折格子層９の格子
間隔で決まる波長でレーザ発振を生じる。ここで、ｐ−
ＩｎＰ第１埋込層１１、ｎ−ＩｎＰ第２埋込層１２，ｐ
−ＩｎＰ第３埋込層１３の各埋込層は、効率良く電流を
ＩｎＧａＡｓＰ多重量子井戸活性層７に注入するための
電流狭窄の機能を有する。
導体レーザの動作を説明する。半導体レーザ部３０のア
ノード電極３とカソード電極２の間に順方向電流を流す
とＩｎＧａＡｓＰ多重量子井戸活性層７において光の誘
導放出が生じ、ｐ−ＩｎＧａＡｓＰ回折格子層９の格子
間隔で決まる波長でレーザ発振を生じる。ここで、ｐ−
ＩｎＰ第１埋込層１１、ｎ−ＩｎＰ第２埋込層１２，ｐ
−ＩｎＰ第３埋込層１３の各埋込層は、効率良く電流を
ＩｎＧａＡｓＰ多重量子井戸活性層７に注入するための
電流狭窄の機能を有する。
【０００７】そして、光変調器部３１のアノード電極４
とカソード電極２の間にｐｎ接合に対して逆バイアスと
なるように電圧を加え、それに高周波信号を重畳する
と、量子井戸の量子閉じ込めシュタルク効果および半導
体のフランツケルディッシュ効果により光の吸収スペク
トルが変化する。これに半導体レーザ部３０から発生さ
せたある波長の光が入射すると、高周波信号により光の
強度が変調される。
とカソード電極２の間にｐｎ接合に対して逆バイアスと
なるように電圧を加え、それに高周波信号を重畳する
と、量子井戸の量子閉じ込めシュタルク効果および半導
体のフランツケルディッシュ効果により光の吸収スペク
トルが変化する。これに半導体レーザ部３０から発生さ
せたある波長の光が入射すると、高周波信号により光の
強度が変調される。
【０００８】このように、光変調器集積半導体レーザ
は、高周波の電気信号によって強度変調された光信号を
生成することができるため、特に、光送信器用の光源と
して使用されている。
は、高周波の電気信号によって強度変調された光信号を
生成することができるため、特に、光送信器用の光源と
して使用されている。
【０００９】
【発明が解決しようとする課題】しかしながら、光変調
器集積半導体レーザにおいては、半導体レーザ部３０か
らの出力を変調器部３１で変調するため、半導体レーザ
部３０に対して変調器部３１を隣接して形成する必要が
生じる。このため、変調を行うために変調器部３１に高
周波の電圧を印加すると、それにより発生する電磁波が
空間を伝播し、その一部が半導体レーザ部３０に漏れ込
むという現象が発生してしまう。
器集積半導体レーザにおいては、半導体レーザ部３０か
らの出力を変調器部３１で変調するため、半導体レーザ
部３０に対して変調器部３１を隣接して形成する必要が
生じる。このため、変調を行うために変調器部３１に高
周波の電圧を印加すると、それにより発生する電磁波が
空間を伝播し、その一部が半導体レーザ部３０に漏れ込
むという現象が発生してしまう。
【００１０】半導体レーザ部３０に高周波電流が印加さ
れると、ＩｎＧａＡｓＰ多重量子井戸活性層７の内部の
キャリア濃度が時間変動し、ＩｎＧａＡｓＰ多重量子井
戸活性層７内部の屈折率が変動してしまう。このため、
変調器に入射する光の波長が変調されて変調光のスペク
トル幅が必要以上に広がるという問題が発生していた。
これにより、特に波長分散の大きい光ファイバでの伝送
距離が短くなってしまい、光送信器としての特性劣化を
招来していた。
れると、ＩｎＧａＡｓＰ多重量子井戸活性層７の内部の
キャリア濃度が時間変動し、ＩｎＧａＡｓＰ多重量子井
戸活性層７内部の屈折率が変動してしまう。このため、
変調器に入射する光の波長が変調されて変調光のスペク
トル幅が必要以上に広がるという問題が発生していた。
これにより、特に波長分散の大きい光ファイバでの伝送
距離が短くなってしまい、光送信器としての特性劣化を
招来していた。
【００１１】この発明は、上述のような問題点を解決す
るためになされたものであり、この発明の目的は、光変
調器に高周波電圧を印加した際に、半導体レーザ部へ高
周波電流が漏洩してしまうことを抑止し、光伝送を高速
に実現することを可能とした半導体装置及びその製造方
法を提供することにある。
るためになされたものであり、この発明の目的は、光変
調器に高周波電圧を印加した際に、半導体レーザ部へ高
周波電流が漏洩してしまうことを抑止し、光伝送を高速
に実現することを可能とした半導体装置及びその製造方
法を提供することにある。
【００１２】
【課題を解決するための手段】この発明の半導体装置
は、活性層を介して対向する半導体層間に電圧を印加し
て当該活性層から光を放出させる半導体装置であって、
一方の前記半導体層上に形成され、所定の電圧が印加さ
れる第１の電極と、前記絶縁膜を介して前記第１の電極
上の少なくとも一部を覆うように形成された第２の電極
とを備え、前記第２の電極が接地されているものであ
る。
は、活性層を介して対向する半導体層間に電圧を印加し
て当該活性層から光を放出させる半導体装置であって、
一方の前記半導体層上に形成され、所定の電圧が印加さ
れる第１の電極と、前記絶縁膜を介して前記第１の電極
上の少なくとも一部を覆うように形成された第２の電極
とを備え、前記第２の電極が接地されているものであ
る。
【００１３】また、他方の半導体層と前記第２の電極と
が電気的に接続されているものである。
が電気的に接続されているものである。
【００１４】また、前記活性層と光吸収層とを含み、前
記活性層から放出させた光を変調する変調器部を備え、
前記光吸収層と前記活性層とが隣接して形成されている
ものである。
記活性層から放出させた光を変調する変調器部を備え、
前記光吸収層と前記活性層とが隣接して形成されている
ものである。
【００１５】また、前記他方の半導体層がｎ型の半導体
層であり、前記第１の電極がアノード電極である。
層であり、前記第１の電極がアノード電極である。
【００１６】また、前記他方の半導体層がｐ型の半導体
層であり、前記第２の電極がカソード電極である。
層であり、前記第２の電極がカソード電極である。
【００１７】また、前記第１の電極が電気的に接続され
た基板を更に備え、前記基板は、絶縁基板、前記絶縁基
板の表面に形成された第１の導電層、前記第１の導電層
上に絶縁層を介して形成された第２の導電層とを有して
構成され、前記第１の電極が前記第１の導電層と電気的
に接続され、前記第２の導電層が接地されているもので
ある。
た基板を更に備え、前記基板は、絶縁基板、前記絶縁基
板の表面に形成された第１の導電層、前記第１の導電層
上に絶縁層を介して形成された第２の導電層とを有して
構成され、前記第１の電極が前記第１の導電層と電気的
に接続され、前記第２の導電層が接地されているもので
ある。
【００１８】また、前記第１の電極と前記基板が対向す
る位置において前記第２の導電層が除去されており、前
記第１の電極と前記第１の導電層とがバンプを介して接
続されているものである。
る位置において前記第２の導電層が除去されており、前
記第１の電極と前記第１の導電層とがバンプを介して接
続されているものである。
【００１９】また、前記基板は前記絶縁基板の裏面に形
成された第３の導電層を更に備え、前記第２の導電層と
前記第３の導電層とが電気的に接続されているものであ
る。
成された第３の導電層を更に備え、前記第２の導電層と
前記第３の導電層とが電気的に接続されているものであ
る。
【００２０】また、この発明の半導体装置の製造方法
は、活性層を介して対向する第１及び第２の半導体層間
に電圧を印加して当該活性層から光を放出させる半導体
装置の製造方法であって、半導体基板上に前記第１の半
導体層を形成する第１の工程と、前記第１の半導体層上
に前記活性層を形成する第２の工程と、前記活性層上に
前記第２の半導体層を形成する第３の工程と、前記第２
の半導体層、前記活性層及び前記第１の半導体層からな
る積層膜が帯状に残存するように前記積層膜を選択的に
エッチングして、残存させた前記積層膜の両側に前記半
導体基板を露出させる開口を形成する第４の工程と、前
記第２の半導体層上に第１の導電膜を形成する第５の工
程と、前記第１の導電膜上に絶縁膜を形成する第６の工
程と、前記絶縁膜を介して前記第１の導電膜を覆い、前
記開口に露出した前記半導体基板上まで連なる第２の導
電膜を形成する第７の工程とを有するものである。
は、活性層を介して対向する第１及び第２の半導体層間
に電圧を印加して当該活性層から光を放出させる半導体
装置の製造方法であって、半導体基板上に前記第１の半
導体層を形成する第１の工程と、前記第１の半導体層上
に前記活性層を形成する第２の工程と、前記活性層上に
前記第２の半導体層を形成する第３の工程と、前記第２
の半導体層、前記活性層及び前記第１の半導体層からな
る積層膜が帯状に残存するように前記積層膜を選択的に
エッチングして、残存させた前記積層膜の両側に前記半
導体基板を露出させる開口を形成する第４の工程と、前
記第２の半導体層上に第１の導電膜を形成する第５の工
程と、前記第１の導電膜上に絶縁膜を形成する第６の工
程と、前記絶縁膜を介して前記第１の導電膜を覆い、前
記開口に露出した前記半導体基板上まで連なる第２の導
電膜を形成する第７の工程とを有するものである。
【００２１】また、前記第３の工程後、前記第４の工程
前に、所定の領域において前記第２の半導体層、前記活
性層及び前記第１の半導体層を選択的にエッチングする
第８の工程と、前記所定の領域における前記半導体基板
上に前記第１の半導体層を再び形成する第９の工程と、
前記第９の工程で形成した前記第１の半導体層上に光吸
収層を形成する第１０の工程と、前記光吸収層上に前記
第２の半導体層を形成する第１１の工程とを更に有し、
前記第４の工程において、前記所定の領域における前記
第２の半導体層、前記光吸収層及び前記第１の半導体層
が前記所定の領域以外の領域における前記積層膜ととも
に帯状に残存するように前記エッチングを行うものであ
る。
前に、所定の領域において前記第２の半導体層、前記活
性層及び前記第１の半導体層を選択的にエッチングする
第８の工程と、前記所定の領域における前記半導体基板
上に前記第１の半導体層を再び形成する第９の工程と、
前記第９の工程で形成した前記第１の半導体層上に光吸
収層を形成する第１０の工程と、前記光吸収層上に前記
第２の半導体層を形成する第１１の工程とを更に有し、
前記第４の工程において、前記所定の領域における前記
第２の半導体層、前記光吸収層及び前記第１の半導体層
が前記所定の領域以外の領域における前記積層膜ととも
に帯状に残存するように前記エッチングを行うものであ
る。
【００２２】また、前記第７の工程後、前記第２の導電
膜を接地電位とするものである。
膜を接地電位とするものである。
【００２３】また、前記第７の工程後、絶縁基板上に第
１の導電層、絶縁層及び第２の導電層が下層から順に形
成されるとともに裏面に第３の導電層が形成された基板
と前記半導体基板とを平行に配置し、前記第２の導電膜
と前記第２の導電層とを対向させる第１２の工程と、前
記第１の導電膜と前記第１の導電層とを電気的に接続す
る第１３の工程と、前記第２及び第３の導電層を接地電
位とする第１４の工程とを更に有するものである。
１の導電層、絶縁層及び第２の導電層が下層から順に形
成されるとともに裏面に第３の導電層が形成された基板
と前記半導体基板とを平行に配置し、前記第２の導電膜
と前記第２の導電層とを対向させる第１２の工程と、前
記第１の導電膜と前記第１の導電層とを電気的に接続す
る第１３の工程と、前記第２及び第３の導電層を接地電
位とする第１４の工程とを更に有するものである。
【００２４】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１である光変調器集積半導体レーザを示す
斜視図である。図１に示すように、この光変調器集積半
導体レーザはレーザ光を放出する半導体レーザ部３０
と、放出したレーザ光の強度を変調する変調器部３１と
を有して構成されている。
の実施の形態１である光変調器集積半導体レーザを示す
斜視図である。図１に示すように、この光変調器集積半
導体レーザはレーザ光を放出する半導体レーザ部３０
と、放出したレーザ光の強度を変調する変調器部３１と
を有して構成されている。
【００２５】図２は半導体レーザ部３０の構成を示す断
面図であって、図２に示す光軸（一点鎖線３２）に対し
て垂直となる面に沿った断面図である。ここで、図２は
図１におけるアノード電極３及び絶縁膜１６が露出して
いない領域の断面を示している。図２において、１は出
発材料であるｎ−ＩｎＰ基板、２はＴｉ／Ａｕよりなる
カソード電極、３はＴｉ／Ａｕよりなる半導体レーザ部
３０のアノード電極、５はシリコン酸化膜（ＳｉＯ２）
又はシリコン窒化膜（ＳｉＮ）等からなる絶縁膜、６は
ｎ−ＩｎＰクラッド層、７はＩｎＧａＡｓＰ多重量子井
戸活性層をそれぞれ示している。光変調器部３１におい
ては、ＩｎＧａＡｓＰ多重量子井戸活性層７に相当する
位置にＩｎＧａＡｓＰ多重量子井戸吸収層７’が形成さ
れており、また、アノード電極３に相当する位置にアノ
ード電極４が形成されている。
面図であって、図２に示す光軸（一点鎖線３２）に対し
て垂直となる面に沿った断面図である。ここで、図２は
図１におけるアノード電極３及び絶縁膜１６が露出して
いない領域の断面を示している。図２において、１は出
発材料であるｎ−ＩｎＰ基板、２はＴｉ／Ａｕよりなる
カソード電極、３はＴｉ／Ａｕよりなる半導体レーザ部
３０のアノード電極、５はシリコン酸化膜（ＳｉＯ２）
又はシリコン窒化膜（ＳｉＮ）等からなる絶縁膜、６は
ｎ−ＩｎＰクラッド層、７はＩｎＧａＡｓＰ多重量子井
戸活性層をそれぞれ示している。光変調器部３１におい
ては、ＩｎＧａＡｓＰ多重量子井戸活性層７に相当する
位置にＩｎＧａＡｓＰ多重量子井戸吸収層７’が形成さ
れており、また、アノード電極３に相当する位置にアノ
ード電極４が形成されている。
【００２６】また、図２において、８はｐ−ＩｎＰ第１
クラッド層、９はｐ−ＩｎＧａＡｓＰ回折格子層、１０
はｐ−ＩｎＰ第２クラッド層、１１はｐ−ＩｎＰ第１埋
込層、１２はｎ−ＩｎＰ第２埋込層、１３はｐ−ＩｎＰ
第３埋込層をそれぞれ示している。また、１４はｐ−Ｉ
ｎＰ第３クラッド層、１５はｐ−ＩｎＧａＡｓＰコンタ
クト層をそれぞれ示している。アノード電極３はｐ−Ｉ
ｎＧａＡｓＰコンタクト層１５上に形成され、ｐ−Ｉｎ
ＧａＡｓＰコンタクト層１５と電気的に接続されてい
る。また、１６はシリコン酸化膜（ＳｉＯ２）又はシリ
コン窒化膜（ＳｉＮ）等からなる絶縁膜、１７はＴｉ／
Ａｕよりなる遮蔽電極を示している。遮蔽電極１７は絶
縁膜を一部除去して形成されたコンタクトホール１８を
介してｎ型半導体層であるｎ−ＩｎＰ基板１に接続され
ている。
クラッド層、９はｐ−ＩｎＧａＡｓＰ回折格子層、１０
はｐ−ＩｎＰ第２クラッド層、１１はｐ−ＩｎＰ第１埋
込層、１２はｎ−ＩｎＰ第２埋込層、１３はｐ−ＩｎＰ
第３埋込層をそれぞれ示している。また、１４はｐ−Ｉ
ｎＰ第３クラッド層、１５はｐ−ＩｎＧａＡｓＰコンタ
クト層をそれぞれ示している。アノード電極３はｐ−Ｉ
ｎＧａＡｓＰコンタクト層１５上に形成され、ｐ−Ｉｎ
ＧａＡｓＰコンタクト層１５と電気的に接続されてい
る。また、１６はシリコン酸化膜（ＳｉＯ２）又はシリ
コン窒化膜（ＳｉＮ）等からなる絶縁膜、１７はＴｉ／
Ａｕよりなる遮蔽電極を示している。遮蔽電極１７は絶
縁膜を一部除去して形成されたコンタクトホール１８を
介してｎ型半導体層であるｎ−ＩｎＰ基板１に接続され
ている。
【００２７】このように、実施の形態１の光変調器集積
半導体レーザにおいては、ＩｎＧａＡｓＰ多重量子井戸
活性層７を挟んでｎ型の半導体層であるｎ−ＩｎＰクラ
ッド層６とｐ型の半導体層であるｐ−ＩｎＰ第１クラッ
ド層８、ｐ−ＩｎＧａＡｓＰ回折格子層９、ｐ−ＩｎＰ
第２クラッド層１０、ｐ−ＩｎＰ第３クラッド層１４、
ｐ−ＩｎＧａＡｓＰコンタクト層１５を対向させてい
る。そして、アノード電極３及びカソード電極２からこ
れらのｎ型及びｐ型の半導体層間に順方向電圧を印加し
た際に、ｎ型の半導体層から電子が、ｐ型の半導体層か
ら正孔がそれぞれＩｎＧａＡｓＰ多重量子井戸活性層７
に注入されるように構成されている。
半導体レーザにおいては、ＩｎＧａＡｓＰ多重量子井戸
活性層７を挟んでｎ型の半導体層であるｎ−ＩｎＰクラ
ッド層６とｐ型の半導体層であるｐ−ＩｎＰ第１クラッ
ド層８、ｐ−ＩｎＧａＡｓＰ回折格子層９、ｐ−ＩｎＰ
第２クラッド層１０、ｐ−ＩｎＰ第３クラッド層１４、
ｐ−ＩｎＧａＡｓＰコンタクト層１５を対向させてい
る。そして、アノード電極３及びカソード電極２からこ
れらのｎ型及びｐ型の半導体層間に順方向電圧を印加し
た際に、ｎ型の半導体層から電子が、ｐ型の半導体層か
ら正孔がそれぞれＩｎＧａＡｓＰ多重量子井戸活性層７
に注入されるように構成されている。
【００２８】そして、実施の形態１の光変調器集積半導
体レーザにおいては、半導体レーザ部３０のアノード電
極３上に、電磁波を遮蔽するために絶縁膜１６を介して
遮蔽電極１７を設け、遮蔽電極１７をｎ−ＩｎＰ基板１
と接続するようにしている。
体レーザにおいては、半導体レーザ部３０のアノード電
極３上に、電磁波を遮蔽するために絶縁膜１６を介して
遮蔽電極１７を設け、遮蔽電極１７をｎ−ＩｎＰ基板１
と接続するようにしている。
【００２９】次に、実施の形態１に係る光変調器集積半
導体レーザの動作について説明する。半導体レーザ部３
０のアノード電極３とカソード電極２の間に順方向電流
を流すとＩｎＧａＡｓＰ多重量子井戸活性層７において
光の誘導放出が生じ、ｐ−ＩｎＧａＡｓＰ回折格子層９
の格子間隔で決まる波長でレーザ発振を生じる。ここ
で、ｐ−ＩｎＰ第１埋込層１１、ｎ−ＩｎＰ第２埋込層
１２，ｐ−ＩｎＰ第３埋込層１３の各埋込層は、効率良
く電流をＩｎＧａＡｓＰ多重量子井戸活性層７に注入す
るための電流狭窄の機能を果たす。
導体レーザの動作について説明する。半導体レーザ部３
０のアノード電極３とカソード電極２の間に順方向電流
を流すとＩｎＧａＡｓＰ多重量子井戸活性層７において
光の誘導放出が生じ、ｐ−ＩｎＧａＡｓＰ回折格子層９
の格子間隔で決まる波長でレーザ発振を生じる。ここ
で、ｐ−ＩｎＰ第１埋込層１１、ｎ−ＩｎＰ第２埋込層
１２，ｐ−ＩｎＰ第３埋込層１３の各埋込層は、効率良
く電流をＩｎＧａＡｓＰ多重量子井戸活性層７に注入す
るための電流狭窄の機能を果たす。
【００３０】そして、光変調器部３１において、アノー
ド電極４とカソード電極２の間にｐｎ接合に対して逆バ
イアスとなるように電圧を加え、それに高周波信号を重
畳すると、量子井戸の量子閉じ込めシュタルク効果およ
び半導体のフランツケルディッシュ効果により光の吸収
スペクトルが変化する。これに半導体レーザ部３０から
発生させたある波長の光が入射すると、高周波信号によ
り光の強度が変調される。
ド電極４とカソード電極２の間にｐｎ接合に対して逆バ
イアスとなるように電圧を加え、それに高周波信号を重
畳すると、量子井戸の量子閉じ込めシュタルク効果およ
び半導体のフランツケルディッシュ効果により光の吸収
スペクトルが変化する。これに半導体レーザ部３０から
発生させたある波長の光が入射すると、高周波信号によ
り光の強度が変調される。
【００３１】これにより、高周波の電気信号によって強
度変調された光信号を生成することができ、特に光送信
器用光源としての使用に適した光変調器集積半導体レー
ザを構成することができる。なお、変調速度は２．５Ｇ
ｂ／ｓから４０Ｇｂ／ｓ程度の範囲で使用するのが好適
である。
度変調された光信号を生成することができ、特に光送信
器用光源としての使用に適した光変調器集積半導体レー
ザを構成することができる。なお、変調速度は２．５Ｇ
ｂ／ｓから４０Ｇｂ／ｓ程度の範囲で使用するのが好適
である。
【００３２】そして、実施の形態１の光変調器集積半導
体レーザでは、半導体レーザ部３０のアノード電極３の
上層に、絶縁膜１６を介して電磁波を遮蔽するための遮
蔽電極１７を設けている。これにより、光変調器部３１
に印加した高周波電圧により電磁波が発生して空間を伝
播した場合であっても、接地されたｎ−ＩｎＰ基板１と
同電位の遮蔽電極１７によってアノード電極３を外部か
ら遮蔽することができる。従って、変調器部３１におけ
る高周波電圧に起因してアノード電極３とカソード電極
２の間に高周波の漏洩電流が流れることがない。
体レーザでは、半導体レーザ部３０のアノード電極３の
上層に、絶縁膜１６を介して電磁波を遮蔽するための遮
蔽電極１７を設けている。これにより、光変調器部３１
に印加した高周波電圧により電磁波が発生して空間を伝
播した場合であっても、接地されたｎ−ＩｎＰ基板１と
同電位の遮蔽電極１７によってアノード電極３を外部か
ら遮蔽することができる。従って、変調器部３１におけ
る高周波電圧に起因してアノード電極３とカソード電極
２の間に高周波の漏洩電流が流れることがない。
【００３３】これにより、ＩｎＧａＡｓＰ多重量子井戸
活性層７の内部のキャリア濃度が漏洩電流により時間変
動することを抑止でき、ＩｎＧａＡｓＰ多重量子井戸活
性層７内部で屈折率の変動が発生することを抑止するこ
とができるため、変調器部３１に入射する光の波長を安
定させることができる。このため、波長分散の大きい光
ファイバによる伝送においても伝送品質の劣化を最小限
に抑えることが可能となる。
活性層７の内部のキャリア濃度が漏洩電流により時間変
動することを抑止でき、ＩｎＧａＡｓＰ多重量子井戸活
性層７内部で屈折率の変動が発生することを抑止するこ
とができるため、変調器部３１に入射する光の波長を安
定させることができる。このため、波長分散の大きい光
ファイバによる伝送においても伝送品質の劣化を最小限
に抑えることが可能となる。
【００３４】次に、図３、図４及び図５に基づいて、実
施の形態１の光変調器集積半導体レーザの製造方法を説
明する。図３、図４及び図５は、光変調器集積半導体レ
ーザの製造方法を工程順に示す概略断面図であって、光
軸３２に沿った方向の概略断面図を示している。
施の形態１の光変調器集積半導体レーザの製造方法を説
明する。図３、図４及び図５は、光変調器集積半導体レ
ーザの製造方法を工程順に示す概略断面図であって、光
軸３２に沿った方向の概略断面図を示している。
【００３５】先ず、図３（ａ）に示すように、出発材料
であるｎ−ＩｎＰ基板１上に有機金属気相成長法（ＭＯ
ＣＶＤ）などの方法によりｎ−ＩｎＰクラッド層６、Ｉ
ｎＧａＡｓＰ多重量子井戸活性層７、ｐ−ＩｎＰ第１ク
ラッド層８、ｐ−ＩｎＧａＡｓＰ回折格子層９を順次結
晶成長する。
であるｎ−ＩｎＰ基板１上に有機金属気相成長法（ＭＯ
ＣＶＤ）などの方法によりｎ−ＩｎＰクラッド層６、Ｉ
ｎＧａＡｓＰ多重量子井戸活性層７、ｐ−ＩｎＰ第１ク
ラッド層８、ｐ−ＩｎＧａＡｓＰ回折格子層９を順次結
晶成長する。
【００３６】次に、図３（ｂ）に示すように、干渉露光
法などによりｐ−ＩｎＧａＡｓＰ回折格子層９を格子状
にエッチングして回折格子片９ａを形成する。
法などによりｐ−ＩｎＧａＡｓＰ回折格子層９を格子状
にエッチングして回折格子片９ａを形成する。
【００３７】次に、図３（ｃ）に示すように、ＭＯＣＶ
Ｄ法などの方法によりｐ−ＩｎＰ第２クラッド層１０を
結晶成長し回折格子片９ａを埋め込む。
Ｄ法などの方法によりｐ−ＩｎＰ第２クラッド層１０を
結晶成長し回折格子片９ａを埋め込む。
【００３８】次に、図３（ｄ）に示すように、変調器部
３１を形成する部分のｐ−ＩｎＰ第２クラッド層１０、
ｐ−ＩｎＧａＡｓＰ回折格子層９、ｐ−ＩｎＰ第１クラ
ッド層８、ＩｎＧａＡｓＰ多重量子井戸活性層７、ｎ−
ＩｎＰクラッド層６をエッチングにより除去する。
３１を形成する部分のｐ−ＩｎＰ第２クラッド層１０、
ｐ−ＩｎＧａＡｓＰ回折格子層９、ｐ−ＩｎＰ第１クラ
ッド層８、ＩｎＧａＡｓＰ多重量子井戸活性層７、ｎ−
ＩｎＰクラッド層６をエッチングにより除去する。
【００３９】次に、図４（ａ）に示すように、図３
（ｄ）の工程で各層を除去した部分に、ｎ−ＩｎＰクラ
ッド層６、ＩｎＧａＡｓＰ多重量子井戸光吸収層７、ｐ
−ＩｎＰ第１クラッド層８をＭＯＣＶＤ法などの方法に
よって順次結晶成長する。
（ｄ）の工程で各層を除去した部分に、ｎ−ＩｎＰクラ
ッド層６、ＩｎＧａＡｓＰ多重量子井戸光吸収層７、ｐ
−ＩｎＰ第１クラッド層８をＭＯＣＶＤ法などの方法に
よって順次結晶成長する。
【００４０】以下に示す図４（ｂ）から図６（ｂ）の工
程においては、光軸３２に沿った方向の断面とともに、
半導体レーザ部３０における光軸３２と垂直方向の断面
を共に図示する。図４（ｂ）〜図６（ｂ）において、左
側に図示した断面図が光軸３２に沿った方向の断面を示
しており、右側に図示した断面図が光軸３２と垂直方向
の断面を示している。
程においては、光軸３２に沿った方向の断面とともに、
半導体レーザ部３０における光軸３２と垂直方向の断面
を共に図示する。図４（ｂ）〜図６（ｂ）において、左
側に図示した断面図が光軸３２に沿った方向の断面を示
しており、右側に図示した断面図が光軸３２と垂直方向
の断面を示している。
【００４１】次に、図４（ｂ）に示すように、ｐ−Ｉｎ
Ｐ第２クラッド層１０、ｐ−ＩｎＧａＡｓＰ回折格子層
９、ｐ−ＩｎＰ第１クラッド層８、ＩｎＧａＡｓＰ多重
量子井戸活性層７、ＩｎＧａＡｓＰ多重量子井戸吸収層
７’、ｎ−ＩｎＰクラッド層６をエッチングにより選択
的に除去し、回折格子片９ａが延在する光軸３２の方向
に沿ってこれらの層を帯状（リッジ状）に残存させる。
Ｐ第２クラッド層１０、ｐ−ＩｎＧａＡｓＰ回折格子層
９、ｐ−ＩｎＰ第１クラッド層８、ＩｎＧａＡｓＰ多重
量子井戸活性層７、ＩｎＧａＡｓＰ多重量子井戸吸収層
７’、ｎ−ＩｎＰクラッド層６をエッチングにより選択
的に除去し、回折格子片９ａが延在する光軸３２の方向
に沿ってこれらの層を帯状（リッジ状）に残存させる。
【００４２】次に、図４（ｃ）に示すように、帯状に残
存させたｎ−ＩｎＰクラッド層６、ＩｎＧａＡｓＰ多重
量子井戸活性層７、ｐ−ＩｎＰ第１クラッド層８、回折
格子片９ａ、ｐ−ＩｎＰ第２クラッド層１０の両側に、
ｐ−ＩｎＰ第１埋込層１１、ｎ−ＩｎＰ第２埋込層１
２、ｐ−ＩｎＰ第３埋込層１３を結晶成長し、続いてｐ
−ＩｎＰ第２クラッド層１０及びｐ−ＩｎＰ第３埋込層
１３上にｐ−ＩｎＰ第３クラッド層１４、ｐ−ＩｎＧａ
ＡｓＰコンタクト層１５を順次結晶成長する。
存させたｎ−ＩｎＰクラッド層６、ＩｎＧａＡｓＰ多重
量子井戸活性層７、ｐ−ＩｎＰ第１クラッド層８、回折
格子片９ａ、ｐ−ＩｎＰ第２クラッド層１０の両側に、
ｐ−ＩｎＰ第１埋込層１１、ｎ−ＩｎＰ第２埋込層１
２、ｐ−ＩｎＰ第３埋込層１３を結晶成長し、続いてｐ
−ＩｎＰ第２クラッド層１０及びｐ−ＩｎＰ第３埋込層
１３上にｐ−ＩｎＰ第３クラッド層１４、ｐ−ＩｎＧａ
ＡｓＰコンタクト層１５を順次結晶成長する。
【００４３】次に、図４（ｄ）に示すように、塩酸（Ｈ
Ｃｌ）などを用いたエッチングにより，ｎ−ＩｎＰ基板
１の結晶成長面に到達する開口１８を形成する。開口１
８は、後で形成する遮蔽電極１７とｎ−ＩｎＰ基板１と
を接続するために用いる。
Ｃｌ）などを用いたエッチングにより，ｎ−ＩｎＰ基板
１の結晶成長面に到達する開口１８を形成する。開口１
８は、後で形成する遮蔽電極１７とｎ−ＩｎＰ基板１と
を接続するために用いる。
【００４４】次に、図５（ａ）に示すように、シリコン
酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）等か
らなる絶縁膜５をスパッタ法又はプラズマＣＶＤ法など
の方法により形成し、フォトリソグラフィー及びこれに
続くドライエッチングにより、ｐ−ＩｎＧａＡｓＰコン
タクト層１５上及びｎ−ＩｎＰ基板１上において絶縁膜
５を選択的に除去する。
酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）等か
らなる絶縁膜５をスパッタ法又はプラズマＣＶＤ法など
の方法により形成し、フォトリソグラフィー及びこれに
続くドライエッチングにより、ｐ−ＩｎＧａＡｓＰコン
タクト層１５上及びｎ−ＩｎＰ基板１上において絶縁膜
５を選択的に除去する。
【００４５】次に、図５（ｂ）に示すように、蒸着法及
びメッキ法により、半導体レーザ部３０にアノード電極
３を、光変調器部３１にアノード電極５をそれぞれパタ
ーン形成する。なお、図５（ｂ）以降の断面図において
は、ｎ−ＩｎＰ基板１と絶縁膜５の間の各膜の図示を省
略する。
びメッキ法により、半導体レーザ部３０にアノード電極
３を、光変調器部３１にアノード電極５をそれぞれパタ
ーン形成する。なお、図５（ｂ）以降の断面図において
は、ｎ−ＩｎＰ基板１と絶縁膜５の間の各膜の図示を省
略する。
【００４６】次に、図５（ｃ）に示すように、スパッタ
法又はプラズマＣＶＤ法により、アノード電極３上にシ
リコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（Ｓｉ
Ｎ）等からなる絶縁膜１６をパターン形成する。
法又はプラズマＣＶＤ法により、アノード電極３上にシ
リコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（Ｓｉ
Ｎ）等からなる絶縁膜１６をパターン形成する。
【００４７】次に、図６（ａ）に示すように、蒸着法及
びメッキ法により、絶縁膜１６を介してアノード電極３
上のほぼ全域を覆うように遮蔽電極１７をパターン形成
する。
びメッキ法により、絶縁膜１６を介してアノード電極３
上のほぼ全域を覆うように遮蔽電極１７をパターン形成
する。
【００４８】次に、図６（ｂ）に示すように、ｎ−Ｉｎ
Ｐ基板１の裏面を厚さ１００μｍ程度研削した後、カソ
ード電極２を蒸着法及びメッキ法によりパターン形成す
る。
Ｐ基板１の裏面を厚さ１００μｍ程度研削した後、カソ
ード電極２を蒸着法及びメッキ法によりパターン形成す
る。
【００４９】その後、ダイシングにより、ウェハからチ
ップを分割し、光の出射端面に低反射コーティングを行
うとともに後端面に高反射コーティングを施して素子を
完成させる。
ップを分割し、光の出射端面に低反射コーティングを行
うとともに後端面に高反射コーティングを施して素子を
完成させる。
【００５０】以上説明したように実施の形態１によれ
ば、アノード電極３の上層に電磁波を遮蔽するための遮
蔽電極１７を設け、遮蔽電極１７をｎ−ＩｎＰ基板１と
接続して接地電位としたことにより、アノード電極３を
外部から遮蔽することができ、変調器部３１における高
周波電圧に起因してアノード電極３とカソード電極２の
間に高周波の漏洩電流が流れてしまうことを抑止でき
る。
ば、アノード電極３の上層に電磁波を遮蔽するための遮
蔽電極１７を設け、遮蔽電極１７をｎ−ＩｎＰ基板１と
接続して接地電位としたことにより、アノード電極３を
外部から遮蔽することができ、変調器部３１における高
周波電圧に起因してアノード電極３とカソード電極２の
間に高周波の漏洩電流が流れてしまうことを抑止でき
る。
【００５１】これにより、ＩｎＧａＡｓＰ多重量子井戸
活性層７の内部のキャリア濃度が漏洩電流により時間変
動することを抑止でき、屈折率の変動が発生することを
抑止することができる。従って、変調器部３１に入射す
る光の波長を安定させることができ、高周波によって変
調された光の波長変化を小さくすることが可能となる。
これにより、光変調器集積半導体レーザの光伝送特性を
向上させることが可能となる。
活性層７の内部のキャリア濃度が漏洩電流により時間変
動することを抑止でき、屈折率の変動が発生することを
抑止することができる。従って、変調器部３１に入射す
る光の波長を安定させることができ、高周波によって変
調された光の波長変化を小さくすることが可能となる。
これにより、光変調器集積半導体レーザの光伝送特性を
向上させることが可能となる。
【００５２】なお、実施の形態１では、基板としてｎ−
ＩｎＰ基板１を用いて基板の導電型をｎ型としたがｐ型
の基板を用いても良いし、半絶縁性基板を用いてもよ
い。また、実施の形態１では基板の材料をＩｎＰとした
が、ＧａＡｓなど他の半導体材料を用いてもよい。
ＩｎＰ基板１を用いて基板の導電型をｎ型としたがｐ型
の基板を用いても良いし、半絶縁性基板を用いてもよ
い。また、実施の形態１では基板の材料をＩｎＰとした
が、ＧａＡｓなど他の半導体材料を用いてもよい。
【００５３】実施の形態２．図７はこの発明の実施の形
態２に係る半導体装置を示す概略断面図である。実施の
形態２は、実施の形態１で説明した光変調器集積半導体
レーザを、結晶成長面をサブマウント側にしてサブマウ
ントの基板１９上にダイボンドした半導体装置に関する
ものである。ここで、サブマウントの基板１９は、基板
１９上に２層の電極（導電層）２１，２３を絶縁膜２２
を介して形成することにより構成された給電線路を有す
るものである。なお、図７において実施の形態１と同一
の構成要素については同一の符号を記す。
態２に係る半導体装置を示す概略断面図である。実施の
形態２は、実施の形態１で説明した光変調器集積半導体
レーザを、結晶成長面をサブマウント側にしてサブマウ
ントの基板１９上にダイボンドした半導体装置に関する
ものである。ここで、サブマウントの基板１９は、基板
１９上に２層の電極（導電層）２１，２３を絶縁膜２２
を介して形成することにより構成された給電線路を有す
るものである。なお、図７において実施の形態１と同一
の構成要素については同一の符号を記す。
【００５４】図７に基づいて実施の形態２の半導体装置
の構成を説明する。図７は、光変調器集積半導体レーザ
とサブマウントの基板１９との接続部分を示す概略断面
図であり、図２の光変調器集積半導体レーザを上下逆向
きに配置してアノード電極３及び遮蔽電極１７をサブマ
ウントの基板１９に対して電気的に接続したものであ
る。
の構成を説明する。図７は、光変調器集積半導体レーザ
とサブマウントの基板１９との接続部分を示す概略断面
図であり、図２の光変調器集積半導体レーザを上下逆向
きに配置してアノード電極３及び遮蔽電極１７をサブマ
ウントの基板１９に対して電気的に接続したものであ
る。
【００５５】図７において、１はｎ−ＩｎＰ基板、２は
カソード電極、３は半導体レーザ部のアノード電極、５
は絶縁膜、１７は遮蔽電極である。１９はアルミナまた
は窒化アルミなどよりなるサブマウントの基板、２０は
基板１９の裏面に形成されたＴｉ／Ａｕからなるグラウ
ンド電極、２１は基板１９の表面に形成されたアノード
電極３に電流を給電するためのＴｉ／Ａｕ電極、２２は
Ｔｉ／Ａｕ電極２１上に形成されたＳｉＯ２またはＳｉ
Ｎよりなる絶縁膜である。また、２３はＴｉ／Ａｕ電極
２１上に絶縁膜２２を介して形成されたＴｉ／Ａｕより
なる遮蔽用電極である。遮蔽用電極２３はＴｉ／Ａｕ電
極２１のほとんどの部分を覆うように構成されている
が、アノード電極３とＴｉ／Ａｕ電極２１との接続部位
においては除去されている。遮蔽用電極２３はコンタク
トホール２４を介してグラウンド電極２０に接続されて
いる。
カソード電極、３は半導体レーザ部のアノード電極、５
は絶縁膜、１７は遮蔽電極である。１９はアルミナまた
は窒化アルミなどよりなるサブマウントの基板、２０は
基板１９の裏面に形成されたＴｉ／Ａｕからなるグラウ
ンド電極、２１は基板１９の表面に形成されたアノード
電極３に電流を給電するためのＴｉ／Ａｕ電極、２２は
Ｔｉ／Ａｕ電極２１上に形成されたＳｉＯ２またはＳｉ
Ｎよりなる絶縁膜である。また、２３はＴｉ／Ａｕ電極
２１上に絶縁膜２２を介して形成されたＴｉ／Ａｕより
なる遮蔽用電極である。遮蔽用電極２３はＴｉ／Ａｕ電
極２１のほとんどの部分を覆うように構成されている
が、アノード電極３とＴｉ／Ａｕ電極２１との接続部位
においては除去されている。遮蔽用電極２３はコンタク
トホール２４を介してグラウンド電極２０に接続されて
いる。
【００５６】また、２４はアノード電極３とＴｉ／Ａｕ
電極２１とを接続するためのバンプであって、金または
Ａｕ／Ｓｎにより形成されている。半導体レーザ部３０
のアノード電極３はパンプ２４を介してサブマウントの
Ｔｉ／Ａｕ電極２１に電気的および機械的に接続されて
いる。
電極２１とを接続するためのバンプであって、金または
Ａｕ／Ｓｎにより形成されている。半導体レーザ部３０
のアノード電極３はパンプ２４を介してサブマウントの
Ｔｉ／Ａｕ電極２１に電気的および機械的に接続されて
いる。
【００５７】実施の形態２の構成によれば、サブマウン
ト上のＴｉ／Ａｕ電極２１は、サブマウント裏面のグラ
ウンド電極２０と遮蔽用電極２３よりなる接地された電
極によって遮蔽されているので、変調器部３１に印加さ
れる高周波電圧によって発生し空間を伝播する電磁波は
Ｔｉ／Ａｕ電極２１に誘導されることがない。従って、
不要な高周波電流が半導体レーザ部３０のアノード電極
３へ流れることを抑止することが可能となる。これによ
り、光変調器集積半導体レーザをサブマウントの基板１
９に接続した場合に、半導体レーザ部３０で発生させる
光の発振波長を安定させることができ、光伝送特性を向
上させることが可能となる。また、サブマウントの基板
１９を接合したことにより、光変調器集積半導体レーザ
の放熱特性を向上させることができる。
ト上のＴｉ／Ａｕ電極２１は、サブマウント裏面のグラ
ウンド電極２０と遮蔽用電極２３よりなる接地された電
極によって遮蔽されているので、変調器部３１に印加さ
れる高周波電圧によって発生し空間を伝播する電磁波は
Ｔｉ／Ａｕ電極２１に誘導されることがない。従って、
不要な高周波電流が半導体レーザ部３０のアノード電極
３へ流れることを抑止することが可能となる。これによ
り、光変調器集積半導体レーザをサブマウントの基板１
９に接続した場合に、半導体レーザ部３０で発生させる
光の発振波長を安定させることができ、光伝送特性を向
上させることが可能となる。また、サブマウントの基板
１９を接合したことにより、光変調器集積半導体レーザ
の放熱特性を向上させることができる。
【００５８】実施の形態３．図８はこの発明の実施の形
態３に係る半導体装置を示す斜視図である。実施の形態
１で説明した半導体レーザ部３０の電極構造は、変調器
部３１を有しない半導体レーザにおいても適用すること
ができる。図８に示す半導体装置は変調器部３１を有し
ない半導体レーザに実施の形態１の電極構造を適用した
ものであり、その構成は実施の形態１の光変調器集積半
導体レーザの半導体レーザ部３０の構成と同様である。
なお、図８においても実施の形態１と同一の構成要素に
ついては同一の符号を記す。
態３に係る半導体装置を示す斜視図である。実施の形態
１で説明した半導体レーザ部３０の電極構造は、変調器
部３１を有しない半導体レーザにおいても適用すること
ができる。図８に示す半導体装置は変調器部３１を有し
ない半導体レーザに実施の形態１の電極構造を適用した
ものであり、その構成は実施の形態１の光変調器集積半
導体レーザの半導体レーザ部３０の構成と同様である。
なお、図８においても実施の形態１と同一の構成要素に
ついては同一の符号を記す。
【００５９】図８において、３はアノード電極、５はＳ
ｉＯ２やＳｉＮなどの絶縁膜、１７は素子の表面に形成
された遮蔽電極であって、実施の形態３ではｎ−ＩｎＰ
基板１と接続された遮蔽電極１７にカソード電極として
の機能を持たせている。素子の断面構造図は実施の形態
１における図２と同様である。
ｉＯ２やＳｉＮなどの絶縁膜、１７は素子の表面に形成
された遮蔽電極であって、実施の形態３ではｎ−ＩｎＰ
基板１と接続された遮蔽電極１７にカソード電極として
の機能を持たせている。素子の断面構造図は実施の形態
１における図２と同様である。
【００６０】実施の形態３の半導体装置においては、Ｉ
ｎＧａＡｓＰ多重量子井戸活性層７への電流注入は素子
の表面に形成されたアノード電極３およびカソード電極
としての遮蔽電極１７を用いて行うため、ｎ−ＩｎＰ基
板１中に電流が流れることはない。従って、消費電流を
大幅に低減させることが可能となる。例えばｎ−ＩｎＰ
基板１として厚さ１００ミクロン、抵抗値約０．５オー
ムの基板を用い、素子を１Ａで駆動した場合、０．５Ｗ
程度の消費電力の低減が可能となる。また、素子の発熱
および温度上昇が減少するので素子の高出力化が容易に
なる。
ｎＧａＡｓＰ多重量子井戸活性層７への電流注入は素子
の表面に形成されたアノード電極３およびカソード電極
としての遮蔽電極１７を用いて行うため、ｎ−ＩｎＰ基
板１中に電流が流れることはない。従って、消費電流を
大幅に低減させることが可能となる。例えばｎ−ＩｎＰ
基板１として厚さ１００ミクロン、抵抗値約０．５オー
ムの基板を用い、素子を１Ａで駆動した場合、０．５Ｗ
程度の消費電力の低減が可能となる。また、素子の発熱
および温度上昇が減少するので素子の高出力化が容易に
なる。
【００６１】以上説明したように実施の形態３によれ
ば、実施の形態１の電極構造を変調器部３１を有しない
半導体レーザに適用し、遮蔽電極１７にカソード電極と
しての機能を持たせたことにより、低消費電力で高出力
動作の可能な半導体レーザを構成することが可能とな
る。
ば、実施の形態１の電極構造を変調器部３１を有しない
半導体レーザに適用し、遮蔽電極１７にカソード電極と
しての機能を持たせたことにより、低消費電力で高出力
動作の可能な半導体レーザを構成することが可能とな
る。
【００６２】実施の形態４．実施の形態４は、実施の形
態３で説明した半導体レーザを、実施の形態２と同様に
サブマウントの基板１９に接着したものである。実施の
形態４による半導体装置の断面構造図は実施の形態２に
おける図７で説明した通りである。
態３で説明した半導体レーザを、実施の形態２と同様に
サブマウントの基板１９に接着したものである。実施の
形態４による半導体装置の断面構造図は実施の形態２に
おける図７で説明した通りである。
【００６３】このように、サブマウントの基板１９と半
導体レーザとを接合することにより、半導体レーザの活
性層で発生する熱を効率良くサブマウント側に伝導させ
ることができる。従って、実施の形態４によれば、特
に、素子の発熱量が大きく基板の熱伝導率が小さな半導
体レーザを使用する装置において、半導体レーザの放熱
特性の改善による光出力の増大が可能となる。
導体レーザとを接合することにより、半導体レーザの活
性層で発生する熱を効率良くサブマウント側に伝導させ
ることができる。従って、実施の形態４によれば、特
に、素子の発熱量が大きく基板の熱伝導率が小さな半導
体レーザを使用する装置において、半導体レーザの放熱
特性の改善による光出力の増大が可能となる。
【００６４】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００６５】第１の電極上に絶縁膜を介して第２の電極
を形成し、第２の電極を接地したため、所定の電圧が印
加される第１の電極を外部から遮蔽することができ、電
磁波等が空間を伝播した場合であっても、電磁波等に起
因して両半導体層間に漏洩電流が流れてしまうことを抑
止することができる。
を形成し、第２の電極を接地したため、所定の電圧が印
加される第１の電極を外部から遮蔽することができ、電
磁波等が空間を伝播した場合であっても、電磁波等に起
因して両半導体層間に漏洩電流が流れてしまうことを抑
止することができる。
【００６６】また、第２の電極と他方の半導体層とを電
気的に接続したため、第１の電極をアノード電極とし第
２の電極をカソード電極とすることにより、両半導体層
の下層に位置する半導体基板に電流を流す必要がなくな
り、消費電力を大幅に低減させることが可能となる。
気的に接続したため、第１の電極をアノード電極とし第
２の電極をカソード電極とすることにより、両半導体層
の下層に位置する半導体基板に電流を流す必要がなくな
り、消費電力を大幅に低減させることが可能となる。
【００６７】第１の電極上に遮蔽用の第２の電極を形成
した構造を、光吸収層と活性層とが隣接して形成された
光変調器集積半導体レーザに適用することにより、変調
器部における高周波電圧に起因して両半導体層間に高周
波の漏洩電流が流れてしまうことを抑止することができ
る。
した構造を、光吸収層と活性層とが隣接して形成された
光変調器集積半導体レーザに適用することにより、変調
器部における高周波電圧に起因して両半導体層間に高周
波の漏洩電流が流れてしまうことを抑止することができ
る。
【００６８】他方の半導体層をｎ型の半導体層とし、第
１の電極をアノード電極とすることにより、ｎ型の半導
体基板上に形成されたｐｎ接合を有する半導体レーザ等
の半導体装置に適用することが可能となる。
１の電極をアノード電極とすることにより、ｎ型の半導
体基板上に形成されたｐｎ接合を有する半導体レーザ等
の半導体装置に適用することが可能となる。
【００６９】他方の半導体層をｐ型の半導体層とし、第
１の電極をカソード電極とすることにより、ｐ型の半導
体基板上に形成されたｐｎ接合を有する半導体レーザ等
の半導体装置に適用することが可能となる。
１の電極をカソード電極とすることにより、ｐ型の半導
体基板上に形成されたｐｎ接合を有する半導体レーザ等
の半導体装置に適用することが可能となる。
【００７０】第１の電極をサブマウントの基板に形成さ
れた第１の導電層と電気的に接続し、サブマウントの基
板の第２の導電層を接地したことにより、第１の電極を
サブマウントの基板の第２の導電層によっても遮蔽する
ことができ、外部からの電磁波により両半導体層間に漏
洩電流が流れてしまうことを確実に抑止することができ
る。また、サブマウントの基板を接続したことにより、
活性層で発生する熱を効率良くサブマウント側に伝導さ
せることができ、放熱効率を向上させることができる。
れた第１の導電層と電気的に接続し、サブマウントの基
板の第２の導電層を接地したことにより、第１の電極を
サブマウントの基板の第２の導電層によっても遮蔽する
ことができ、外部からの電磁波により両半導体層間に漏
洩電流が流れてしまうことを確実に抑止することができ
る。また、サブマウントの基板を接続したことにより、
活性層で発生する熱を効率良くサブマウント側に伝導さ
せることができ、放熱効率を向上させることができる。
【００７１】第１の電極と第１の導電層とをバンプを介
して接続したことにより、サブマウントの基板との電気
的、機械的な接合を確実に行うことができる。
して接続したことにより、サブマウントの基板との電気
的、機械的な接合を確実に行うことができる。
【００７２】絶縁基板の裏面に形成された第３の導電層
と第２の導電層とを電気的に接続したことにより、第１
の電極へ所定の電圧を印加する第１の導電層を接地され
た第２及び第３の導電層で挟むことができ、第１の導電
層を外部から確実に遮蔽することができる。
と第２の導電層とを電気的に接続したことにより、第１
の電極へ所定の電圧を印加する第１の導電層を接地され
た第２及び第３の導電層で挟むことができ、第１の導電
層を外部から確実に遮蔽することができる。
【図１】 この発明の実施の形態１に係る光変調器集積
半導体レーザを示す斜視図である。
半導体レーザを示す斜視図である。
【図２】 この発明の実施の形態１に係る光変調器集積
半導体レーザの半導体レーザ部を示す概略断面図であ
る。
半導体レーザの半導体レーザ部を示す概略断面図であ
る。
【図３】 この発明の実施の形態１に係る光変調器集積
半導体レーザの製造方法を工程順に示す概略断面図であ
る。
半導体レーザの製造方法を工程順に示す概略断面図であ
る。
【図４】 図３に続いて、この発明の実施の形態１に係
る光変調器集積半導体レーザの製造方法を工程順に示す
概略断面図である。
る光変調器集積半導体レーザの製造方法を工程順に示す
概略断面図である。
【図５】 図４に続いて、この発明の実施の形態１に係
る光変調器集積半導体レーザの製造方法を工程順に示す
概略断面図である。
る光変調器集積半導体レーザの製造方法を工程順に示す
概略断面図である。
【図６】 図５に続いて、この発明の実施の形態１に係
る光変調器集積半導体レーザの製造方法を工程順に示す
概略断面図である。
る光変調器集積半導体レーザの製造方法を工程順に示す
概略断面図である。
【図７】 この発明の実施の形態２に係る光変調器集積
半導体レーザを示す概略断面図である。
半導体レーザを示す概略断面図である。
【図８】 この発明の実施の形態３に係る光変調器集積
半導体レーザを示す斜視図である。
半導体レーザを示す斜視図である。
【図９】 従来の光変調器集積半導体レーザを示す斜視
図である。
図である。
【図１０】 従来の光変調器集積半導体レーザの半導体
レーザ部を示す概略断面図である。
レーザ部を示す概略断面図である。
１ ｎ−ＩｎＰ基板、 ２ カソード電極、 ３，４
アノード電極、 ５，１６，２２ 絶縁膜、 ６ ｎ−
ＩｎＰクラッド層、 ７ ＩｎＧａＡｓＰ多重量子井戸
活性層、 ７’ ＩｎＧａＡｓＰ多重量子井戸吸収層、
８ ｐ−ＩｎＰ第１クラッド層、 ９ ｐ−ＩｎＧａ
ＡｓＰ回折格子層、 ９ａ 回折格子片、 １０ ｐ−
ＩｎＰ第２クラッド層、 １１ ｐ−ＩｎＰ第１埋込
層、 １２ｎ−ＩｎＰ第２埋込層、 １３ ｐ−ＩｎＰ
第３埋込層、 １４ ｐ−ＩｎＰ第３クラッド層、 １
５ ｐ−ＩｎＧａＡｓＰコンタクト層、 １７ 遮蔽電
極、 １８，２４ コンタクトホール、 １９ サブマ
ウントの基板、 ２０ グラウンド電極、 ２１ Ｔｉ
／Ａｕ電極、 ２３ 遮蔽用電極、 ３０ 半導体レー
ザ部、 ３１ 変調器部、 ３２ 光軸。
アノード電極、 ５，１６，２２ 絶縁膜、 ６ ｎ−
ＩｎＰクラッド層、 ７ ＩｎＧａＡｓＰ多重量子井戸
活性層、 ７’ ＩｎＧａＡｓＰ多重量子井戸吸収層、
８ ｐ−ＩｎＰ第１クラッド層、 ９ ｐ−ＩｎＧａ
ＡｓＰ回折格子層、 ９ａ 回折格子片、 １０ ｐ−
ＩｎＰ第２クラッド層、 １１ ｐ−ＩｎＰ第１埋込
層、 １２ｎ−ＩｎＰ第２埋込層、 １３ ｐ−ＩｎＰ
第３埋込層、 １４ ｐ−ＩｎＰ第３クラッド層、 １
５ ｐ−ＩｎＧａＡｓＰコンタクト層、 １７ 遮蔽電
極、 １８，２４ コンタクトホール、 １９ サブマ
ウントの基板、 ２０ グラウンド電極、 ２１ Ｔｉ
／Ａｕ電極、 ２３ 遮蔽用電極、 ３０ 半導体レー
ザ部、 ３１ 変調器部、 ３２ 光軸。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/343 Ｈ０１Ｓ 5/343
Claims (12)
- 【請求項１】 活性層を介して対向する半導体層間に電
圧を印加して当該活性層から光を放出させる半導体装置
であって、 一方の前記半導体層上に形成され、所定の電圧が印加さ
れる第１の電極と、 前記絶縁膜を介して前記第１の電極上の少なくとも一部
を覆うように形成された第２の電極とを備え、 前記第２の電極が接地されていることを特徴とする半導
体装置。 - 【請求項２】 他方の半導体層と前記第２の電極とが電
気的に接続されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記活性層と光吸収層とを含み、前記活
性層から放出させた光を変調する変調器部を備え、 前記光吸収層と前記活性層とが隣接して形成されている
ことを特徴とする請求項１又は２記載の半導体装置。 - 【請求項４】 前記他方の半導体層がｎ型の半導体層で
あり、前記第１の電極がアノード電極であることを特徴
とする請求項１〜３のいずれかに記載の半導体装置。 - 【請求項５】 前記他方の半導体層がｐ型の半導体層で
あり、前記第２の電極がカソード電極であることを特徴
とする請求項１〜３のいずれかに記載の半導体装置。 - 【請求項６】 前記第１の電極が電気的に接続された基
板を更に備え、 前記基板は、絶縁基板、前記絶縁基板の表面に形成され
た第１の導電層、前記第１の導電層上に絶縁層を介して
形成された第２の導電層とを有して構成され、 前記第１の電極が前記第１の導電層と電気的に接続さ
れ、前記第２の導電層が接地されていることを特徴とす
る請求項１〜５のいずれかに記載の半導体装置。 - 【請求項７】 前記第１の電極と前記基板が対向する位
置において前記第２の導電層が除去されており、前記第
１の電極と前記第１の導電層とがバンプを介して接続さ
れていることを特徴とする請求項６記載の半導体装置。 - 【請求項８】 前記基板は前記絶縁基板の裏面に形成さ
れた第３の導電層を更に備え、前記第２の導電層と前記
第３の導電層とが電気的に接続されていることを特徴と
する請求項６又は７記載の半導体装置。 - 【請求項９】 活性層を介して対向する第１及び第２の
半導体層間に電圧を印加して当該活性層から光を放出さ
せる半導体装置の製造方法であって、 半導体基板上に前記第１の半導体層を形成する第１の工
程と、 前記第１の半導体層上に前記活性層を形成する第２の工
程と、 前記活性層上に前記第２の半導体層を形成する第３の工
程と、 前記第２の半導体層、前記活性層及び前記第１の半導体
層からなる積層膜が帯状に残存するように前記積層膜を
選択的にエッチングして、残存させた前記積層膜の両側
に前記半導体基板を露出させる開口を形成する第４の工
程と、 前記第２の半導体層上に第１の導電膜を形成する第５の
工程と、 前記第１の導電膜上に絶縁膜を形成する第６の工程と、 前記絶縁膜を介して前記第１の導電膜を覆い、前記開口
に露出した前記半導体基板上まで連なる第２の導電膜を
形成する第７の工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項１０】 前記第３の工程後、前記第４の工程前
に、所定の領域において前記第２の半導体層、前記活性
層及び前記第１の半導体層を選択的にエッチングする第
８の工程と、 前記所定の領域における前記半導体基板上に前記第１の
半導体層を再び形成する第９の工程と、 前記第９の工程で形成した前記第１の半導体層上に光吸
収層を形成する第１０の工程と、 前記光吸収層上に前記第２の半導体層を形成する第１１
の工程とを更に有し、 前記第４の工程において、前記所定の領域における前記
第２の半導体層、前記光吸収層及び前記第１の半導体層
が前記所定の領域以外の領域における前記積層膜ととも
に帯状に残存するように前記エッチングを行うことを特
徴とする請求項９記載の半導体装置の製造方法。 - 【請求項１１】 前記第７の工程後、前記第２の導電膜
を接地電位とすることを特徴とする請求項９又は１０記
載の半導体装置の製造方法。 - 【請求項１２】 前記第７の工程後、絶縁基板上に第１
の導電層、絶縁層及び第２の導電層が下層から順に形成
されるとともに裏面に第３の導電層が形成された基板と
前記半導体基板とを平行に配置し、前記第２の導電膜と
前記第２の導電層とを対向させる第１２の工程と、 前記第１の導電膜と前記第１の導電層とを電気的に接続
する第１３の工程と、 前記第２及び第３の導電層を接地電位とする第１４の工
程とを更に有することを特徴とする請求項９〜１１のい
ずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001136113A JP2002329937A (ja) | 2001-05-07 | 2001-05-07 | 半導体装置及びその製造方法 |
| US09/984,825 US6667529B2 (en) | 2001-05-07 | 2001-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001136113A JP2002329937A (ja) | 2001-05-07 | 2001-05-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002329937A true JP2002329937A (ja) | 2002-11-15 |
Family
ID=18983462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001136113A Pending JP2002329937A (ja) | 2001-05-07 | 2001-05-07 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6667529B2 (ja) |
| JP (1) | JP2002329937A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015005587A (ja) * | 2013-06-20 | 2015-01-08 | 三菱電機株式会社 | 半導体光集積素子、光送信モジュールおよび光送信集積モジュール |
| JP2017107920A (ja) * | 2015-12-07 | 2017-06-15 | 日本電信電話株式会社 | 半導体レーザ及び光半導体モジュール |
| JP2019033116A (ja) * | 2017-08-04 | 2019-02-28 | 日本電信電話株式会社 | 半導体光集積素子 |
| JP2019040949A (ja) * | 2017-08-23 | 2019-03-14 | 日本電信電話株式会社 | 半導体光集積素子 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274040B2 (en) * | 2004-10-06 | 2007-09-25 | Philips Lumileds Lighting Company, Llc | Contact and omnidirectional reflective mirror for flip chipped light emitting devices |
| JP4353232B2 (ja) * | 2006-10-24 | 2009-10-28 | ソニー株式会社 | 発光素子 |
| US8304809B2 (en) * | 2007-11-16 | 2012-11-06 | Furukawa Electric Co., Ltd. | GaN-based semiconductor device and method of manufacturing the same |
| JP5598297B2 (ja) | 2010-12-08 | 2014-10-01 | 住友電気工業株式会社 | 半導体光変調素子及びその製造方法 |
| JP2012252139A (ja) * | 2011-06-02 | 2012-12-20 | Sumitomo Electric Ind Ltd | 半導体光変調器の製造方法及び半導体光変調器 |
| JP5636604B2 (ja) * | 2012-06-29 | 2014-12-10 | 住友電工デバイス・イノベーション株式会社 | 半導体受光素子 |
| US9306373B2 (en) * | 2013-02-15 | 2016-04-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor lasers and etched-facet integrated devices having non-uniform trenches |
| US11398713B2 (en) * | 2017-12-04 | 2022-07-26 | Mitsubishi Electric Corporation | Electro-absorption modulator, optical semiconductor device and optical module |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738204A (ja) * | 1993-07-20 | 1995-02-07 | Mitsubishi Electric Corp | 半導体光デバイス及びその製造方法 |
| JPH07221400A (ja) | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | 光変調器集積化発光装置及びその製造方法 |
| JP3295570B2 (ja) * | 1994-12-27 | 2002-06-24 | 富士写真フイルム株式会社 | 集積化半導体レーザ装置 |
| JPH09172223A (ja) * | 1995-12-19 | 1997-06-30 | Sony Corp | 半導体装置と半導体装置の製造方法 |
| JP3268731B2 (ja) * | 1996-10-09 | 2002-03-25 | 沖電気工業株式会社 | 光電変換素子 |
-
2001
- 2001-05-07 JP JP2001136113A patent/JP2002329937A/ja active Pending
- 2001-10-31 US US09/984,825 patent/US6667529B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015005587A (ja) * | 2013-06-20 | 2015-01-08 | 三菱電機株式会社 | 半導体光集積素子、光送信モジュールおよび光送信集積モジュール |
| JP2017107920A (ja) * | 2015-12-07 | 2017-06-15 | 日本電信電話株式会社 | 半導体レーザ及び光半導体モジュール |
| JP2019033116A (ja) * | 2017-08-04 | 2019-02-28 | 日本電信電話株式会社 | 半導体光集積素子 |
| JP2019040949A (ja) * | 2017-08-23 | 2019-03-14 | 日本電信電話株式会社 | 半導体光集積素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020163002A1 (en) | 2002-11-07 |
| US6667529B2 (en) | 2003-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010535356A (ja) | 微小共振装置およびその製造方法 | |
| JP2004053830A (ja) | 光半導体装置 | |
| JP2002329937A (ja) | 半導体装置及びその製造方法 | |
| US4811352A (en) | Semiconductor integrated light emitting device | |
| US11527866B2 (en) | Semiconductor optical device | |
| JP3559680B2 (ja) | リング共振器型面発光半導体レーザ及びその製造法 | |
| US7567601B1 (en) | Semiconductor laser having low stress passivation layer | |
| JPH0194689A (ja) | 光半導体素子 | |
| JPH0732279B2 (ja) | 半導体発光素子 | |
| JPH1051069A (ja) | 光半導体装置 | |
| JPH09260766A (ja) | 半導体レーザおよびその製造方法 | |
| JP3254053B2 (ja) | 光集積回路 | |
| US7573925B1 (en) | Semiconductor laser having a doped active layer | |
| JP7224539B2 (ja) | 半導体光集積素子 | |
| JP2003298190A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2012002929A (ja) | 半導体光素子の製造方法、レーザモジュール、光伝送装置 | |
| JP3393634B2 (ja) | スーパールミネッセントダイオード | |
| JP5530229B2 (ja) | 半導体発光素子およびそれを用いた光パルス試験器 | |
| JP2004037485A (ja) | 半導体光変調器と半導体光装置 | |
| WO2009025912A2 (en) | Optimization of laser parameters to achieve desired performance | |
| JPH11330624A (ja) | 半導体装置 | |
| JP7112262B2 (ja) | 半導体光素子及び光送信モジュール | |
| US7606279B1 (en) | Thin INP spacer layer in a high speed laser for reduced lateral current spreading | |
| JP2003234533A (ja) | 半導体光集積素子 | |
| JP2005019599A (ja) | 光素子およびその製造方法、光モジュール、光伝達装置 |