JP5636604B2 - 半導体受光素子 - Google Patents

半導体受光素子 Download PDF

Info

Publication number
JP5636604B2
JP5636604B2 JP2012147534A JP2012147534A JP5636604B2 JP 5636604 B2 JP5636604 B2 JP 5636604B2 JP 2012147534 A JP2012147534 A JP 2012147534A JP 2012147534 A JP2012147534 A JP 2012147534A JP 5636604 B2 JP5636604 B2 JP 5636604B2
Authority
JP
Japan
Prior art keywords
film
light receiving
insulating film
layer
sion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012147534A
Other languages
English (en)
Other versions
JP2014011347A (ja
Inventor
竜二 山日
竜二 山日
頼史 西本
頼史 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2012147534A priority Critical patent/JP5636604B2/ja
Priority to US13/929,412 priority patent/US8970013B2/en
Priority to CN201310269399.9A priority patent/CN103531644B/zh
Publication of JP2014011347A publication Critical patent/JP2014011347A/ja
Application granted granted Critical
Publication of JP5636604B2 publication Critical patent/JP5636604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体受光素子に関する。
メサ状の受光部を構成する半導体層に電気的に接続される電極パッドが、受光部のメサとは別のダミーメサ上に設けられた半導体受光素子が知られている（例えば特許文献１）。
特開平４−２９０４７７号公報
メサ状の受光部を構成する半導体層とダミーメサ（以下、電極接続部と称す）上の電極パッドとは、配線によって電気的に接続される。このような場合において、配線の寄生容量を低減することを目的として、受光部と電極接続部との間に低誘電率の樹脂膜を埋め込む構造を検討した。これにより、配線を樹脂膜上に設けることができるため、配線の寄生容量を低減することができる。
受光部と電極接続部との間に埋め込む樹脂膜を保護し、且つ他の層との密着性を良好にするために、樹脂膜の上下に絶縁膜を設けることが考えられる。絶縁膜としては、例えば窒化シリコン膜が用いられる。このような構造は、例えば、第１窒化シリコン膜の全面堆積、受光部と電極接続部との間の第１窒化シリコン膜上に樹脂膜の埋め込み、樹脂膜を覆うように第２窒化シリコン膜の全面堆積、によって形成できる。
しかしながら、上記の場合、受光部の側面のうち樹脂膜で覆われている部分以外の部分に、第１窒化シリコン膜と第２窒化シリコン膜とが形成されることになる。このため、受光部には、第１窒化シリコン膜の内部応力と第２窒化シリコン膜の内部応力とが加算された応力が掛かる。第１窒化シリコン膜と第２窒化シリコン膜とは、互いに同じ方向の内部応力を有するため、それぞれの内部応力が加算されることで、受光部には大きな応力が掛かってしまう。その結果、受光特性の変化等が生じてしまう。
本発明は上記の課題に鑑み、受光部に掛かる応力を低減させることができる半導体受光素子を提供することを目的とする。
本発明に係る半導体受光素子は、半絶縁性基板上に設けられ、半導体層が積層されたメサ状の受光部と、前記受光部の側面の一部に対して設けられ、窒化シリコン膜からなる第１絶縁膜、酸化窒化シリコン膜からなる第２絶縁膜および窒化シリコン膜からなる第３絶縁膜が互いに接して積層された絶縁膜の積層構造と、前記受光部に隣接して設けられた樹脂膜と、を備え、前記樹脂膜は、前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜のうちの何れか２つの間にその上下が挟まれてなり、前記第２絶縁膜は前記樹脂膜上に設けられ、前記第２絶縁膜の内部応力は前記樹脂膜の内部応力と逆方向であることを特徴とする。本発明に係る半導体受光素子によれば、受光部に掛かる応力を低減させることができる。
前記第２絶縁膜の前記第１絶縁膜あるいは前記第３絶縁膜に対する内部応力は逆方向であってもよい。
前記第２絶縁膜は、前記樹脂膜の上下を挟む２層構造を備えてもよい。
前記第２絶縁膜を構成する前記２層構造は、前記受光部上に設けられる電極上に位置し、前記電極に接続される配線は、前記２層構造を共通のマスクで開口した窓によって前記電極と接続されてもよい。
前記受光部の上面には、前記絶縁膜の積層構造のうち、前記第１絶縁膜および前記第２絶縁膜を除く前記第３絶縁膜が設けられた領域を備えてもよい。
本発明によれば、受光部に掛かる応力を低減させることができる半導体受光素子を提供することができる。
図１は、実施例１に係る半導体受光素子の上面図である。 図２は、図１のＡ−Ａ断面図である。 図３（ａ）から図３（ｃ）は、実施例１に係る半導体受光素子の製造方法を示す断面図（その１）である。 図４（ａ）から図４（ｃ）は、実施例１に係る半導体受光素子の製造方法を示す断面図（その２）である。 図５（ａ）及び図５（ｂ）は、実施例１に係る半導体受光素子の製造方法を示す断面図（その３）である。
以下、本発明を実施するための形態を説明する。
実施例１に係る半導体受光素子は、裏面入射型の半導体受光素子である。図１は、実施例１に係る半導体受光素子の上面図である。図２は、図１のＡ−Ａ断面図である。図１及び図２に示すように、実施例１に係る半導体受光素子１００は、例えばＩｎＰ基板１０上に、メサ状の受光部２０が設けられている。受光部２０は、ＩｎＰ基板１０上に、ｎ型ＩｎＰ層２２、ｎ型ＩｎＧａＡｓ層２４、ｎ型ＩｎＧａＡｓＰ層２５、及びｐ型ＩｎＰ層２６がこの順に積層された構成を有する。ｐ型ＩｎＰ層２６上には、リング形状をしたｐ型ＩｎＧａＡｓ層２８が設けられている。ｎ型ＩｎＧａＡｓ層２４は、光吸収層としての機能を有する。
ＩｎＰ基板１０上で受光部２０に隣接して、４つのメサ状の電極接続部３０ａ〜３０ｄが設けられている。４つの電極接続部３０ａ〜３０ｄは、例えば受光部２０を中心とした略正方形の各頂点の位置に設けられている。電極接続部３０ａ〜３０ｄは、ＩｎＰ基板１０上に、ｎ型ＩｎＰ層３２、ｎ型ＩｎＧａＡｓ層３４、ｎ型ＩｎＧａＡｓＰ層３５、及びｐ型ＩｎＰ層３６がこの順に積層された構成を有する。なお、電極接続部３０ａ〜３０ｄは、受光部２０と同じ構成の半導体層が積層されているが、入射光を受光する受光部としての機能は有さない。
受光部２０の側面と電極接続部３０ａ〜３０ｄの側面とを覆って、ノンドープＩｎＰ層４０が設けられている。ノンドープＩｎＰ層４０の厚さは、例えば０．４μｍである。ノンドープＩｎＰ層４０は、受光部２０のメサ側面のリーク電流に基づく暗電流を抑制するためのパッシベーション膜としての機能を有する。
ＩｎＰ基板１０の下面には、受光部２０に相対する位置に、レンズ１２が設けられている。これにより、ＩｎＰ基板１０の下面側から入射し、レンズ１２によって集光された光が受光部２０に入射する。ｎ型ＩｎＧａＡｓ層２４は、入射した光を吸収する。ｎ型ＩｎＧａＡｓ層２４による光の吸収は、ＩｎＰ基板１０側からｎ型ＩｎＧａＡｓ層２４に向かう光だけでなく、ｎ型ＩｎＧａＡｓ層２４を通過して、後述するメタル層５８によって反射された光も吸収する。このため、光の吸収効率は高い。
受光部２０と電極接続部３０ａ〜３０ｄとの周囲には、ＩｎＰ基板１０の一部まで掘り込まれた溝４２が設けられている。この溝４２によって、受光部２０を構成するｎ型ＩｎＰ層２２と電極接続部３０ａ〜３０ｄを構成するｎ型ＩｎＰ層３２とは、互いに分離している。
受光部２０と電極接続部３０ａ〜３０ｄとの上面及び側面、並びに、溝４２の内面等を覆うように、第１絶縁膜である第１窒化シリコン膜（以下、第１ＳｉＮ膜と称す）４４が設けられている。第１ＳｉＮ膜４４の厚さは、例えば０．２μｍである。第１ＳｉＮ膜４４の内部応力は、半導体受光素子１００の使用温度範囲（例えば−１０℃から８０℃）において、引張応力である。
第１ＳｉＮ膜４４の上面に沿って、第２絶縁膜を構成する第１酸化窒化シリコン膜（以下、第１ＳｉＯＮ膜と称す）６８が設けられている。つまり、第１ＳｉＯＮ膜６８も、第１ＳｉＮ膜４４と同様に、受光部２０と電極接続部３０ａ〜３０ｄとの上面及び側面、並びに、溝４２の内面等を覆うように設けられている。第１ＳｉＯＮ膜６８の厚さは、例えば０．０５μｍである。第１ＳｉＯＮ膜６８の内部応力は、半導体受光素子１００の使用温度範囲（例えば−１０℃から８０℃）において、圧縮応力である。
受光部２０と電極接続部３０ａとの間であって、第１ＳｉＯＮ膜６８上に、溝４２に埋め込まれるように樹脂膜４６が設けられている。つまり、樹脂膜４６は、受光部２０に隣接し、受光部２０の側方のＩｎＰ基板１０上に設けられている。樹脂膜４６は、例えばポリイミドからなる。樹脂膜４６の内部応力は、半導体受光素子１００の使用温度範囲（例えば−１０℃から８０℃）において、引張応力である。樹脂膜４６とノンドープＩｎＰ層４０等の半導体層との間に、第１ＳｉＮ膜４４と第１ＳｉＯＮ膜６８とが設けられているため、樹脂膜４６と半導体層との間の密着性を良好にすることができる。また、第１ＳｉＮ膜４４と第１ＳｉＯＮ膜６８とは、半導体層を保護するパッシベーション膜でもある。
受光部２０と電極接続部３０ａ〜３０ｄとの上面及び受光部２０と電極接続部３０ａ〜３０ｄとの側面のうち樹脂膜４６が設けられている部分以外の側面、並びに、樹脂膜４６の上面等を覆うように、第２絶縁膜を構成する第２酸化窒化シリコン膜（以下、第２ＳｉＯＮ膜と称す）７０が設けられている。第２ＳｉＯＮ膜７０の厚さは、例えば０．１５μｍである。第２ＳｉＯＮ膜７０の内部応力は、半導体受光素子１００の使用温度範囲（例えば−１０℃から８０℃）において、圧縮応力である。樹脂膜４６上に第２ＳｉＯＮ膜７０が設けられているため、樹脂膜４６を保護できると共に、後述するｐ側配線５２と樹脂膜４６との密着性を良好にすることができる。受光部２０の樹脂膜４６が設けられていない領域においては、第２絶縁膜は、第１ＳｉＯＮ膜６８と第２ＳｉＯＮ膜７０とが接して積層された２層構造を備えている。
受光部２０の上面には、第２ＳｉＯＮ膜７０、第１ＳｉＯＮ膜６８、及び第１ＳｉＮ膜４４が形成されている。ｐ型ＩｎＧａＡｓ層２８の上面には、リング状のｐ側オーミック電極５０が形成されている。ｐ側オーミック電極５０は、例えばｐ型ＩｎＧａＡｓ層２８側からＰｔ（白金）、Ｔｉ（チタン）、Ｐｔ（白金）、及びＡｕ（金）が順に積層させた積層体である。Ｐｔ及びＴｉの厚さは、例えば０．０２μｍである。Ａｕの厚さは、例えば０．１μｍである。
ｐ側オーミック電極５０の上面に接してｐ側配線５２が設けられている。ｐ側配線５２は、受光部２０上から樹脂膜４６上を経由して電極接続部３０ａ上にかけて、第２ＳｉＯＮ膜７０上を延在して設けられている。ｐ側配線５２は、ｐ側オーミック電極５０の上面に接して設けられていることから、リング形状をした部分を有する。ｐ側配線５２は、例えば第２ＳｉＯＮ膜７０側からＴｉ（チタン）、Ｐｔ（白金）、及びＡｕ（金）が順に積層された積層体である。Ｔｉの厚さは、例えば０．０５μｍである。Ｐｔの厚さは、例えば０．０３μｍである。Ａｕの厚さは、例えば０．５μｍである。
受光部２０と電極接続部３０ｂ〜３０ｄとの間を含むように、受光部２０を中心とする円弧形状の開口が、第２ＳｉＯＮ膜７０、第１ＳｉＯＮ膜６８、及び第１ＳｉＮ膜４４とを貫通して設けられている。この開口に、ｎ型ＩｎＰ層２２に接してｎ側オーミック電極５４が埋め込まれている。ｎ側オーミック電極５４は、例えばｎ型ＩｎＰ層２２側からＡｕＧｅ（金ゲルマニウム）とＮｉ（ニッケル）とが順に積層された積層体である。ＡｕＧｅとＮｉとの積層体の厚さは、例えば０．１３μｍである。
ｎ側オーミック電極５４の上面に接してｎ側配線５６が設けられている。ｎ側配線５６は、ｎ側オーミック電極５４を覆うように設けられており、ｎ側オーミック電極５４と同様の円弧形状をした部分を有する。ｎ側配線５６は、例えばｐ側配線５２と同じ材料からなる積層体である。ｎ側配線５６は、ｎ側オーミック電極５４上から電極接続部３０ｂ〜３０ｄ上にかけて、第２ＳｉＯＮ膜７０上を延在して設けられている。
ｐ側配線５２上とｎ側配線５６上とを除いた領域のＩｎＰ基板１０上に、第３絶縁膜である第２窒化シリコン膜（以下、第２ＳｉＮ膜と称す）４８が設けられている。つまり、第２ＳｉＮ膜４８は、受光部２０の側面のうち樹脂膜４６で覆われている部分以外の部分と電極接続部３０ａ〜３０ｄの側面等とを覆って設けられており、半導体受光素子１００全体を保護するパッシベーション膜である。また、第２ＳｉＮ膜４８は、受光部２０上のリング形状をしたｐ型ＩｎＧａＡｓ層２８の内側領域であって、第２ＳｉＯＮ膜７０、第１ＳｉＯＮ膜６８、及び第１ＳｉＮ膜４４を貫通した開口にも埋め込まれている。つまり、受光部２０の上面には、第１ＳｉＮ膜４４、第１ＳｉＯＮ膜６８、及び第２ＳｉＯＮ膜７０が設けられてなく、第２ＳｉＮ膜４８だけが設けられた領域を有する。第２ＳｉＮ膜４８の厚さは、例えば０．２１μｍである。第２ＳｉＮ膜４８の内部応力は、半導体受光素子１００の使用温度範囲（例えば−１０℃から８０℃）において、引張応力である。
ｐ側配線５２の上面とｎ側配線５６の上面とに接してメタル層５８が設けられている。また、メタル層５８は、ｐ型ＩｎＧａＡｓ層２８の内側領域の第２ＳｉＮ膜４８上にも設けられている。このため、メタル層５８は、前述したように、ＩｎＰ基板１０の下面側から入射された光を反射させる反射膜としての機能を有する。メタル層５８で反射される光は、第２ＳｉＮ膜４８を通過する。このように、光が通過することを考慮すると、メタル層５８とｐ型ＩｎＰ層２６との間に設けられる膜は、窒化シリコン膜であることが望ましい。メタル層５８は、例えばＡｕ（金）からなる。Ａｕの厚さは、例えば０．２μｍである。
ｐ側配線５２上のメタル層５８の上面に接してｐ側めっき配線６０が設けられている。ｐ側めっき配線６０は、例えばＡｕめっきからなり、その厚さは、１．５μｍである。電極接続部３０ａ上であって、ｐ側めっき配線６０の上面に接してｐ電極パッド６２が設けられている。ｐ電極パッド６２は、例えばＡｕめっきからなり、その厚さは、６．０μｍである。ｐ電極パッド６２は、ｐ側めっき配線６０、メタル層５８、ｐ側配線５２、及びｐ側オーミック電極５０を介して、ｐ側ＩｎＰ層２６に電気的に接続されている。
ｎ側配線５６上のメタル層５８の上面に接してｎ側めっき配線６４が設けられている。ｎ側めっき配線６４は、例えばｐ側めっき配線６０と同じ材料からなる。電極接続部３０ｂ〜３０ｄ上であって、ｎ側めっき配線６４の上面に接してｎ電極パッド６６が設けられている。ｎ電極パッド６６は、例えばｐ電極パッド６２と同じ材料からなる。ｎ電極パッド６６は、ｎ側めっき配線６４、メタル層５８、ｎ側配線５６、及びｎ側オーミック電極５４を介して、ｎ型ＩｎＰ層２２に電気的に接続されている。
次に、実施例１に係る半導体受光素子の製造方法について説明する。図３（ａ）から図５（ｂ）は、実施例１に係る半導体受光素子の製造方法を示す断面図である。図３（ａ）に示すように、ＩｎＰ基板１０上に、ｎ型ＩｎＰ層８０、ｎ型ＩｎＧａＡｓ層８２、ｎ型ＩｎＧａＡｓＰ層８５、ｐ型ＩｎＰ層８４、及びｐ型ＩｎＧａＡｓ層８６をこの順に成膜する。各半導体層の成膜は、例えばＭＯＣＶＤ（有機金属気相成長）法を用いることができる。
図３（ｂ）に示すように、ｐ型ＩｎＧａＡｓ層８６に対してエッチング処理を施して、受光部２０を形成すべき領域に、リング形状をしたｐ型ＩｎＧａＡｓ層２８を残存させる。エッチング処理は、ＲＩＥ（反応性イオンエッチング）等のドライエッチング法や、ウエットエッチング法を用いることができる。なお、以下に説明するエッチング処理についてもドライエッチング法又はウエットエッチング法を用いることができる。
リング形状のｐ型ＩｎＧａＡｓ層２８を形成した後、受光部２０及び電極接続部３０ａ〜３０ｃを形成すべき領域を覆うマスク層８８を形成する。マスク層８８をマスクに用いて、ｐ型ＩｎＰ層８４、ｎ型ＩｎＧａＡｓＰ層８５、ｎ型ＩｎＧａＡｓ層８２、及びｎ型ＩｎＰ層８０の一部、に対してエッチング処理を施す。これにより、ｎ型ＩｎＰ層８０、ｎ型ＩｎＧａＡｓ層２４、ｎ型ＩｎＧａＡｓＰ層２５、及びｐ型ＩｎＰ層２６を有するメサ状の受光部２０が形成される。ｎ型ＩｎＧａＡｓ層８２がｎ型ＩｎＧａＡｓ層２４となり、ｎ型ＩｎＧａＡｓＰ層８５がｎ型ＩｎＧａＡｓＰ層２５となり、ｐ型ＩｎＰ層８４がｐ型ＩｎＰ層２６となる。また、ｎ型ＩｎＰ層８０、ｎ型ＩｎＧａＡｓ層３４、ｎ型ＩｎＧａＡｓＰ層３５、及びｐ型ＩｎＰ層３６を有するメサ状の電極接続部３０ａ〜３０ｄが形成される。ｎ型ＩｎＧａＡｓ層８２がｎ型ＩｎＧａＡｓ層３４となり、ｎ型ＩｎＧａＡｓＰ層８５がｎ型ＩｎＧａＡｓＰ層３５となり、ｐ型ＩｎＰ層８４がｐ型ＩｎＰ層３６となる。この段階では、まだ、受光部２０から電極接続部３０ａ〜３０ｄにかけてｎ型ＩｎＰ層８０は延在している。
図３（ｃ）に示すように、マスク層８８をマスクに用いて、ＩｎＰ基板１０上に、ノンドープＩｎＰ層を成膜する。ノンドープＩｎＰ層の成膜は、例えばＭＯＣＶＤ法を用いることができる。マスク層８８を除去する。その後、ノンドープＩｎＰ層に対してエッチング処理を施し、受光部２０と電極接続部３０ａ〜３０ｄとの側面を覆うようにノンドープＩｎＰ層４０を残存させる。さらに、ｎ型ＩｎＰ層８０とＩｎＰ基板１０の一部とに対してエッチング処理を施して、受光部２０及び電極接続部３０ａ〜３０ｄの周囲に、ＩｎＰ基板１０まで掘り込まれた溝４２を形成する。この溝４２によって、受光部２０を構成するｎ型ＩｎＰ層と電極接続部３０ａ〜３０ｄを構成するｎ型ＩｎＰ層とは分離されて、受光部２０ではｎ型ＩｎＰ層２２となり、電極接続部３０ａ〜３０ｄではｎ型ＩｎＰ層３２となる。これにより、半導体層が積層されたメサ状の受光部２０と、受光部２０と同じ構成の半導体層が積層されたメサ状の電極接続部３０ａ〜３０ｄと、が形成されたＩｎＰ基板１０が得られる。
図４（ａ）に示すように、ＩｎＰ基板１０上全面に、第１ＳｉＮ膜４４を成膜する。第１ＳｉＮ膜４４の成膜は、例えばプラズマＣＶＤ（プラズマ化学気相成長）法を用いることができる。成膜条件は、一例として以下の条件が挙げられる。
原料ガス ：シラン（ＳｉＨ４）、アンモニア（ＮＨ３）、窒素（Ｎ２）
圧力 ：７００Ｐａ
温度 ：２７０℃
ＲＦパワー：５０Ｗ
これにより、第１ＳｉＮ膜４４は、受光部２０と電極接続部３０ａ〜３０ｄとの上面及び側面、並びに、受光部２０と電極接続部３０ａ〜３０ｄとの間のＩｎＰ基板１０等を覆うように形成される。第１ＳｉＮ膜４４の内部応力は、半導体受光素子の使用温度範囲（例えば−１０℃から８０℃）で引張応力となる。その後、ｐ型ＩｎＧａＡｓ層２８上及びｎ型ＩｎＰ層２２上の第１ＳｉＮ膜４４に対してエッチング処理を施して開口を形成する。この開口に、例えば蒸着法及びリフトオフ法を用いて、金属膜を埋め込む。これにより、ｐ型ＩｎＧａＡｓ層２８の上面に接し、ｐ型ＩｎＰ層２６に電気的に接続されるｐ側オーミック電極５０が形成される。ｎ型ＩｎＰ層２２の上面に接し、ｎ型ＩｎＰ層２２に電気的に接続されるｎ側オーミック電極５４が形成される。
図４（ｂ）に示すように、ＩｎＰ基板１０上全面に、第１ＳｉＯＮ膜６８を成膜する。第１ＳｉＯＮ膜６８の成膜は、例えばプラズマＣＶＤ法を用いることができる。成膜条件は、一例として以下の条件が挙げられる。
原料ガス ：シラン、アンモニア、窒素、酸化窒素（Ｎ２Ｏ）
圧力 ：９００Ｐａ
温度 ：２７０℃
ＲＦパワー：２０Ｗ
これにより、第１ＳｉＯＮ膜６８は、第１ＳｉＮ膜４４の上面に沿って形成され、第１ＳｉＮ膜４４と同様に、受光部２０と電極接続部３０ａ〜３０ｄとの上面及び側面、並びに、受光部２０と電極接続部３０ａ〜３０ｄとの間のＩｎＰ基板１０等を覆うように形成される。また、第１ＳｉＯＮ膜６８は、ｐ側オーミック電極５０及びｎ側オーミック電極５４を覆うように形成される。第１ＳｉＯＮ膜６８の内部応力は、半導体受光素子の使用温度範囲（例えば−１０℃から８０℃）で引張応力となる
第１ＳｉＯＮ膜６８を堆積した後、受光部２０と電極接続部３０ａとの間の第１ＳｉＯＮ膜６８上に、ポリイミドからなる樹脂膜４６を埋め込む。樹脂膜４６は、ＩｎＰ基板１０上全面に、樹脂膜を形成した後、受光部２０と電極接続部３０ａとの間だけ残存するように樹脂膜に対してエッチング処理を施すことで、受光部２０と電極接続部３０ａとの間に埋め込んで形成することができる。樹脂膜４６は、半導体受光素子の使用温度範囲（例えば−１０℃から８０℃）で引張応力となる。
樹脂膜４６を埋め込んだ後、ＩｎＰ基板１０上全面に、第２ＳｉＯＮ膜７０を成膜する。第２ＳｉＯＮ膜７０の成膜は、例えばプラズマＣＶＤ法を用いることができる。成膜条件は、一例として以下の条件が挙げられる。
原料ガス ：シラン、アンモニア、窒素、酸化窒素
圧力 ：９００Ｐａ
温度 ：２７０℃
ＲＦパワー：２０Ｗ
これにより、第２ＳｉＯＮ膜７０は、受光部２０と電極接続部３０ａ〜３０ｄとの上面及び側面、並びに、樹脂膜４６の上面等を覆うように形成され、ｐ側オーミック電極５０及びｎ側オーミック電極５４上にも形成される。第２ＳｉＯＮ膜７０は、半導体受光素子の使用温度範囲（例えば−１０℃から８０℃）で圧縮応力となる。
図４（ｃ）に示すように、ｐ側オーミック電極５０上及びｎ側オーミック電極５４上の第２ＳｉＯＮ膜７０と第１ＳｉＯＮ膜６８とに対してエッチング処理を施して、ｐ側オーミック電極５０が露出する開口９０ａ及びｎ側オーミック電極５４が露出する開口９０ｂを形成する。この開口９０ａ、９０ｂは、第２ＳｉＯＮ膜７０と第１ＳｉＯＮ膜６８とがいずれも同じＳｉＯＮからなることから、同一のマスクを利用したエッチング工程によって形成できる。
図５（ａ）に示すように、例えば蒸着法及びリフトオフ法を用いて、開口９０ａに埋め込まれてｐ側オーミック電極５０の上面に接し、樹脂膜４６上を経由して電極接続部３０ａ上まで延在するｐ側配線５２を形成する。それと同時に、開口９０ｂに埋め込まれてｎ側オーミック電極５４の上面に接し、電極接続部３０ｂ〜３０ｄ上まで延在するｎ側配線５６を形成する。
図５（ｂ）に示すように、リング形状をしたｐ型ＩｎＧａＡｓ層２８の内側領域の第２ＳｉＯＮ膜７０、第１ＳｉＯＮ膜６８、及び第１ＳｉＮ膜４４に対してエッチング処理を施して開口を形成する。その後、ＩｎＰ基板１０上全面に、第２ＳｉＮ膜４８を成膜する。第２ＳｉＮ膜４８の成膜は、例えばプラズマＣＶＤ法を用いることができる。成膜条件は、一例として以下の条件が挙げられる。
原料ガス ：シラン、アンモニア、窒素
圧力 ：７００Ｐａ
温度 ：２７０℃
ＲＦパワー：５０Ｗ
これにより、第２ＳｉＮ膜４８は、受光部２０の上面及び側面と電極接続部３０ａ〜３０ｄの側面等を覆うように形成される。また、第２ＳｉＮ膜４８は、リング形状をしたｐ型ＩｎＧａＡｓ層２８の内側領域で、受光部２０の上面、即ちｐ型ＩｎＰ層２６の上面、に接して形成される。第２ＳｉＮ膜４８は、半導体受光素子の使用温度範囲（例えば−１０℃から８０℃）で引張応力となる。
第２ＳｉＮ膜４８を堆積した後、ｐ側配線５２上の第２ＳｉＮ膜４８及びｎ側配線５６上の第２ＳｉＮ膜４８に対してエッチング処理を施して除去する。その後、例えばスパッタ法を用いて、ｐ側配線５２の上面とｎ側配線５６の上面とにメタル層５８を形成する。メタル層５８は、リング形状をしたｐ型ＩｎＧａＡｓ層２８の内側領域に形成された第２ＳｉＮ膜４８上にも形成される。
メタル層５８を形成した後、例えば電解めっき法を用いて、ｐ側配線５２上のメタル層５８の上面にｐ側めっき配線６０を形成する。それと同時に、ｎ側配線５６上のメタル層５８の上面にｎ側めっき配線６４を形成する。その後、例えば電解めっき法を用いて、電極接続部３０ａ上のｐ側めっき配線６０の上面にｐ電極パッド６２を形成する。それと同時に、電極接続部３０ｂ〜３０ｄ上のｎ側めっき配線６４の上面にｎ電極パッド６６を形成する。最後に、受光部２０に相対するＩｎＰ基板１０の下面に、レンズ１２を形成して、図２の実施例１に係る半導体受光素子が完成する。
実施例１によれば、図２に示すように、受光部２０の側面の一部である樹脂膜４６で覆われていない部分に、第１絶縁膜である第１ＳｉＮ膜４４、第２絶縁膜である第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０、並びに第３絶縁膜である第２ＳｉＮ膜４８が互いに接して積層された絶縁膜の積層構造が設けられている。第１ＳｉＮ膜４４及び第２ＳｉＮ膜４８は引張応力を有し、第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０は圧縮応力を有する。このため、これらの膜が積層された絶縁膜の積層構造の内部応力は、引張応力と圧縮応力とが互いに打ち消し合う結果、小さくなる。したがって、受光部２０に掛かる応力を低減させることができ、受光特性の変化等を抑制することができる。
実施例１では、第１ＳｉＮ膜４４及び第２ＳｉＮ膜４８と、第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０とが、互いに逆方向の内部応力を有する場合を例に示したが、各々の膜が互いに同じ方向の内部応力（圧縮応力又は引張応力）を有する場合でもよい。ＳｉＯＮ膜とＳｉＮ膜とが同じ方向の内部応力を有する場合、成膜パラメータである原料ガスの流量比により、ＳｉＯＮ膜の組成を変化させることで、ＳｉＮ膜よりも内部応力の大きさを小さくすることができる。つまり、ＳｉＮ膜とＳｉＯＮ膜とが積層された膜厚Ｔの積層膜は、膜厚ＴのＳｉＮ膜よりも内部応力を小さくできる。したがって、第１ＳｉＮ膜４４、第１ＳｉＯＮ膜６８、第２ＳｉＯＮ膜７０、及び第２ＳｉＮ膜４８が積層された絶縁膜は、ＳｉＮ膜だけからなる場合に比べて、絶縁膜の内部応力を小さくでき、受光部２０に掛かる応力を低減できる。なお、受光部２０に掛かる応力をより低減させるためには、第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０（第２絶縁膜）の第１ＳｉＮ膜４４（第１絶縁膜）あるいは第２ＳｉＮ膜４８（第３絶縁膜）に対する内部応力は逆方向であることが好ましい。特に、第１ＳｉＮ膜４４及び第２ＳｉＮ膜４８と、第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０とが、互いに逆方向の内部応力を有する場合が好ましい。内部応力が逆方向の場合として、第１ＳｉＮ膜４４及び第２ＳｉＮ膜４８が引張応力で、第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０が圧縮応力の場合に限らず、第１ＳｉＮ膜４４及び第２ＳｉＮ膜４８が圧縮応力で、第１ＳｉＯＮ膜６８及び第２ＳｉＯＮ膜７０が引張応力の場合でもよい。
樹脂膜４６上には、樹脂膜４６の内部応力（引張応力）と逆方向の内部応力（圧縮応力）を有する第２ＳｉＯＮ膜７０（第２絶縁膜）が設けられている。これにより、樹脂膜４６の内部応力と第２ＳｉＯＮ膜７０の内部応力とが互いに打ち消し合って、樹脂膜４６及び第２ＳｉＯＮ膜７０の剥離や割れを抑制することができる。このように、樹脂膜４６上に設けられる絶縁膜は、樹脂膜４６と逆方向の内部応力を有することが好ましい。
樹脂膜４６は、引張応力を有する場合に限られず、圧縮応力を有する材料を用いてもよい。樹脂膜４６上に設けられる絶縁膜は、樹脂膜４６と逆方向の内部応力を有していれば、ＳｉＯＮ膜の場合に限られず、ＳｉＮ膜の場合でもよい。この場合でも、受光部２０の側面に、ＳｉＮ膜とＳｉＯＮ膜とＳｉＮ膜とが積層された絶縁膜を形成することができる。なお、樹脂膜４６は、第１ＳｉＮ膜４４及び第２ＳｉＮ膜４８と同じ方向の内部応力を有する場合が好ましい。この場合、樹脂膜４６上にはＳｉＯＮ膜が形成されることになり、受光部２０の側面に形成されるＳｉＯＮ膜を厚くでき、受光部２０に掛かる応力を低減できる。
樹脂膜４６下には、第１ＳｉＮ膜４４と第１ＳｉＯＮ膜６８とが設けられている。前述したように、第１ＳｉＮ膜４４と第１ＳｉＯＮ膜６８とが設けられていることで、樹脂膜４６と半導体層との間の密着性を良好にでき、且つ半導体層を保護することができる。ここで、樹脂膜４６と半導体層との間の密着性及び半導体層の保護だけを考慮した場合、第１ＳｉＮ膜４４を設けずに、第１ＳｉＯＮ膜６８だけを設けることも考えられる。しかしながら、半導体層の表面漏れ電流抑制の理由から、第１ＳｉＮ膜４４は設けることが望ましい。また、図４（ｂ）に示すように、ｐ側オーミック電極５０とｎ側オーミック電極５４とを覆うように第１ＳｉＯＮ膜６８を形成することで、その後の樹脂膜４６を形成する工程で、ｐ側オーミック電極５０及びｎ側オーミック電極５４が酸化することを抑制できる。したがって、第１ＳｉＮ膜４４上に第１ＳｉＯＮ膜６８が設けられることが好ましい。つまり、樹脂膜４６下に設けられた絶縁膜は、第１ＳｉＮ膜４４と第１ＳｉＯＮ膜６８とを含むことが好ましい。
図２に示すように、樹脂膜４６下に設けられた絶縁膜は第１ＳｉＯＮ膜６８を含み、樹脂膜４６上に設けられた絶縁膜は第２ＳｉＯＮ膜７０を含んでいる。つまり、第１ＳｉＯＮ膜６８と第２ＳｉＯＮ膜７０とで構成される第２絶縁膜は、樹脂膜４６の上下を挟む２層構造を備えている。このため、受光部２０上には、第１ＳｉＯＮ膜６８と第２ＳｉＯＮ膜７０とが積層されることになる。このような構造では、樹脂膜４６下の第１ＳｉＯＮ膜６８と樹脂膜４６上の第２ＳｉＯＮ膜７０とは同じ組成、即ち酸素と窒素との比が同じ、であることが好ましい。これにより、図４（ｃ）に示すように、受光部２０上に設けられる電極上に位置する第１ＳｉＯＮ膜６８と第２ＳｉＯＮ膜７０とに対して、共通のマスクを用いてエッチング処理を施すことで開口９０ａを安定して形成することができる。また、電極に接続される配線は、この開口９０ａによって電極に接続されることが好ましい。例えば、第１ＳｉＯＮ膜６８と第２ＳｉＯＮ膜７０との組成が異なる場合、エッチングレートが異なることになるため、開口９０ａを形成する際に空隙が形成されてしまう場合がある。
なお、樹脂膜４６下に設けられた絶縁膜は、第１ＳｉＮ膜４４上にＳｉＯＮ膜ではなくてＳｉＮ膜が積層された構成をしていて、このＳｉＮ膜がｐ側オーミック電極５０とｎ側オーミック電極５４とを覆うように形成されている場合でもよい。この場合でも、ｐ側オーミック電極５０及びｎ側オーミック電極５４が酸化することを抑制できる。また、この場合でも、受光部２０の側面に、ＳｉＮ膜とＳｉＯＮ膜とＳｉＮ膜とが積層された絶縁膜を形成することができる。しかしながら、受光部２０の側面に形成されるＳｉＯＮ膜を厚くして、受光部２０に掛かる応力を低減させるために、第１ＳｉＮ膜４４上にはＳｉＯＮ膜が形成されることが好ましい。
図５（ｂ）に示すように、受光部２０の側面に形成された第２ＳｉＯＮ膜７０を覆うように第２ＳｉＮ膜４８を形成するのと同時に、受光部２０の上面に接する第２ＳｉＮ膜４８を形成することが好ましい。前述したように、メタル層５８で反射される光は、受光部２０の上面に形成された第２ＳｉＮ膜４８を通過することになるが、光が通過する膜が窒化シリコン膜であることで反射特性を良好にできる。このような反射特性を良好にすることができる第２ＳｉＮ膜４８を、半導体受光素子１００全体を保護するパッシベーション膜となる第２ＳｉＮ膜４８と同時に形成することで、製造工程の短縮が図れる。
実施例１では、樹脂膜４６の下側に第１ＳｉＮ膜４４と第１ＳｉＯＮ膜６８とが設けられ、上側に第２ＳｉＯＮ膜７０が設けられている場合を例に示したがこれに限られない。樹脂膜４６が、第１ＳｉＮ膜４４（第１絶縁膜）、第１ＳｉＯＮ膜６８、第２ＳｉＯＮ膜７０（第２絶縁膜）、及び第２ＳｉＮ膜４８（第３絶縁膜）のうち何れか２つの間にその上下が挟まれていればよい。
受光部２０は、ｎ型ＩｎＰ層２２、ｎ型ＩｎＧａＡｓ層２４、ｎ型ＩｎＧａＡｓＰ層２５、及びｐ型ＩｎＰ層２６が順に積層されたｐｎ接合ダイオード型のフォトダイオードの場合を例に示したがこれに限られない。例えば、ｎ型半導体層、真性半導体層、及びｐ型半導体層が積層されたｐｉｎフォトダイオードの場合でもよい。また、第１ＳｉＮ膜４４、第１ＳｉＯＮ膜６８、第２ＳｉＯＮ膜７０、及び第２ＳｉＮ膜４８の組成はある値に限定されるわけではなく、いろいろな組成比をとることができる。
受光部２０を構成する各半導体層の材料は上記の材料に限定されず、その他の材料を用いてもよい。また、ＩｎＰ基板１０以外の他の半絶縁性基板を用いてもよい。さらに、実施例１では、裏面入射型の半導体受光素子の場合を例に説明したが、表面入射型の半導体受光素子の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ＩｎＰ基板
２０ 受光部
２２ ｎ型ＩｎＰ層
２４ ｎ型ＩｎＧａＡｓ層
２５ ｎ型ＩｎＧａＡｓＰ層
２６ ｐ型ＩｎＰ層
２８ ｐ型ＩｎＧａＡｓ層
３０ａ、３０ｂ、３０ｃ、３０ｄ 電極接続部
４０ ノンドープＩｎＰ層
４２ 溝
４４ 第１ＳｉＮ膜
４６ 樹脂膜
４８ 第２ＳｉＮ膜
５０ ｐ側オーミック電極
５２ ｐ側配線
５４ ｎ側オーミック電極
５６ ｎ側配線
５８ メタル層
６０ ｐ側めっき配線
６２ ｐ電極パッド
６４ ｎ側めっき配線
６６ ｎ電極パッド
６８ 第１ＳｉＯＮ膜
７０ 第２ＳｉＯＮ膜
９０ａ、９０ｂ 開口

Claims (5)

  1. 半絶縁性基板上に設けられ、半導体層が積層されたメサ状の受光部と、
    前記受光部の側面の一部に対して設けられ、窒化シリコン膜からなる第１絶縁膜、酸化窒化シリコン膜からなる第２絶縁膜および窒化シリコン膜からなる第３絶縁膜が互いに接して積層された絶縁膜の積層構造と、
    前記受光部に隣接して設けられた樹脂膜と、を備え、
    前記樹脂膜は、前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜のうちの何れか２つの間にその上下が挟まれてなり、
    前記第２絶縁膜は前記樹脂膜上に設けられ、前記第２絶縁膜の内部応力は前記樹脂膜の内部応力と逆方向であることを特徴とする半導体受光素子。
  2. 前記第２絶縁膜の前記第１絶縁膜あるいは前記第３絶縁膜に対する内部応力は逆方向であることを特徴とする請求項１記載の半導体受光素子。
  3. 前記第２絶縁膜は、前記樹脂膜の上下を挟む２層構造を備えることを特徴とする請求項１または２記載の半導体受光素子。
  4. 前記第２絶縁膜を構成する前記２層構造は、前記受光部上に設けられる電極上に位置し、前記電極に接続される配線は、前記２層構造を共通のマスクで開口した窓によって前記電極と接続されることを特徴とする請求項３記載の半導体受光素子。
  5. 前記受光部の上面には、前記絶縁膜の積層構造のうち、前記第１絶縁膜および前記第２絶縁膜を除く前記第３絶縁膜が設けられた領域を備えることを特徴とする請求項１から４のいずれか一項記載の半導体受光素子。
JP2012147534A 2012-06-29 2012-06-29 半導体受光素子 Active JP5636604B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012147534A JP5636604B2 (ja) 2012-06-29 2012-06-29 半導体受光素子
US13/929,412 US8970013B2 (en) 2012-06-29 2013-06-27 Semiconductor light-receiving element
CN201310269399.9A CN103531644B (zh) 2012-06-29 2013-06-28 半导体光接收元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147534A JP5636604B2 (ja) 2012-06-29 2012-06-29 半導体受光素子

Publications (2)

Publication Number Publication Date
JP2014011347A JP2014011347A (ja) 2014-01-20
JP5636604B2 true JP5636604B2 (ja) 2014-12-10

Family

ID=49777235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147534A Active JP5636604B2 (ja) 2012-06-29 2012-06-29 半導体受光素子

Country Status (3)

Country Link
US (1) US8970013B2 (ja)
JP (1) JP5636604B2 (ja)
CN (1) CN103531644B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048126B1 (fr) * 2016-02-18 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure du type photodiode, composant et procede de fabrication d'une structure
US10147829B2 (en) 2016-09-23 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric sidewall structure for quality improvement in Ge and SiGe devices
JP7147669B2 (ja) * 2019-04-09 2022-10-05 日本電信電話株式会社 半導体受光素子
WO2022195780A1 (ja) * 2021-03-17 2022-09-22 日本電信電話株式会社 受光素子
CN115377229A (zh) * 2022-09-16 2022-11-22 武汉敏芯半导体股份有限公司 一种二氧化硅钝化膜及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284522A (ja) * 1985-10-08 1987-04-18 Nec Corp ３−ｖ族化合物半導体の表面保護膜構造
JPH04290477A (ja) 1991-03-19 1992-10-15 Fujitsu Ltd 半導体装置及びその実装構造
JP4861388B2 (ja) * 2001-02-26 2012-01-25 日本オプネクスト株式会社 アバランシェホトダイオード
JP4220688B2 (ja) * 2001-02-26 2009-02-04 日本オプネクスト株式会社 アバランシェホトダイオード
JP2002329937A (ja) * 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4016828B2 (ja) * 2002-12-17 2007-12-05 日本電気株式会社 半導体受光素子
JP2008205025A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 光半導体素子及びその製造方法
JP5402083B2 (ja) * 2008-09-29 2014-01-29 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5598297B2 (ja) * 2010-12-08 2014-10-01 住友電気工業株式会社 半導体光変調素子及びその製造方法

Also Published As

Publication number Publication date
US20140001592A1 (en) 2014-01-02
CN103531644A (zh) 2014-01-22
US8970013B2 (en) 2015-03-03
CN103531644B (zh) 2016-02-03
JP2014011347A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
JP5883118B2 (ja) オプトエレクトロニクス半導体チップ
JP5457292B2 (ja) 窒化物半導体装置
JP5636604B2 (ja) 半導体受光素子
TWI451568B (zh) 光電半導體晶片
US20060269666A1 (en) Optical element
CN104813487B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
WO2003056634A1 (fr) Photodetecteur a semi-conducteur et procede de fabrication
JP5501814B2 (ja) アバランシェフォトダイオード
TWI557944B (zh) 光電半導體晶片
JP2011187607A (ja) 半導体受光素子
TW201115715A (en) Photodetector
JP4109159B2 (ja) 半導体受光素子
JP2674657B2 (ja) 半導体装置
US9917229B2 (en) Electrical contact structure for a semiconductor component, and semiconductor component
JP6094011B2 (ja) 半導体受光素子及びその製造方法
US8580627B2 (en) Compound semiconductor device and method for fabricating the same
JP2018200956A (ja) 受光素子および受光装置
JP5822332B2 (ja) 半導体受光素子および半導体受光素子の製造方法
US10283652B1 (en) Electrode stack structure capable of preventing moisture from entering photodiode
JP5897336B2 (ja) 半導体受光装置
JP5139923B2 (ja) 半導体受光素子
JP2017228628A (ja) 赤外線デバイス
JP4355909B2 (ja) 半導体素子およびその製造方法
CN102270635B (zh) 化合物半导体装置及其制造方法
CN114843381A (zh) 一种led芯片及其制作方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5636604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250