JP5883118B2 - オプトエレクトロニクス半導体チップ - Google Patents
オプトエレクトロニクス半導体チップ Download PDFInfo
- Publication number
- JP5883118B2 JP5883118B2 JP2014503053A JP2014503053A JP5883118B2 JP 5883118 B2 JP5883118 B2 JP 5883118B2 JP 2014503053 A JP2014503053 A JP 2014503053A JP 2014503053 A JP2014503053 A JP 2014503053A JP 5883118 B2 JP5883118 B2 JP 5883118B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- electrical contact
- semiconductor
- optoelectronic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 232
- 230000005693 optoelectronics Effects 0.000 title claims description 53
- 238000007789 sealing Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- -1 titanium tungsten nitride Chemical class 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 28
- 230000005855 radiation Effects 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Description
本発明は、オプトエレクトロニクス半導体チップに関する。
特許文献１には、半導体積層体とキャリア基板との間に第１および第２の電気接触層が配置されているオプトエレクトロニクス半導体チップが開示されている。この場合、第１および第２の電気接触層は、電気的絶縁層によって互いに絶縁されている。このタイプの半導体チップの場合、活性ゾーンによってキャリア基板の方向に放出された放射を、キャリア基板とは反対側に位置する放射取り出し面の方に方向転換する目的で、ミラー層が半導体積層体にキャリア基板の側の面において隣接していることができる。
このタイプの半導体チップの場合、水分が半導体チップの縁部から電気的絶縁層を通ってミラー層の領域に伝わり、結果としてミラー層が劣化し、したがって放射効率が低下するという危険性が存在する。
本発明の目的は、水分の浸入に対してミラー層が効果的に保護されると同時に、比較的低い生産コストによって半導体チップの効率的な電気的接触接続が得られる、改善されたオプトエレクトロニクス半導体チップを開示することである。
この目的は、特許請求項１の特徴を備えたオプトエレクトロニクス半導体チップによって達成される。従属請求項は、本発明の有利な構造形態および発展形態に関する。
一構造形態によると、本オプトエレクトロニクス半導体チップは、第１の導電型の第１の半導体領域と、第２の導電型の第２の半導体領域と、これら第１の半導体領域と第２の半導体領域との間に配置されている活性ゾーンと、を有する半導体積層体、を備えている。
さらに、本オプトエレクトロニクス半導体チップは、キャリア基板を備えており、半導体積層体は、キャリア基板の側の第１の主面と、反対側の第２の主面とを有する。キャリア基板と半導体積層体の第１の主面との間には、少なくとも部分的に、第１の電気接触層および第２の電気接触層が配置されており、第２の電気接触層は、第１の半導体領域および活性ゾーンにおける穿孔部の中を通って第２の半導体領域に達している。第１の電気接触層と第２の電気接触層は、電気的絶縁層によって互いに絶縁されている。
半導体積層体とキャリア基板との間に、ミラー層が配置されている。ミラー層は、特に第１の主面において半導体積層体に隣接していることができる。ミラー層は、活性ゾーンによってキャリア基板の方向に放出された放射を、半導体積層体の第２の主面の方に反射し、これは有利であり、第２の主面は、放射取り出し面としての役割を果たす。ミラー層は、特に、第１の電気接触層の部分領域と、電気的絶縁層の部分領域とに隣接しており、キャリア基板の側のミラー層の界面は第１の電気接触層によって覆われている。
本オプトエレクトロニクス半導体チップは、透明な封止層を備えており、この封止層は、半導体積層体の側面とミラー層の側面とを覆っている。さらに、透明な封止層は、半導体チップの側面の側の電気的絶縁層の側面も覆っている。
透明な封止層が半導体積層体の側面とミラー層の側面を覆っていることにより、ミラー層は水分の浸入に対して保護されている。透明な封止層のこの保護効果は、透明な封止層が、半導体チップの側面の側の電気的絶縁層の側面も覆っていることによって、さらに改善されている。このようにすることで、特に、電気的絶縁層への水分の浸入が防止され、したがって水分が電気的絶縁層を通じてミラー層まで伝搬する危険性が減少する。
電気的絶縁層は、オプトエレクトロニクス半導体チップの周囲の媒体にまったく隣接していないことが好ましい。これにより、水分が外側から電気的絶縁層に浸入して半導体チップの一連の層に伝搬することができず、これは有利である。
透明な封止層は、アルミニウム酸化物（例えばＡｌ２Ｏ３など）、またはシリコン酸化物（例えばＳｉＯ２など）を含んでいる、またはこれらの材料からなることが好ましい。
特に好ましくは、透明な封止層は、ＡＬＤ層（すなわち原子層成長法（ＡＬＤ）によって形成される層）を備えている。さらなる有利な構造形態においては、透明な封止層は、スピンオンガラスを備えている。ＡＬＤ層またはスピンオンガラスは、欠陥密度が低いことと、水分の浸入に対して良好な保護が提供されることを特徴とし、これは有利である。透明な封止層をＡＬＤによって、またはスピンオンガラスとして形成することのさらなる利点として、透明な封止層を小さな空間に導入することができる。
特に、ミラー層の横方向範囲が半導体積層体の横方向範囲よりも小さく、透明な封止層の部分領域が半導体積層体の下に延在しているならば有利である。このようにすることで、酸化もしくは水分の浸入またはその両方に対するミラー層の特に良好な保護が得られる。半導体積層体は、すべての側面においてミラー層の上の突き出し部を有することが好ましい。ミラー層の側面には、半導体積層体と、キャリア基板に形成された積層体との間に形成される空間が隣接していることが有利である。この空間は、透明な封止層によって満たされていることが有利である。
好ましい一構造形態においては、半導体チップの第２の主面（特に、放射出口面としての役割を果たす）は、透明な封止層によって覆われている。
半導体積層体は、透明な封止層によって、完全に（すなわち側面を含めて）覆われていることが好ましい。
有利な一構造形態においては、半導体積層体はメサ構造を有し、第１の電気接触層および第２の電気接触層が、メサ構造に並んで横方向に配置されている半導体チップの領域内に延在している。
透明な封止層は、メサ構造に並んで開口部を有し、この開口部には、第１の電気接触層のための接続コンタクトが配置されていることが好ましい。この場合、接続コンタクトは半導体積層体に並んで配置されていることが有利であり、したがって、特に、放射出口面として機能する半導体積層体の第２の主面に接続コンタクトが存在しない。このことの利点として、放射出口面が接続コンタクトの陰にならず、結果として半導体チップの効率が高まる。接続コンタクトは、半導体チップの中央部より外側、特に半導体チップの隅部に配置されていることが好ましい。
第１の電気接触層は、第一に、半導体チップとの電気的接触を形成する役割を果たし、第二に、ミラー層を腐食に対して保護する役割を果たし、これは有利である。特に、キャリア基板の側のミラー層の界面の少なくとも一部分が、第１の電気接触層によって覆われている。
第１の電気接触層は、金、チタン、クロム、白金、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることが好ましい。これらの材料の特徴として、第一に、導電率が良好であり、第二に、拡散障壁として適しており、これは有利である。第１の電気接触層は、複数の副層を備えていることができ、これらの副層それぞれが上記の材料のうちの少なくとも１種類を含んでいることが好ましい。
ミラー層は、銀、アルミニウム、または銀合金もしくはアルミニウム合金を含んでいる、またはこれらの材料からなることが好ましい。銀およびアルミニウムは、可視スペクトル領域における高い反射率を特徴とする。さらに、これらの材料は、良好な導電率を有し、低い接触抵抗を有する金属−半導体接触を形成する。このことは有利であり、なぜなら、ミラー層は半導体積層体に隣接していることが有利であり、このようにして第１の半導体領域を第１の電気接触層に導電接続するためである。
第２の電気接触層は、ミラー層と同様に、銀、アルミニウム、または銀合金もしくはアルミニウム合金を含んでいる、またはこれらの材料からなることが好ましい。可視スペクトル領域における高い反射率と良好な導電率は、第２の電気接触層にとって有利であり、なぜなら、第２の電気接触層も少なくとも部分的に半導体積層体に隣接し、このようにして第２の半導体領域との電気的接触を形成するためである。
電気的絶縁層（第１の電気接触層と第２の電気接触層とを互いに絶縁している）は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはアルミニウム酸化物を含んでいることが好ましい。
好ましい一実施形態においては、第１の半導体領域がｐ型半導体領域であり、第２の半導体領域がｎ型半導体領域である。したがって、この構造形態では、ミラー層はｐ型半導体領域に隣接しており、第２の電気接触層が穿孔部を通ってｎ型半導体領域に達している。ｐ型半導体領域がキャリア基板の側であり、ｎ型半導体領域は、放射出口面としての役割を果たす半導体積層体の第２の主面の側である。
さらなる有利な構造形態においては、本オプトエレクトロニクス半導体チップの半導体積層体は、成長基板を備えていない。この場合、本半導体チップは、いわゆる薄膜発光ダイオードチップであり、半導体積層体をエピタキシャル成長させるために使用された成長基板が、半導体積層体をキャリア基板に結合した後に剥離されている。
本半導体チップは、はんだ層によってキャリア基板に結合されていることが好ましい。特に、本半導体チップは、元の成長基板とは反対側に位置する面においてキャリア基板に結合することができる。
以下では、本発明について、図１および図２を参照しながら例示的な実施形態に基づいてさらに詳しく説明する。
図面において、同じ要素部分または同じ機能の要素部分には、同じ参照数字を付してある。図示した要素部分と、要素部分間の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。
図１に断面図として概略的に示したオプトエレクトロニクス半導体チップ１は、第１の導電型の第１の半導体領域３と第２の導電型の第２の半導体領域５とを有する半導体積層体２を含んでいる。第１の半導体領域３がｐ型半導体領域であり、第２の半導体領域５がｎ型半導体領域であることが好ましい。第１の半導体領域３と第２の半導体領域５との間には活性ゾーン４が配置されている。
オプトエレクトロニクス半導体チップ１の活性ゾーン４は、特に、放射を放出するのに適する活性ゾーンとすることができる。この場合、オプトエレクトロニクス半導体チップ１は、ルミネセンスダイオード、特にＬＥＤである。これに代えて、活性ゾーン４が放射検出層であることも考えられ、この場合、オプトエレクトロニクス半導体チップ１は検出器部品である。活性ゾーン４は、例えば、ｐｎ接合部として、ダブルヘテロ構造として、単一量子井戸構造として、または多重量子井戸構造として、具体化することができる。
半導体チップ１の半導体積層体２は、ＩＩＩ−Ｖ族化合物半導体材料系、特に、ヒ化物化合物半導体材料系、窒化物化合物半導体材料系、またはリン化物化合物半導体材料系であることが好ましい。一例として、半導体積層体２は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰ、またはＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓ（各場合において０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含んでいることができる。この場合、ＩＩＩ−Ｖ族化合物半導体材料は、必ずしも上の化学式の１つに従った数学的に正確な組成を有する必要はない。むしろ、この材料は、１種類または複数種類のドーパントと、材料の物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の本質的な構成成分のみを含んでおり、これらの構成成分は、その一部分をわずかな量のさらなる物質によって置き換えることができる。
半導体チップ１は、結合層２１によってキャリア基板１０に結合されており、結合層２１は、特に、金属または金属合金からなるはんだ層とすることができる。
電気的接触接続を形成するため、半導体チップ１は、第１の電気接触層７および第２の電気接触層８を有する。第１の電気接触層７は第１の半導体領域３に導電接続されており、第２の電気接触層８は第２の半導体領域５に導電接続されている。
第１の電気接触層７および第２の電気接触層８のいずれも、少なくとも一部分が、キャリア基板１０の側の半導体積層体２の第１の主面１１とキャリア基板１０との間に配置されている。第１の電気接触層７と第２の電気接触層８は、電気的絶縁層９によって互いに電気的に絶縁されている。電気的絶縁層９は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはアルミニウム酸化物を含んでいる、またはこれらの材料からなることが好ましい。これに代えて、電気的絶縁層９は、別の酸化物または窒化物を含んでいることもできる。
キャリア基板１０とは反対側に位置する半導体積層体２の第２の主面１２は、オプトエレクトロニクス半導体チップ１の放射取り出し面としての役割を果たし、第２の主面１２には電気接触層が存在しておらず、これは有利である。放射の取り出しを改善する目的で、第２の主面１２に取り出し構造２３または粗面化部を設けることができる。
オプトエレクトロニクス半導体チップ１の放射効率を改善する目的で、半導体積層体２とキャリア基板１０との間にミラー層６が配置されている。ミラー層６は、第１の半導体領域３の下流、キャリア基板１０の側の面に配置されており、特に、半導体積層体２の第１の主面１１に隣接していることができる。第１の半導体領域３とミラー層６との間に中間層（例えば薄い接着促進層）を配置することも可能である。ミラー層６は、特に、銀、アルミニウム、または銀もしくはアルミニウムを有する金属合金を含んでいる。これらの材料は、可視スペクトル領域における高い反射率と良好な導電率とを特徴とする。ミラー層６は、第一に、活性ゾーン４によってキャリア基板１０の方向に放出された放射を放射取り出し面１２の方に反射する機能を有する。さらに、ミラー層６は、第１の半導体領域３との電気的接触を形成する役割も果たす。特に、ミラー層６は、キャリア基板１０の側の面において第１の電気接触層７に隣接しており、したがって第１の電気接触層７に導電接続されている。
第１の電気接触層７は、キャリア基板１０の側のミラー層の界面を覆っていることが好ましい。第１の電気接触層７は、金、チタン、クロム、白金、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることが好ましい。これらの材料の特徴として、導電性であり、さらには化学的に不活性である。このようにすることで、ミラー層６が、第１の電気接触層７によって覆われている領域において腐食に対して保護され、これは有利である。
第２の電気接触層８は、第１の半導体領域３および活性ゾーン４を貫いて延びる穿孔部１８の中を通って第２の半導体領域５に導電接続されている。穿孔部１８の領域においては、活性ゾーン４、第１の半導体領域３、ミラー層６、および第１の電気接触層７が、電気的絶縁層９または半導体積層体２の不動態化領域２０によって、第２の電気接触層８から絶縁されている。
第２の電気接触層８は、半導体積層体２に直接隣接している領域において接触層として機能するのみならず、放射出口面としての役割を果たす半導体積層体２の第２の主面１２の方に放射を反射する反射層としても機能し、これは有利である。したがって、第２の電気接触層８は、高い反射率を有する金属または金属合金、特に、銀、アルミニウム、または銀もしくはアルミニウムを有する合金を含んでいることが有利である。
半導体チップ１においては、半導体積層体２の側面２６とミラー層６の側面１６とが、電気的絶縁性の透明な封止層１３によって覆われている。封止層１３は、第一に、ミラー層６を腐食に対して保護する機能を有する。特に、ミラー層６は、酸化または水分の浸入に対して封止層１３によって保護されている。ミラー層６の側面１６は、全周にわたり封止層１３によって囲まれていることが好ましく、したがって、ミラー層６は周囲の媒体と直接には隣接していない。
透明な封止層１３は、さらに、第１の接触層７の側面１７と、半導体チップ１の側面１５の側の電気的絶縁層９の側面１９も覆っている。このようにすることで、特に、電気的絶縁層９への水分の浸入が防止される。特に好ましくは、電気的絶縁層９は、半導体チップ１の周囲の媒体にまったく隣接していない。
透明な封止層１３は、アルミニウム酸化物層（特にＡｌ２Ｏ３層）、またはシリコン酸化物層（特にＳｉＯ２層）であることが好ましい。透明な封止層は、原子層成長法によって、またはスピンオンガラスとして、堆積されていることが有利である。ＡＬＤによって、またはスピンオンガラスとして堆積されているこのようなシリコン酸化物層は、腐食および水分の浸入に対する高い耐性を有し、これは有利である。
特に好ましい一構造形態においては、ミラー層６の横方向範囲は、半導体積層体２の横方向範囲よりも小さく、したがって、透明な封止層１３の部分領域が半導体積層体２の下に延在している。この構造形態においては、ミラー層６の側面１６が半導体積層体２の側面２６から隔てられ、これは有利である。半導体積層体２の側面２６とミラー層６の側面１６との間の距離は、好ましくは０．５μｍ〜５μｍの範囲内、特に好ましくは約３μｍである。このようにすることで、ミラー層６が特に効果的に保護される。特に、原子層成長法によって透明な封止層１３を形成することにより、半導体積層体２とミラー層６との間の空間を満たすように、透明な封止層１３を堆積させることが可能である。
透明な封止層１３は、側面２６と、放射出口面としての役割を果たす半導体積層体２の第２の主面１２も覆っていることが有利である。したがって、半導体積層体２は、透明な封止層１３によって完全に覆われていることが有利である。半導体積層体２の表面に存在し得る微細な割れを、透明な封止層１３によって閉じることができ、これは有利である。したがって、半導体積層体２を完全に封止することは、半導体チップの長期的な安定性にとって有利である。
半導体積層体２はメサ構造を有し、第１の電気接触層７および第２の電気接触層８が、メサ構造に並んで横方向に延在している。透明な封止層１３は、メサ構造に並んで開口部を有し、開口部には接続コンタクト１４が配置されており、この接続コンタクトは第１の電気接触層に結合されている。接続コンタクト１４は、特に、ボンディングワイヤを接続する目的で設けられるボンディングパッドとすることができる。
接続コンタクト１４は、半導体チップ１の中央部より外側に、特に、半導体チップ１の隅部の領域に配置されていることが好ましい。
半導体チップ１を上から見たとき、メサとして構造化された半導体積層体２に並んで透明な封止層１３を通して見えるのは本質的には第２の電気接触層８のみであることが有利であり、この第２の電気接触層は、高い反射率の金属（例えばＡｇまたはＡｌなど）を含んでいることが有利である。第１の電気接触層７（より反射率の低い材料（例えば白金など）を含んでいることができる）の領域は、接続コンタクト１４の周囲の小さい領域においてのみ見える。
第２の電気接触層８には、例えば半導体チップ１の裏面を介して、具体的には、導電性のキャリア基板１０およびはんだ層２１を介して、外部から電気的に接続することができる。はんだ層２１と第２の電気接触層８との間に障壁層２２を配置することができ、この障壁層は、特に、はんだ層２１の構成成分が第２の電気接触層８に拡散する、またはこの逆方向に拡散することを防止する。
図２Ａ〜図２Ｏには、本オプトエレクトロニクス半導体チップを製造する方法の例示的な一実施形態が記載されている。本オプトエレクトロニクス半導体チップの個々の要素部分の上述した有利な構造形態は、以下に説明する方法にも同じようにあてはまり、逆も同様である。
図２Ａに示した本方法の中間ステップにおいては、第１の半導体領域３と、活性ゾーン４と、第２の半導体領域５とを備えた半導体積層体２が、成長基板２４の上に成長している。この成長は、エピタキシャルに、特に、ＭＯＶＰＥによって行われることが好ましい。半導体積層体２は、例えば窒化物化合物半導体材料を含んでいることができ、成長基板２４はサファイア基板とすることができる。第１の半導体領域３は好ましくはｐ型半導体領域であり、第２の半導体領域５は好ましくはｎ型半導体領域である。
図２Ｂに示した方法ステップにおいては、第２の半導体領域５に酸化物層２５（例えばシリコン酸化物層）が形成されている。酸化物層２５は、次のフォトリソグラフィ工程およびエッチング工程時に第１の半導体領域３を保護する役割を果たす。
図２Ｃに示した中間ステップにおいては、例えばフォトリソグラフィによって酸化物層がパターニングされている。さらに、ミラー層６および第１の電気接触層７が形成され、依然として酸化物層２５によって覆われている領域からリフトオフ技術によって除去されている。したがって、ミラー層６および第１の電気接触層は同じ方法ステップにおいてパターニングされ、これは有利である。ミラー層６は、特に、銀、アルミニウム、または銀もしくはアルミニウムを有する金属合金を含んでいる。第１の電気接触層７は、ミラー層６の表面を覆っており、このようにすることで、第一に、第１の半導体領域３との電気的接続を形成し、第二に、ミラー層６の材料を封止する役割を果たす。第１の電気接触層７は、特に、金、チタン、クロム、白金、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることができる。第１の電気接触層７が複数の副層を備えていることも可能である。一例として、第１の電気接触層７は、積層体Ｔｉ／Ｐｔ／Ａｕ／Ｃｒを備えていることができる。
図２Ｄに示した方法ステップにおいては、前に形成した酸化物層が、例えば、緩衝フッ酸（ＢＯＥ：緩衝酸化物エッチング溶液）によるエッチングによって、再び除去されている。
図２Ｅに示した中間ステップにおいては、ｐ型ドープ半導体領域３が、ミラー層６および第１の電気接触層７によって覆われている半導体積層体２の領域の外側、これらの領域の間に配置されている領域２０において不動態化されている。不動態化領域２０は、例えば、ｐ型ドープ半導体材料３をアルゴンイオンによってイオンボンバード処理することによって形成することができる。不動態化領域２０は、活性層４まで達していることが好ましく、したがって、電気的絶縁性の不動態化領域２０によってｐｎ接合部が分断されている。あるいは、領域２０を不動態化する代わりに、スパッタリングによって領域２０を除去することも可能である。
図２Ｆに示した中間ステップにおいては、このようにして形成された構造に電気的絶縁層９が形成されている。電気的絶縁層９は、特に、シリコン酸化物層またはシリコン窒化物層とすることができる。
図２Ｇに示した中間ステップにおいては、電気的絶縁層９および半導体積層体２に穿孔部１８が形成されている。穿孔部１８は、例えばフォトリソグラフィおよび反応性イオンエッチングによって形成される。穿孔部１８は、第１の半導体領域３および活性層４の不動態化領域２０を貫いて第２の半導体領域５の中まで達している。
図２Ｈに示した中間ステップにおいては、前までのステップで形成した層構造全体が第２の電気接触層８によって覆われている。第２の電気接触層８は、銀、アルミニウム、または銀もしくはアルミニウムを有する合金を含んでいることが好ましい。第２の電気接触層８は、第２の半導体領域５（特に、ｎ型半導体領域とすることができる）との電気的接触を形成する役割を果たす。第２の電気接触層８は、穿孔部１８の中を通って第２の半導体領域５まで達している。
図２Ｉに示した中間ステップにおいては、半導体チップが、成長基板２４とは反対側の面において、はんだ層２１によってキャリア基板１０に結合されている。第２の電気接触層８（好ましくは銀またはアルミニウムを含んでいる）を、はんだ層２１の構成成分の拡散に対して保護する目的で、半導体チップにキャリア基板１０を結合する前に、第２の電気接触層８に障壁層２２が形成されることが好ましい。はんだ層２１は、特に、ＡｕＳｎを含んでいることができる。障壁層２２は、例えばＴｉＷＮを含んでいることができる。
キャリア基板１０は、導電性の基板（例えばシリコンまたはゲルマニウムからなるドープされた半導体ウェハ）であることが好ましい。これに代えて、キャリア基板１０は、電着された金属層によって形成することもできる。
図２Ｊに示した中間ステップにおいては、半導体チップから成長基板２４が剥離されている。半導体チップは、前までの図と比較して１８０゜回転した状態で示してあり、なぜならこの時点では、元の成長基板とは反対側に位置しているキャリア基板１０が、半導体チップの唯一のキャリアとして機能しているためである。成長基板（特にサファイア基板）は、例えばレーザリフトオフ工程によって半導体積層体２から剥離することができる。
図２Ｋに示した中間ステップにおいては、成長基板２４が剥離された半導体積層体２の主面１２に、例えばＫＯＨを使用するエッチングによって取り出し構造２３が設けられている。半導体積層体２の第２の主面１２は、完成したオプトエレクトロニクス半導体チップにおいて放射取り出し面としての役割を果たすため、この処理は有利である。
図２Ｌに示した中間ステップにおいては、半導体積層体２にメサ構造が設けられている。これを目的として、所望の形状および大きさを有する半導体積層体２を形成するため、半導体チップの縁部領域において半導体積層体２が完全に除去されている。この構造化はフォトリソグラフィによって行われることが好ましく、この場合、例えばエッチング液としてＨ３ＰＯ４を使用することができ、マスクとしてＳｉＯ２を使用することができる。特に、ミラー層６の一部および電気的絶縁層９の一部が半導体積層体２に並んで露出するように、半導体積層体２が除去されている。メサ構造が設けられた半導体積層体２は、斜めの側面２６を有することができる。第１の電気接触層７および第２の電気接触層８は、メサ構造に並んで横方向に位置している半導体チップの領域内に延在している。
図２Ｍに示した方法ステップにおいては、ミラー層６を選択的にエッチングするのに適するエッチング液を使用して、ミラー層６の一部が除去されている。この場合、半導体積層体２および電気的絶縁層９がエッチングマスクとして機能する。このエッチング工程時、半導体積層体の下の層が部分的に除去されて、結果として半導体積層体２と第１の電気接触層７との間に空間が形成されることが有利である。したがって、ミラー層６の横方向範囲は、隣接する半導体積層体２の横方向範囲よりも小さい。特に、ミラー層６の側面１６は、半導体積層体２の側面２６から隔てられている。この距離は、０．５μｍ〜５μｍの範囲内であることが好ましい。
図２Ｎに示した中間ステップにおいては、電気的絶縁層９のうち第１の電気接触層７によって覆われていない領域が除去されている。このステップは、例えば、緩衝フッ酸によるエッチングによって行うことができる。このようにして達成されることとして、特に、電気的絶縁層９がもはや半導体チップの側面１５まで延在していない。前のステップまで電気的絶縁層９によって覆われていた第１の電気接触層７の側面１７が、このエッチング工程によって露出する。さらに、第１の電気接触層７の下に、電気的絶縁層９の露出した側面１９が形成される。この場合、第１の電気接触層７の下の層が部分的に除去されることが好ましく、結果として電気的絶縁層９の側面１９が、第１の電気接触層７の側面１７から横方向に隔てられる。
図２Ｏに示した中間ステップにおいては、このようにして形成された層構造に、電気的絶縁性の透明な封止層１３が形成されている。透明な封止層１３は、Ａｌ２Ｏ３またはＳｉＯ２を含んでいる、またはこれらの材料からなることが好ましい。透明な封止層１３は、少なくとも部分的に、原子層成長法（ＡＬＤ）によって形成されることが好ましい。これに代えて、透明な封止層１３を、少なくとも部分的に、スピンオンガラスとして堆積することができる。層を堆積させるためのこれらの方法では、特に純粋かつ不透水性の層を堆積させることができ、これは有利である。さらには、これらの方法の利点として、比較的小さい空間に層を堆積させることも可能である。特に、透明な封止層１３は、ミラー層６の側面１６に隣接する空間と、電気的絶縁層９の側面１９に隣接する空間とを完全に満たすように堆積される。
この層構造に形成されている空洞を満たす目的で、最初に、透明な封止層１３の第１の副層を、原子層成長法によって、またはスピンオンガラスとして、形成することが可能である。次いで、このようにして形成される第１の副層を、例えばＣＶＤによって形成される第２の副層によって補強することができる。透明な封止層１３は、半導体積層体２を完全に（すなわち、側面２６と、放射出口面としての役割を果たす第２の主面１２の両方を）覆うことが有利である。半導体積層体２の表面に存在し得る微細な割れを透明な封止層１３によって閉じることができ、これにより腐食または水分の浸入の危険性が減少することが判明した。
図１に示したオプトエレクトロニクス半導体チップ１を完成させる目的で、次いで、メサとして構造化されている半導体積層体２に並んで、透明な封止層１３に開口部を形成し、この開口部においては第１の電気接触層７が露出している。開口部は、例えばフォトリソグラフィおよび反応性イオンエッチングによって形成される。この開口部に接続コンタクト１４を形成する。接続コンタクト１４は、例えば、金もしくは白金またはその両方を含んでいることができる。接続コンタクト１４は、特に、ボンディングワイヤを接続する目的で設けられるボンディングパッドとすることができる。接続コンタクト１４は、半導体チップ１の中央部より外側、特に、半導体チップ１の隅部の領域に配置されることが好ましい。半導体チップ１のさらなる電気的接続部を、好ましくは導電性のキャリア基板１０の裏面に形成することができ、このようにして第２の電気接触層８を電気的に接続する。
このようにして、図１に示したオプトエレクトロニクス半導体チップ１の例示的な実施形態が作製された。本製造方法の特徴として、特に、必要なフォトリソグラフィステップがわずか４回であり、したがって半導体チップの複雑な封止が行われるにもかかわらず製造コストが比較的低い。
ここまで、本発明について例示的な実施形態を参照しながら説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
関連出願
本特許出願は、独国特許出願第１０２０１１０１６３０２．６号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
本特許出願は、独国特許出願第１０２０１１０１６３０２．６号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
Claims (14)
- オプトエレクトロニクス半導体チップ（１）であって、
− 第１の導電型の第１の半導体領域（３）と、第２の導電型の第２の半導体領域（５）と、前記第１の半導体領域（３）と前記第２の半導体領域（５）との間に配置されている活性ゾーン（４）と、を有する半導体積層体（２）と、
− 前記半導体積層体（２）が、キャリア基板（１０）の側の第１の主面（１１）と反対側の第２の主面（１２）とを有するように配置された、キャリア基板（１０）と、
− 第１の電気接触層（７）、第２の電気接触層（８）および電気的絶縁層（９）を有する積層体であり、前記第１の電気接触層（７）および前記第２の電気接触層（８）が、前記キャリア基板（１０）と前記半導体積層体（２）の前記第１の主面（１１）との間の少なくとも一部の領域に配置されており、前記第２の電気接触層（８）が、前記第１の半導体領域（３）および前記活性ゾーン（４）における穿孔部（１８）の中を通って前記第２の半導体領域（５）に達しており、前記電気的絶縁層（９）が、前記第１の電気接触層（７）と前記第２の電気接触層（８）を互いに電気的に絶縁している、前記積層体と、
− 前記半導体積層体（２）と前記積層体との間に配置されている、ミラー層（６）と、
− 前記半導体積層体（２）の側面（２６）と、前記ミラー層（６）の側面（１６）と、前記半導体チップ（１）の側面（１５）の側の前記電気的絶縁層（９）の側面（１９）とを覆っている、透明な封止層（１３）と、
を備えており、
前記ミラー層（６）の側面がすべて前記透明な封止層（１３）によって囲まれており、
前記半導体積層体（２）が前記透明な封止層（１３）によって完全に覆われている、
オプトエレクトロニクス半導体チップ（１）。 - 前記電気的絶縁層（９）が前記オプトエレクトロニクス半導体チップ（１）の周囲の媒体にまったく隣接していない、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 前記透明な封止層（１３）が、アルミニウム酸化物またはシリコン酸化物を含んでいる、またはこれらの材料からなる、
請求項１または請求項２のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記透明な封止層（１３）がＡＬＤ層を備えている、
請求項１から請求項３のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記透明な封止層（１３）がスピンオンガラスを備えている、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記ミラー層（６）が前記半導体積層体（２）よりも小さい横方向範囲を有し、前記透明な封止層（１３）の部分領域が前記半導体積層体（２）の下に延在している、
請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記第２の主面（１２）が前記透明な封止層（１３）によって覆われている、
請求項１から請求項６のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記半導体積層体（２）がメサ構造を有し、前記第１の電気接触層（７）および前記第２の電気接触層（８）が、前記メサ構造に並んで横方向に配置されている領域内に延在している、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記透明な封止層（１３）が、前記メサ構造に並んで開口部を有し、前記開口部に、前記第１の電気接触層（７）のための接続コンタクト（１４）が配置されている、
請求項８に記載のオプトエレクトロニクス半導体チップ。 - 前記接続コンタクト（１４）が前記半導体チップ（１）の中央部より外側に配置されている、
請求項９に記載のオプトエレクトロニクス半導体チップ。 - 前記第１の電気接触層（７）が、金、チタン、クロム、白金、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、
請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記ミラー層（６）が、銀、アルミニウム、または銀合金もしくはアルミニウム合金を含んでいる、
請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記第２の電気接触層（８）が、銀、アルミニウム、または銀合金もしくはアルミニウム合金を含んでいる、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記電気的絶縁層（９）が、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはアルミニウム酸化物を含んでいる、
請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス半導体チップ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011016302.6 | 2011-04-07 | ||
| DE102011016302A DE102011016302A1 (de) | 2011-04-07 | 2011-04-07 | Optoelektronischer Halbleiterchip |
| PCT/EP2012/054601 WO2012136460A1 (de) | 2011-04-07 | 2012-03-15 | Optoelektronischer halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014513420A JP2014513420A (ja) | 2014-05-29 |
| JP5883118B2 true JP5883118B2 (ja) | 2016-03-09 |
Family
ID=45833427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014503053A Active JP5883118B2 (ja) | 2011-04-07 | 2012-03-15 | オプトエレクトロニクス半導体チップ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9741912B2 (ja) |
| EP (1) | EP2695207B1 (ja) |
| JP (1) | JP5883118B2 (ja) |
| KR (1) | KR101842741B1 (ja) |
| CN (1) | CN103477452B (ja) |
| DE (1) | DE102011016302A1 (ja) |
| TW (1) | TWI499090B (ja) |
| WO (1) | WO2012136460A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011015821B4 (de) * | 2011-04-01 | 2023-04-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| JP6135213B2 (ja) * | 2012-04-18 | 2017-05-31 | 日亜化学工業株式会社 | 半導体発光素子 |
| DE102012110775A1 (de) * | 2012-11-09 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| EP2755245A3 (en) * | 2013-01-14 | 2016-05-04 | LG Innotek Co., Ltd. | Light emitting device |
| KR102065398B1 (ko) * | 2013-02-27 | 2020-01-13 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| KR102008313B1 (ko) * | 2013-02-14 | 2019-08-07 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| KR102065437B1 (ko) * | 2013-02-27 | 2020-01-13 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| KR102008328B1 (ko) * | 2013-02-15 | 2019-08-07 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| DE102013100818B4 (de) * | 2013-01-28 | 2023-07-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102013103079A1 (de) * | 2013-03-26 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| KR102053408B1 (ko) * | 2013-07-11 | 2019-12-06 | 엘지이노텍 주식회사 | 발광 소자 |
| DE102013107531A1 (de) * | 2013-07-16 | 2015-01-22 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102014101896A1 (de) * | 2014-02-14 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil |
| JP6185415B2 (ja) * | 2014-03-27 | 2017-08-23 | 株式会社東芝 | 半導体発光装置 |
| DE102014107123A1 (de) * | 2014-05-20 | 2015-11-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip |
| US10797188B2 (en) * | 2014-05-24 | 2020-10-06 | Hiphoton Co., Ltd | Optical semiconductor structure for emitting light through aperture |
| DE102014108373A1 (de) * | 2014-06-13 | 2015-12-17 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102014111482A1 (de) * | 2014-08-12 | 2016-02-18 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| JP6912738B2 (ja) * | 2014-12-26 | 2021-08-04 | 日亜化学工業株式会社 | 発光装置 |
| CN104674162B (zh) | 2015-01-29 | 2018-06-12 | 京东方科技集团股份有限公司 | 一种掩膜板、oled器件封装方法及oled器件 |
| KR102350784B1 (ko) * | 2015-04-07 | 2022-01-13 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 자외선 발광소자 및 조명시스템 |
| DE102015114590B4 (de) | 2015-09-01 | 2020-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauteils |
| KR102460072B1 (ko) | 2015-09-10 | 2022-10-31 | 삼성전자주식회사 | 반도체 발광 소자 |
| DE102015116495A1 (de) * | 2015-09-29 | 2017-03-30 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips |
| DE102015118041A1 (de) | 2015-10-22 | 2017-04-27 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| DE102016106831A1 (de) * | 2016-04-13 | 2017-10-19 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102016106928A1 (de) * | 2016-04-14 | 2017-10-19 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| JP6645486B2 (ja) * | 2017-02-13 | 2020-02-14 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| US11177417B2 (en) * | 2017-02-13 | 2021-11-16 | Nichia Corporation | Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same |
| KR102413330B1 (ko) * | 2017-09-12 | 2022-06-27 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
| DE102018119688A1 (de) * | 2018-08-14 | 2020-02-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| FR3090200B1 (fr) * | 2018-12-13 | 2021-01-15 | Commissariat Energie Atomique | Procede de realisation d’un dispositif a diodes photo-emettrices et/ou photo-receptrices et a grille de collimation auto-alignee |
| JP7312056B2 (ja) * | 2019-01-07 | 2023-07-20 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| JP7307385B2 (ja) * | 2019-07-17 | 2023-07-12 | 日亜化学工業株式会社 | 発光装置 |
| DE102020104372A1 (de) * | 2020-01-15 | 2021-07-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744196B1 (en) | 2002-12-11 | 2004-06-01 | Oriol, Inc. | Thin film LED |
| US20070295968A1 (en) * | 2006-06-27 | 2007-12-27 | Kheng Leng Tan | Electroluminescent device with high refractive index and UV-resistant encapsulant |
| GB2447091B8 (en) | 2007-03-02 | 2010-01-13 | Photonstar Led Ltd | Vertical light emitting diodes |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| JP2009076896A (ja) | 2007-08-31 | 2009-04-09 | Panasonic Corp | 半導体発光素子 |
| WO2009061704A2 (en) * | 2007-11-06 | 2009-05-14 | Hcf Partners, L.P. | Atomic layer deposition encapsulation |
| US9634191B2 (en) | 2007-11-14 | 2017-04-25 | Cree, Inc. | Wire bond free wafer level LED |
| DE102008011848A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102008032318A1 (de) | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen |
| DE102008022942A1 (de) | 2008-05-09 | 2009-11-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| DE102008030584A1 (de) * | 2008-06-27 | 2009-12-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement |
| DE102009022966A1 (de) | 2009-05-28 | 2010-12-02 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips |
| DE102009033686A1 (de) | 2009-07-17 | 2011-01-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils |
| KR100986570B1 (ko) | 2009-08-31 | 2010-10-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5304563B2 (ja) * | 2009-09-15 | 2013-10-02 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| KR101106151B1 (ko) | 2009-12-31 | 2012-01-20 | 서울옵토디바이스주식회사 | 발광 소자 및 그것을 제조하는 방법 |
| KR100986560B1 (ko) * | 2010-02-11 | 2010-10-07 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| WO2011145794A1 (ko) | 2010-05-18 | 2011-11-24 | 서울반도체 주식회사 | 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법 |
| DE102010024079A1 (de) * | 2010-06-17 | 2011-12-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102010044986A1 (de) | 2010-09-10 | 2012-03-15 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| EP2442374B1 (en) * | 2010-10-12 | 2016-09-21 | LG Innotek Co., Ltd. | Light emitting device |
| KR101868537B1 (ko) * | 2011-11-07 | 2018-06-19 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광 소자 패키지 |
| US9196807B2 (en) * | 2012-10-24 | 2015-11-24 | Nichia Corporation | Light emitting element |
| US9190270B2 (en) * | 2013-06-04 | 2015-11-17 | Samsung Electronics Co., Ltd. | Low-defect semiconductor device and method of manufacturing the same |
-
2011
- 2011-04-07 DE DE102011016302A patent/DE102011016302A1/de active Pending
-
2012
- 2012-03-15 JP JP2014503053A patent/JP5883118B2/ja active Active
- 2012-03-15 CN CN201280017284.4A patent/CN103477452B/zh active Active
- 2012-03-15 KR KR1020137029456A patent/KR101842741B1/ko active IP Right Grant
- 2012-03-15 US US14/007,053 patent/US9741912B2/en active Active
- 2012-03-15 WO PCT/EP2012/054601 patent/WO2012136460A1/de active Application Filing
- 2012-03-15 EP EP12708853.2A patent/EP2695207B1/de active Active
- 2012-03-23 TW TW101109987A patent/TWI499090B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014513420A (ja) | 2014-05-29 |
| DE102011016302A1 (de) | 2012-10-11 |
| EP2695207A1 (de) | 2014-02-12 |
| WO2012136460A1 (de) | 2012-10-11 |
| TWI499090B (zh) | 2015-09-01 |
| CN103477452A (zh) | 2013-12-25 |
| US9741912B2 (en) | 2017-08-22 |
| TW201244176A (en) | 2012-11-01 |
| KR20140021652A (ko) | 2014-02-20 |
| EP2695207B1 (de) | 2019-08-07 |
| KR101842741B1 (ko) | 2018-03-27 |
| US20140061702A1 (en) | 2014-03-06 |
| CN103477452B (zh) | 2016-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5883118B2 (ja) | オプトエレクトロニクス半導体チップ | |
| US10396249B2 (en) | Semiconductor light emitting element and method of manufacturing the same | |
| US9112115B2 (en) | Nitride semiconductor ultraviolet light-emitting element | |
| JP5759004B2 (ja) | オプトエレクトロニクス半導体チップ | |
| JP5686900B2 (ja) | 発光ダイオードチップおよびその製造方法 | |
| JP6139687B2 (ja) | 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ | |
| EP2601692B1 (en) | Light-emitting diode chip | |
| JP2012504875A (ja) | オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子 | |
| KR102268352B1 (ko) | 광전 반도체 칩 | |
| US10573787B2 (en) | Light-emitting semiconductor chip and method for producing a light-emitting semiconductor chip | |
| US20170236980A1 (en) | Optoelectronic Semiconductor Chip and Method for Producing the Same | |
| JP2003197965A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151211 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5883118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |