JP6139687B2 - 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ - Google Patents
互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ Download PDFInfo
- Publication number
- JP6139687B2 JP6139687B2 JP2015532408A JP2015532408A JP6139687B2 JP 6139687 B2 JP6139687 B2 JP 6139687B2 JP 2015532408 A JP2015532408 A JP 2015532408A JP 2015532408 A JP2015532408 A JP 2015532408A JP 6139687 B2 JP6139687 B2 JP 6139687B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- layer
- sealing layer
- optoelectronic semiconductor
- mirror layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 203
- 230000005693 optoelectronics Effects 0.000 title claims description 78
- 238000007789 sealing Methods 0.000 claims description 113
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 230000005855 radiation Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 description 14
- 229910052709 silver Inorganic materials 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 238000010521 absorption reaction Methods 0.000 description 10
- 238000005538 encapsulation Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Description
本発明は、互いに並んで配置されておりかつ特に直列に接続することのできる複数の活性領域を有するオプトエレクトロニクス半導体チップに関する。
特に、本出願は、いわゆる薄膜発光ダイオードチップに関し、薄膜発光ダイオードチップでは、半導体積層体の元の成長基板が剥離されており、代わりに半導体積層体は、元の成長基板とは反対側において、成長基板とは異なるキャリア基板に結合されている。このような薄膜発光ダイオードチップの場合、キャリア基板の方向に放出される放射が放射出口面の方に方向転換され、これにより放射効率が高まることを目的として、キャリア基板の側の半導体積層体の面にミラー層が設けられているならば有利である。
可視スペクトル領域の場合、ミラー層の材料としては特に銀が適しており、なぜなら銀は高い反射率を特徴としているためであるが、その一方で、銀は腐食の影響を受けやすい。
特許文献１には、互いに並んで配置されている複数の活性領域を半導体層が有する薄膜発光ダイオードチップが記載されている。互いに並んで配置されている複数の活性領域は、特に、直列に接続されている。複数の活性領域は、半導体積層体における溝によって互いに隔てられている。半導体積層体の複数の活性領域が、活性領域の間の溝によって互いに隔てられている場合、その影響として、キャリア基板と半導体積層体との間に配置されているミラー層の側端面が溝において露出する。この場合、周囲の空気や湿気と接触する結果としてのミラー層の腐食を回避する目的で、ミラー層の露出した領域に封止層を設けることが有利である。
それぞれが共通のキャリア基板上の複数の活性領域を有する、複数のこのようなオプトエレクトロニクス半導体部品を製造することが可能であり、キャリア基板を活性領域の間の溝に沿って分離する。ミラー層を保護するために事前に形成される誘電体封止層（dielectric encapsulation layer）が、半導体積層体の活性領域の間の溝に沿ってキャリア基板を分離する工程時に損傷しうることが判明した。この影響として、個片化工程の後、それぞれの半導体チップの外面に面するミラー層の側端面が腐食に対して最適に保護されない。
したがって、本発明の１つの目的は、半導体チップの外面に面するミラー層の側端面が腐食に対してより良好に保護される、複数の活性領域を有する改善されたオプトエレクトロニクス半導体チップであって、半導体チップの効率の低下ができる限り小さい、オプトエレクトロニクス半導体チップ、を開示することである。
この目的は、独立請求項１によるオプトエレクトロニクス半導体チップによって達成される。従属請求項は、本発明の有利な構造形態および発展形態に関する。
少なくとも一構造形態によると、本オプトエレクトロニクス半導体チップは、放射を放出するのに適している活性ゾーンを含んだ半導体積層体を備えている。本オプトエレクトロニクス半導体チップは、特に、発光ダイオードチップとすることができる。
さらに、本オプトエレクトロニクス半導体チップは、キャリア基板を備えている。本オプトエレクトロニクス半導体チップは、いわゆる薄膜発光ダイオードチップであることが好ましく、半導体積層体から元の成長基板が剥離されており、元の成長基板とは反対側において半導体積層体がキャリア基板に結合されている。
キャリア基板と半導体積層体との間にミラー層が配置されていることが有利であり、このミラー層は、銀を含んでいる、または銀からなることが好ましい。銀は、可視スペクトル領域における高い反射率を特徴とする。さらに、ミラー層は、半導体積層体との電気接触部を形成していることが有利である。この目的のため、銀の高い導電率は有利である。
一構造形態によると、本オプトエレクトロニクス半導体チップにおける半導体積層体は複数の活性領域に分割されており、これら複数の活性領域は、互いに並んで配置されており、好ましくは直列に接続されている。複数の活性領域は、例えば電気接触層によって直列に接続されており、電気接触層は、少なくとも一部分がキャリア基板とミラー層との間に配置されていることが好ましい。
本オプトエレクトロニクス半導体チップにおいては、互いに並んで配置されている複数の活性領域それぞれは、半導体積層体における溝によって互いに隔てられていることが有利である。溝それぞれは、複数の活性領域の間で半導体積層体およびミラー層を分断している。したがって、半導体チップの各活性領域にミラー層の領域が割り当てられている。
本オプトエレクトロニクス半導体チップは１本または複数の溝によって複数の活性領域に分割されているため、ミラー層は、溝に面する側面と、半導体チップの外面に面する側面とを有する。
本オプトエレクトロニクス半導体チップにおいては、半導体チップの外面に面するミラー層の側面は、金属封止層（metallic encapsulation layer）を有することが有利である。金属封止層は、金属または金属合金から構成されている１層または複数の層を備えている。半導体チップの外面に面するミラー層の側面の金属封止層の利点として、金属封止層は、誘電体封止層と比べて比較的高い機械的耐久性を有する。このことは特に、複数のオプトエレクトロニクス半導体チップが共通のキャリア基板上に製造された後に、例えばソーイングやレーザビーム切断などの個片化工程によって複数のオプトエレクトロニクス半導体チップが分割されて個々のオプトエレクトロニクス半導体チップが形成される場合に、有利である。このような個片化工程においては、例えばソーイングやレーザビーム切断によってキャリア基板に分離溝が形成され、これらの分離溝は、個片化後に半導体チップの外面を形成する。
ミラー層に対して誘電体封止層が使用されている場合、分離溝の形成時に、ミラー層の側面に形成されている封止層に損傷が発生しうることが判明した。このような場合、ミラー層は、例えば湿気の浸入や酸化などの外部の影響に対してもはや十分に保護されない。これによりミラー層の劣化につながりうるが、本明細書に記載されているオプトエレクトロニクス半導体チップの場合、半導体チップの外面に面するミラー層の側面に金属封止層を使用することにより、このような状況が回避され、これは有利である。
さらに、本オプトエレクトロニクス半導体チップにおいては、溝に面するミラー層の側面の少なくとも一部分は誘電体封止層を有することが有利である。言い換えれば、半導体チップの外面ではなく、複数の活性領域の間の溝に面するミラー層の側面の少なくとも一部には、誘電体封止層が設けられている。誘電体封止層は透明であることが有利である。この構造の基礎をなす洞察として、ミラー層の側面のうち、オプトエレクトロニクス半導体チップの内部に配置されており、複数の活性領域の間の溝に面する側面は、個片化工程時に使用される分離方法によって実質的に損傷を受けない。溝に面するミラー層の側面の少なくとも一部分が誘電体封止層を有するため、ミラー層のすべての側面に金属封止層を使用する場合と比較して、放出される電磁放射の吸収が減少し、このようにすることでオプトエレクトロニクス半導体チップの放射効率が高まり、これは有利である。
本オプトエレクトロニクス半導体チップの有利な一構造形態においては、溝に面するミラー層の側面すべてが誘電体封止層を有する。この構造形態においては、半導体チップの外面に面するミラー層の側面のみに、金属封止層が設けられている一方で、ミラー層の残りの側面（それぞれ複数の活性領域の間に配置されている溝に面する）は、誘電体封止層を有する。このようにすることで、第一に、半導体チップの外面に面するミラー層の側面が、特に個片化工程時において、金属封止層によって機械的損傷から保護される。第二に、ミラー層の他のすべての側面において、有利に透明な誘電体封止層を使用することによって、放射の吸収が減少し、このようにして放射効率が高まる。
本オプトエレクトロニクス半導体チップの一構造形態においては、活性領域は、少なくとも１つの内側活性領域と、外側活性領域とを備えており、内側活性領域においては、ミラー層の側面すべてがそれぞれ溝に面しており、外側活性領域においては、ミラー層の少なくとも１つの側面が半導体チップの外面に面している。複数の活性領域は、例えば、複数の行および列から構成される行列を形成することができる。
本オプトエレクトロニクス半導体チップが、例えば、３×３の行列状に配置された９個の活性領域を備えている場合、中央に配置されている内側活性領域においては、ミラー層のすべての側面それぞれが溝に面している。残りの外側活性領域それぞれにおいては、ミラー層の少なくとも１つの側面が、オプトエレクトロニクス半導体チップの外面に面している。
本オプトエレクトロニクス半導体チップが、例えば、４×４の行列状に配置された１６個の活性領域を備えている場合、中央の４個の内側活性領域においては、ミラー層のすべての側面それぞれが溝に面している。残りの外側活性領域それぞれにおいては、ミラー層の少なくとも１つの側面が、オプトエレクトロニクス半導体チップの外面に面している。
本オプトエレクトロニクス半導体チップの一構造形態においては、外側活性領域におけるミラー層の側面のうち、溝に面しており、一方の側において半導体チップの外面に隣接している側面は、外面に隣接する外側領域における金属封止層と、外面とは反対側の内側領域における誘電体封止層を有する。この構造形態においては、半導体チップの外面に面するミラー層の側面が金属封止層を有するのみならず、一方の側において半導体チップの外面に隣接する側面の（外面に隣接する）外側領域も金属封止層を有する。これにより、個片化工程時に、ミラー層の後者の側面の（半導体チップの外面に隣接する）外側領域が損傷する危険性が減少し、これは有利である。
金属封止層は、半導体チップの外面から少なくとも５μｍだけ半導体チップの内側領域内に延在していることが有利である。このようにすることで、外側領域において、改善された機械的安定性が得られる。しかしながら、吸収によって放射効率が大幅に低下しないように、金属封止層は１０μｍ以上にわたり半導体チップの中に延在しないことが有利である。したがって、金属封止層を有する外側領域は、５μｍ〜１０μｍの範囲内の幅を有する。
ミラー層の側面の（半導体チップの外面に隣接する）領域に金属封止層が設けられており、この側面がさらに誘電体封止層を有することにより、外面に隣接する外側領域が機械的損傷に対して良好に保護されると同時に、内側領域における放射吸収が減少する。
さらなる構造形態においては、外側活性領域において、溝に面しておりかつ一方の側において半導体チップの外面に隣接しているミラー層の側面すべてが、金属封止層を有する。この構造形態においては、前に説明した構造形態とは異なり、一方の側において半導体チップの外面に隣接するミラー層の側面が、部分的に金属封止層、部分的に誘電体封止層を有するのではなく、側面の幅全体にわたり金属封止層が設けられている。このようにすることで、機械的損傷に対する保護がさらに改善されるが、その代償として、前に説明した構造形態と比較して放射の吸収が少なくともわずかに増大する。
さらなる構造形態においては、外側活性領域において、ミラー層の側面すべてが金属封止層を有する。この構造形態においては、少なくとも１つの内側活性領域の、溝に面する側面のみに、誘電体封止層が設けられている。このようにすることで、外側活性領域におけるミラー層の側面が機械的損傷に対して最大限に保護されるが、放射の吸収が、前に説明した例示的な実施形態の場合よりもいくらか大きく発生する。
好ましい一構造形態においては、誘電体封止層は、例えばＡｌ２Ｏ３などのアルミニウム酸化物、または例えばＳｉＯ２などのシリコン酸化物を含んでいる、またはこれらの材料からなる。
誘電体封止層は、微細孔（ピンホールと称する）が存在しないように堆積されることが好ましい。特に、封止層は、コンフォーマルに堆積される、すなわち、自身が上に配置される構造を、間に隙間が形成されることなく覆うことが有利である。このことは、気相からのコンフォーマル堆積に適する方法によって達成することができる。
さらなる有利な構造形態においては、誘電体封止層は、スピンオンガラスを備えている。スピンオンガラスは、低い欠陥密度を特徴とし、湿気の浸入に対する良好な保護を提供し、これは有利である。誘電体封止層をスピンオンガラスとして形成することのさらなる利点として、誘電体封止層を小さい空間内に導入することができる。
さらには、特に、複数の異なる誘電体材料を含む、もしくは、異なる製造方法によって作製されている、またはその両方である複数の副層を、誘電体封止層が含んでいることも可能である。例えば、誘電体封止層は、気相からの堆積によって作製される第１の副層と、テトラエチルオルトシリケート（ＴＥＯＳ）の熱分解によって作製される二酸化ケイ素層である第２の副層とを備えていることができる。
金属封止層は、金属または金属合金から構成されている１層または複数の層を備えていることが好ましい。金属封止層は、複数の副層から構成することができ、これらの副層は複数の異なる材料を含んでいることができる。好ましい一構造形態においては、金属封止層は、白金、チタン、金のうちの少なくとも１種類の金属を含んでいる。一例として、金属封止層は、白金、チタン、および金から構成される３層の副層を備えていることができる。
好ましい一構造形態においては、ミラー層は、半導体積層体よりも小さい横方向範囲を有し、誘電体封止層の部分領域もしくは金属封止層の部分領域またはその両方が半導体積層体の下に延在している。このようにすることで、酸化や湿気の浸入に対するミラー層の特に良好な保護が得られる。半導体積層体は、すべての側面において、ミラー層よりも突き出す突起部を有することが好ましい。ミラー層の側面には、半導体積層体と、キャリア基板に形成されている積層体との間に形成される空間が隣接していることが有利である。この空間は、金属封止層もしくは誘電体封止層またはその両方によって満たされていることが有利である。
さらなる有利な構造形態においては、半導体積層体は、誘電体封止層によって完全に覆われている。この構造形態においては、誘電体封止層は、ミラー層の側面の部分のみならず、特に、半導体積層体の（キャリア基板とは反対側の）主面と、半導体積層体の側面も覆っている。
好ましい一構造形態においては、複数の活性領域は、複数の行および列から構成される行列を形成している。行列は、例えば、２本、好ましくは少なくとも３本、特に好ましくは少なくとも４本の行を有することができる。さらに、行列は、例えば、２本、好ましくは少なくとも３本、特に好ましくは少なくとも４本の列を有することができる。
本オプトエレクトロニクス半導体チップにおいては、複数の活性領域が直列に接続されていることが好ましい。この場合、オプトエレクトロニクス半導体チップの動作時にオプトエレクトロニクス半導体チップの両端で降下する電圧は、複数の活性領域の順方向電圧の合計に等しい。したがって、オプトエレクトロニクス半導体チップが多数の活性領域を備えている場合、個々の活性領域を動作させるときに要求される電圧の倍数倍だけ高い電圧でオプトエレクトロニクス半導体チップを動作させることができる。したがって、本オプトエレクトロニクス半導体チップは、いわゆる高電圧チップであることが好ましい。一例として、本オプトエレクトロニクス半導体チップは、少なくとも１０Ｖ、好ましくは少なくとも３０Ｖ、さらには少なくとも６０Ｖの動作電圧を有することができる。
以下では、本発明について、図１〜図４を参照しながら例示的な実施形態に基づいてさらに詳しく説明する。
図面において、同じ要素部分または同じ機能の要素部分には、それぞれ同じ参照数字を付してある。図示した要素部分と、要素部分の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。
図１に断面図として概略的に示したオプトエレクトロニクス半導体チップ１は、半導体積層体２を備えており、半導体積層体２は、溝１３によって、互いに並んで配置されている活性領域１１ａ，１１ｂに分割されている。
半導体積層体２は、第１の導電型の第１の半導体領域３と、第２の導電型の第２の半導体領域５とを有する。第１の半導体領域３がｐ型半導体領域であり、第２の半導体領域５がｎ型半導体領域であることが好ましい。第１の半導体領域３と第２の半導体領域５との間に活性ゾーン４が配置されている。
オプトエレクトロニクス半導体チップ１の活性ゾーン４は、放射を放出するのに適する活性ゾーンである。オプトエレクトロニクス半導体チップ１は、ルミネセンスダイオード、特に、ＬＥＤである。活性ゾーン４は、例えば、ｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造、または多重量子井戸構造として具体化することができる。
半導体チップ１の半導体積層体２は、ＩＩＩ−Ｖ族化合物半導体材料系、特に、ヒ化物化合物半導体材料系、窒化物化合物半導体材料系、またはリン化物化合物半導体材料系であることが好ましい。一例として、半導体積層体２は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰ、またはＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓ（各場合において、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含んでいることができる。この場合、ＩＩＩ−Ｖ族化合物半導体材料は、必ずしも上の化学式の１つに従った数学的に正確な組成を有する必要はない。むしろ、この材料は、１種類または複数種類のドーパントと、材料の物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の本質的な構成成分のみを含んでおり、これらの構成成分は、その一部分を少量のさらなる物質によって置き換えることができる。
半導体チップ１は、結合層２１によってキャリア基板１０に結合されており、結合層２１は、特に、金属または金属合金から構成されるはんだ層とすることができる。
電気的接触を形成するため、半導体チップ１は、第１の電気接触層７および第２の電気接触層８を有する。第１の電気接触層７および第２の電気接触層８のいずれも、少なくとも一部分が、キャリア基板１０の側の半導体積層体２の主面とキャリア基板１０との間に配置されている。第１の電気接触層７と第２の電気接触層８は、電気的絶縁層９によって互いに電気的に絶縁されている。電気的絶縁層９は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはアルミニウム酸化物を含んでいる、あるいはこれらの材料からなることが好ましい。これに代えて、電気的絶縁層９は、別の酸化物または窒化物を含んでいることもできる。
キャリア基板１０とは反対側に位置している半導体積層体２の第２の主面１２は、オプトエレクトロニクス半導体チップ１の放射取出し面１９としての役割を果たし、電気接触層が存在しておらず、これは有利である。放射の取出しを改善する目的で、放射取出し面１９に取出し構造２３または粗面化部を設けることができる。
オプトエレクトロニクス半導体チップ１の放射効率を向上させる目的で、半導体積層体２とキャリア基板１０との間にミラー層６が配置されている。ミラー層６は、キャリア基板１０の側の面において第１の半導体領域３の下流に配置されており、特に、半導体積層体２に隣接していることができる。第１の半導体領域３とミラー層６との間に中間層（例えば薄い接着促進層）を配置することも可能である。ミラー層６は、銀を含んでいる、または銀からなることが好ましい。銀は、可視スペクトル領域における高い反射率と、良好な導電率とを特徴とする。ミラー層６の機能として、第一に、活性ゾーン４によってキャリア基板１０の方向に放出された放射を放射取出し面１９の方に反射する。さらに、ミラー層６は、第１の半導体領域３に電気的に接触する役割も果たす。特に、ミラー層６は、キャリア基板１０の側の面において第１の電気接触層７に隣接しており、したがって第１の電気接触層７に導電接続されている。
第１の電気接触層７は、キャリア基板１０の側のミラー層の界面を覆っていることが好ましい。第１の電気接触層７は、金、チタン、クロム、白金、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることが好ましい。これらの材料は、導電性であることに加え、化学的に不活性であることを特徴とする。このようにすることで、ミラー層６は、第１の電気接触層７によって覆われている領域において腐食に対して保護され、これは有利である。
第２の電気接触層８は、第１の半導体領域３および活性ゾーン４を貫いて延びる孔１８によって、第２の半導体領域５に導電接続されている。孔１８の領域においては、活性ゾーン４、第１の半導体領域３、ミラー層６、および第１の電気接触層７が、例えば電気的絶縁層９によって第２の電気接触層８から絶縁されている。
第２の電気接触層８は、半導体積層体２に直接隣接している領域において、接触層として機能するのみならず、半導体積層体２の第２の主面１２（放射出口面としての役割を果たす）の方に放射を反射する反射層としても機能することが有利である。したがって、第２の電気接触層８は、高い反射率を有する金属または金属合金、特に、銀、アルミニウム、あるいは銀またはアルミニウムを含む合金を含んでいることが有利である。
オプトエレクトロニクス半導体チップ１の活性領域１１ａ，１１ｂは、直列に接続されていることが好ましい。オプトエレクトロニクス半導体チップ１は、例えば第１の接続コンタクト１４ａおよび第２の接続コンタクト１４ｂを備えており、これらのコンタクトそれぞれは、例えば半導体積層体２に並んで配置されているボンディングパッドである。この例示的な実施形態においては、第１の接続コンタクト１４ａは、第２の電気接触層８の部分領域８ａを介して、第１の活性領域１１ａの第２の半導体領域５に接続されている。第２の半導体領域５は、例えば、第１の活性領域１１ａのｎ型半導体領域である。第１の半導体領域３（例えば第１の活性領域１１ａのｐ型半導体領域）は、ミラー層６と、第１の電気接触層７と、第２の電気接触層８の部分領域８ｂとを介して、第２の活性領域１１ｂの第２の半導体領域５に導電接続されている。第２の活性領域１１ｂの第１の半導体領域３は、第１の電気接触層７の領域を介して第２の接続コンタクト１４ｂに導電接続されている。第２の電気接触層８の領域８ａ，８ｂは、電気的絶縁層２２によって、互いに、およびはんだ層２１から、電気的に絶縁されている。一例として、このようにすることで、第１の活性領域１１ａと第２の活性領域１１ｂとが直列に接続されている。
この例示的な実施形態においては、図を簡潔にする目的で、２つの活性領域１１ａ，１１ｂによって形成される直列回路のみを示してある。例示的な実施形態の修正形態においては、多数のさらなる活性領域を、電気接触層７，８を適切に構造化することによって、直列に接続することができる。特に、複数の活性領域１１ａ，１１ｂを、行および列からなる行列状に配置することができる。
活性領域１１ａ，１１ｂの間の溝１３は、活性領域１１ａ，１１ｂの間で半導体積層体２およびミラー層６を分断している。したがって、ミラー層６は、溝１３に面する側面１６を有する。溝１３に面するミラー層６の側面１６には、環境的な影響に対する保護、特に、湿気の浸入および酸化に対する保護のため、誘電体封止層９が設けられている。誘電体封止層９は、アルミニウム酸化物またはシリコン酸化物を含んでいる、またはこれらの材料からなることが好ましい。特に、誘電体封止層９は、ＳｉＯ２層とすることができる。
誘電体封止層９は、２つの機能を有することができ、それと同時に、第１の接触層７と第２の接触層８との間の電気的絶縁層９を形成することができる。さらに、誘電体封止層９は、半導体積層体の側面２０と放射出口面１９も覆っていることが有利である。したがって、半導体積層体２は、誘電体封止層９によって完全に覆われていることが有利である。半導体積層体２の表面に存在しうる微細な割れを誘電体封止層９によって閉じることができ、これは有利である。したがって、半導体積層体２を完全に封止することは、半導体チップ１の長期的な安定性にとって有利である。
誘電体封止層９は、気相からの堆積によって作製される層を備えていることが好ましく、微細孔が存在せず、堆積している構造をコンフォーマルに覆っている。誘電体封止層９をスピンオンガラスとして堆積させることもできる。気相からのコンフォーマルな堆積によって、またはスピンオンガラスとして堆積されるこのような誘電体封止層９は、腐食および湿気の浸入に対する高い耐性を有し、これは有利である。
誘電体封止層９は、複数の副層を備えていることができる。一例として、誘電体封止層９は、気相からの堆積によって作製され、かつミラー層６の側面１６に直接隣接している第１の副層と、この第１の副層の上に配置されている第２の副層とを備えていることができる。この場合、第２の副層は、例えば、異なる材料を含んでいる、もしくは、異なる被覆法によって形成する、またはその両方とすることができる。例えば、少なくとも１層の副層が、テトラエチルオルトシリケート（ＴＥＯＳ）の熱分解によって作製される二酸化ケイ素層を備えていることが可能である。
図１におけるオプトエレクトロニクス半導体チップ１の活性領域１１ａ，１１ｂそれぞれは、片側において半導体チップ１の外面１５に面している。したがって、部分領域１１ａ，１１ｂのミラー層６それぞれは、半導体チップ１の外面１５に面する側面１７を有する。半導体チップ１の外面１５に面するミラー層６の側面１７それぞれは、金属封止層７を有することが有利である。金属封止層７は、金属または金属合金から構成されている少なくとも１層を含んでいる。金属封止層７は、それぞれが金属または金属合金を含む複数の副層から形成することもできる。金属封止層は、白金、チタン、または金のうちの少なくとも１種類の金属を含んでいることが好ましい。特に、金属封止層７は、白金層、金層、およびチタン層を含んだ積層体を備えていることができる。
この例示的な実施形態においては、金属封止層７は、同時に、オプトエレクトロニクス半導体チップ１の第１の電気接触層７としても機能する。金属封止層７は、２つの機能を有し、これは有利である。金属封止層７は、第１の電気接触層７としての特性においては、半導体積層体２とは反対側のミラー層６の面に接触している。半導体チップ１の外面１５に面するミラー層６の側面１７においては、金属封止層７がこの側面１７を覆っており、このようにして、腐食、特に、湿気の浸入や酸化に対して側面１７を保護している。
さらに、金属封止層７の利点として、半導体チップ１の外面１５に面するミラー層６の側面１７を、機械的損傷に対して保護する。このことは、特に、オプトエレクトロニクス半導体チップ１が、ウェハ上の多数のさらなるオプトエレクトロニクス半導体チップと一緒に製造され、例えばソーイングやレーザビーム切断などの個片化工程によってウェハを分離して個々のオプトエレクトロニクス半導体チップ１を形成する場合に、有利である。オプトエレクトロニクス半導体チップ１の外面１５は、特に、例えばレーザビーム切断やソーイングなどの分離工程によって形成される分離面であり得る。半導体チップ１の外面１５においてミラー層６が誘電体封止層によって封止されている場合、封止層の機械的損傷が発生しうることが判明した。封止層のこのような損傷は、半導体チップ１の外面１５に面するミラー層６の側面１７において金属封止層７を使用することによって防止される。
溝１３に面するミラー層６の側面１６は、分離面に面さないため、ミラー層６のこれらの側面１６においては、誘電体封止層９がミラー層６の十分な保護を提供する。溝１３に面するミラー層６の側面１６を覆う誘電体封止層９は、活性ゾーン４によって放出される放射に対して透明であることが有利である。このことの利点として、誘電体封止層９の方向に放出された放射が封止層を貫通することができ、ミラー層６や第２の電気接触層８においてオプトエレクトロニクス半導体チップ１の放射出口面１９の方向に反射される。したがって、溝１３に面するミラー層６の側面１６において透明な誘電体封止層９を使用することによって、オプトエレクトロニクス半導体チップ１の放射効率が高まり、これは有利である。
これに対して、半導体チップの外面１５においては、ミラー層６の側面１７を覆っている金属封止層７において放射が少なくともわずかに吸収されることは、改善される機械的安定性の代償として許容される。活性領域１１ａ，１１ｂの間の少なくとも１本の溝１３に面するミラー層６の側面１６において誘電体封止層９を使用し、外面１５に面するミラー層６の側面１７において金属封止層７を使用することにより、外面１５に面するミラー層６の側面１７という重要な領域において機械的安定性が低下することなく、高い放射効率が得られる。
特に好ましい一構造形態においては、ミラー層６の横方向範囲は半導体積層体２よりも小さく、したがって、半導体積層体２の下に誘電体封止層９や金属封止層７の部分領域が延在している。この構造形態においては、ミラー層６の側面１６，１７が半導体積層体２の側面２０から隔てられ、これは有利である。半導体積層体２の側面２０とミラー層６の側面１６，１７との間の距離は、好ましくは０．５μｍ〜５μｍの範囲内、特に好ましくは約３μｍである。このようにすることで、ミラー層６が特に効果的に保護される。
オプトエレクトロニクス半導体チップ１の場合、複数の活性領域を、複数の行および列から構成される行列状に配置することができる。複数の行および列の活性領域すべてが直列に接続されていることが好ましい。この場合、オプトエレクトロニクス半導体チップの動作電圧は、多数の活性領域の動作電圧の合計に等しい。オプトエレクトロニクス半導体チップの動作電圧は、例えば１０Ｖ以上、３０Ｖ以上、さらには６０Ｖ以上とすることができる。
次の図２、図３、および図４は、オプトエレクトロニクス半導体チップ１の例示的な実施形態を示しており、これらの実施形態においては、オプトエレクトロニクス半導体チップ１それぞれが、４行４列に配置された１６個の活性領域１１，１２を備えている。
図２は、オプトエレクトロニクス半導体チップ１の例示的な一実施形態の平面図を概略的に示している。図を簡潔にする目的で、活性領域１１，１２の輪郭のみを示してある。活性領域１１，１２は、溝１３によって互いに隔てられている。活性領域１１，１２の輪郭は、一部分を黒い実線で、一部分を黒い点線で示してある。黒い実線は、それぞれの活性領域１１，１２のミラー層のその側面に金属封止層７が設けられていることを表している。黒い点線は、活性領域１１，１２のミラー層のその側面に誘電体封止層９が設けられていることを表している。
図２における例示的な実施形態によるオプトエレクトロニクス半導体チップ１は、外側活性領域１１を有し、外側活性領域１１では、少なくとも１つの外側面がオプトエレクトロニクス半導体チップ１の外面に隣接している。活性領域は内側活性領域１２を有し、内側活性領域１２では、すべての側面が溝１３に面している。
外側活性領域１１においては、半導体チップ１の外面に面するミラー層の側面すべてが金属封止層７を有する。溝１３に面するミラー層の側面それぞれは、誘電体封止層９を有する。内側活性領域１２においては、ミラー層の側面すべてが溝１３に面しており、ミラー層の側面すべてに誘電体封止層９が設けられている。
このようにすることで、半導体チップ１の外面に面するミラー層の側面が、金属封止層によって、機械的損傷に対して保護されると同時に、溝１３に面するミラー層の側面における誘電体封止層９により、放射の吸収の減少が得られる。
図３は、図２に示した例示的な実施形態の修正形態を示している。図２における例示的な実施形態の場合と同様に、外側活性領域１１においては、オプトエレクトロニクス半導体チップ１の外面に面するミラー層の側面すべてに金属封止層７が設けられている。内側活性領域１２においては、ミラー層の側面すべてに誘電体封止層９が設けられている。
図２に示した例示的な実施形態とは異なり、溝１３に面する、外側活性領域１１におけるミラー層の側面には、全体にわたって誘電体封止層９が設けられていない。そうではなく、外側活性領域１１におけるミラー層の側面のうち、溝１３に面しておりかつ一方の側において半導体チップ１の外面に隣接する側面には、外面に隣接する第１の領域１６ａにおいては金属封止層７が設けられており、第２の領域１６ｂにおいては誘電体封止層９が設けられている。したがって、この構造形態では、外側活性領域１１において、半導体チップ１の外面に面するミラー層の側面が金属封止層７を有するのみならず、溝１３に面するミラー層の側面の（外面に隣接する）領域も金属封止層７を有する。このようにすることで、外面に隣接する、ミラー層の側面の領域１６ａも、機械的損傷に対して保護され、これは有利である。
半導体チップ１の外面に隣接しており、かつ金属封止層７が設けられているミラー層の側面の領域１６ａは、５μｍ〜１０μｍの範囲内の幅を有することが好ましい。言い換えれば、金属封止層７は、外面から少なくとも５μｍ、最大で１０μｍだけ、オプトエレクトロニクス半導体チップ１の内部に延びている。この構造形態においては、この場合に発生する金属封止層７における吸収が大幅に増大することなく、半導体チップの外面の近傍におけるミラー層の改善された機械的保護が得られる。
図４は、図２に示した例示的な実施形態のさらなる修正形態を示している。この構造形態では、外側活性領域１１において、ミラー層の側面すべてに金属封止層７が設けられている。内側活性領域１２（ミラー層それぞれが溝１３に面している）においては、ミラー層それぞれに誘電体封止層９が設けられている。この構造形態における外側活性領域１１のミラー層それぞれには、周囲全体にわたり金属封止層７が設けられているため、外側活性領域１１におけるミラー層は、機械的損傷に対して特に良好に保護される。しかしながら、この構造形態においては、前の２つの例示的な実施形態と比較して、外側活性領域１１における溝１３に面するミラー層の側面において放射の吸収がいくらか増大することを許容する必要がある。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１２１０８８７９．９号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
Claims (14)
- オプトエレクトロニクス半導体チップ（１）であって、
− 放射を放出するのに適する活性ゾーン（４）を有する半導体積層体（２）と、
− キャリア基板（１０）と、
− 前記半導体積層体（２）と前記キャリア基板（１０）との間に配置されているミラー層（６）と、
を備えており、
− 前記半導体積層体（２）が、互いに並んで配置されている複数の活性領域（１１，１２）に分割されており、
− 前記複数の活性領域（１１，１２）それぞれが、前記半導体積層体（２）における溝（１３）によって互いに隔てられており、前記溝それぞれが、前記半導体積層体（２）および前記ミラー層（６）を分断しており、
前記活性領域（１１，１２）が、少なくとも１つの内側活性領域（１２）と、外側活性領域（１１）とを備えており、前記内側活性領域（１２）において、前記ミラー層（６）の側面（１６）すべてがそれぞれ溝（１３）に面しており、前記外側活性領域（１１）において、前記ミラー層（６）の少なくとも１つの側面（１７）が前記半導体チップ（１）の外面（１５）に面しており、
− 前記ミラー層（６）が、溝（１３）に面する側面（１６）と、前記半導体チップ（１）の外面（１５）に面する側面（１７）とを有し、
− 前記半導体チップ（１）の外面（１５）に面する前記ミラー層（６）の前記側面（１７）が金属封止層（７）を有し、溝（１３）に面する前記ミラー層（６）の前記側面（１６）の少なくとも一部分が誘電体封止層（９）を有する、
オプトエレクトロニクス半導体チップ（１）。 - 溝（１３）に面する前記ミラー層の前記側面（１６）すべてが誘電体封止層（９）を有する、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 前記外側活性領域（１１）における前記ミラー層の側面（１６）のうち、溝（１３）に面しており、一方の側において前記半導体チップ（１）の外面（１５）に隣接している側面（１６）が、前記外面（１５）に隣接する外側領域（１６ａ）における金属封止層（７）と、内側領域（１６ｂ）における誘電体封止層（９）とを有する、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 前記外面（１５）に隣接しておりかつ前記金属封止層（７）を有する前記領域（１６ａ）が、５μｍ〜１０μｍの範囲内の幅を有する、
請求項３に記載のオプトエレクトロニクス半導体チップ。 - 前記外側活性領域（１１）において、溝（１３）に面しており、かつ一方の側において前記半導体チップ（１）の前記外面（１５）に隣接している前記ミラー層の側面（１６）すべてが、金属封止層（７）を有する、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 前記外側活性領域（１１）において、前記ミラー層（６）の側面（１６，１７）すべてが金属封止層（７）を有する、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 前記誘電体封止層（９）がアルミニウム酸化物またはシリコン酸化物を含んでいる、
請求項１から請求項６のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記誘電体封止層（９）に微細孔が存在しない、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記金属封止層（７）が、金属または金属合金から構成されている１層または複数の層を備えている、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記金属封止層（７）が、白金、チタン、金のうち少なくとも１種類の金属を含んでいる、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記ミラー層（６）が、前記半導体積層体（２）よりも小さい横方向範囲を有し、前記誘電体封止層（９）の部分領域もしくは前記金属封止層（７）の部分領域またはその両方が前記半導体積層体（２）の下に延在している、
請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記半導体積層体（２）が、前記誘電体封止層（９）によって完全に覆われている、
請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記複数の活性領域（１１，１２）が、複数の行および列から構成される行列を形成している、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記複数の活性領域（１１，１２）が直列に接続されている、
請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス半導体チップ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102012108879.9A DE102012108879B4 (de) | 2012-09-20 | 2012-09-20 | Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen |
| DE102012108879.9 | 2012-09-20 | ||
| PCT/EP2013/069472 WO2014044752A1 (de) | 2012-09-20 | 2013-09-19 | Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016246443A Division JP2017098557A (ja) | 2012-09-20 | 2016-12-20 | 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015533022A JP2015533022A (ja) | 2015-11-16 |
| JP6139687B2 true JP6139687B2 (ja) | 2017-05-31 |
Family
ID=49212784
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015532408A Active JP6139687B2 (ja) | 2012-09-20 | 2013-09-19 | 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ |
| JP2016246443A Withdrawn JP2017098557A (ja) | 2012-09-20 | 2016-12-20 | 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016246443A Withdrawn JP2017098557A (ja) | 2012-09-20 | 2016-12-20 | 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9299897B2 (ja) |
| JP (2) | JP6139687B2 (ja) |
| KR (1) | KR102075183B1 (ja) |
| CN (1) | CN104823287B (ja) |
| DE (1) | DE102012108879B4 (ja) |
| WO (1) | WO2014044752A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014102029A1 (de) * | 2014-02-18 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement |
| DE102014107123A1 (de) * | 2014-05-20 | 2015-11-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip |
| KR102197082B1 (ko) | 2014-06-16 | 2020-12-31 | 엘지이노텍 주식회사 | 발광 소자 및 이를 포함하는 발광소자 패키지 |
| KR102378952B1 (ko) * | 2015-08-27 | 2022-03-25 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| DE102015114587A1 (de) * | 2015-09-01 | 2017-03-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE102015120323A1 (de) * | 2015-11-24 | 2017-05-24 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip mit einer reflektierenden Schichtenfolge |
| DE102016124847B4 (de) * | 2016-12-19 | 2023-06-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102017123242A1 (de) | 2017-10-06 | 2019-04-11 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip |
| CN109891610A (zh) * | 2018-10-11 | 2019-06-14 | 厦门市三安光电科技有限公司 | 一种发光二极管元件及其制作方法 |
| DE102019105402A1 (de) * | 2019-03-04 | 2020-09-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI223460B (en) * | 2003-09-23 | 2004-11-01 | United Epitaxy Co Ltd | Light emitting diodes in series connection and method of making the same |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| DE102008016525A1 (de) | 2008-03-31 | 2009-11-26 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| JP5992662B2 (ja) * | 2008-02-29 | 2016-09-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法 |
| US8324083B2 (en) * | 2008-09-30 | 2012-12-04 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor element |
| DE102009033686A1 (de) | 2009-07-17 | 2011-01-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils |
| KR100986570B1 (ko) * | 2009-08-31 | 2010-10-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| DE102010009717A1 (de) * | 2010-03-01 | 2011-09-01 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
| KR20110132136A (ko) * | 2010-06-01 | 2011-12-07 | 삼성전자주식회사 | 연결 구조를 이용한 발광소자 및 그 제조 방법 |
| DE102010024079A1 (de) | 2010-06-17 | 2011-12-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| KR101761385B1 (ko) * | 2010-07-12 | 2017-08-04 | 엘지이노텍 주식회사 | 발광 소자 |
| DE102010033137A1 (de) * | 2010-08-03 | 2012-02-09 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
| DE102010044986A1 (de) * | 2010-09-10 | 2012-03-15 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| DE102010045784B4 (de) | 2010-09-17 | 2022-01-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| DE102011011140A1 (de) * | 2011-02-14 | 2012-08-16 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips |
-
2012
- 2012-09-20 DE DE102012108879.9A patent/DE102012108879B4/de active Active
-
2013
- 2013-09-19 CN CN201380049143.5A patent/CN104823287B/zh active Active
- 2013-09-19 JP JP2015532408A patent/JP6139687B2/ja active Active
- 2013-09-19 US US14/428,333 patent/US9299897B2/en active Active
- 2013-09-19 WO PCT/EP2013/069472 patent/WO2014044752A1/de active Application Filing
- 2013-09-19 KR KR1020157007867A patent/KR102075183B1/ko active IP Right Grant
-
2016
- 2016-12-20 JP JP2016246443A patent/JP2017098557A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE102012108879A1 (de) | 2014-03-20 |
| JP2017098557A (ja) | 2017-06-01 |
| DE102012108879A8 (de) | 2014-05-15 |
| WO2014044752A1 (de) | 2014-03-27 |
| US9299897B2 (en) | 2016-03-29 |
| CN104823287A (zh) | 2015-08-05 |
| DE102012108879B4 (de) | 2024-03-28 |
| CN104823287B (zh) | 2017-10-20 |
| US20150270458A1 (en) | 2015-09-24 |
| KR102075183B1 (ko) | 2020-02-07 |
| JP2015533022A (ja) | 2015-11-16 |
| KR20150056559A (ko) | 2015-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6139687B2 (ja) | 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ | |
| JP5883118B2 (ja) | オプトエレクトロニクス半導体チップ | |
| US10770618B2 (en) | Method of manufacturing light emitting device | |
| JP6124973B2 (ja) | 電流拡散層を有する発光ダイオードチップ | |
| KR102276207B1 (ko) | 반도체 발광 소자 및 반도체 발광 장치 | |
| JP6104158B2 (ja) | オプトエレクトロニクス半導体チップ、およびオプトエレクトロニクス半導体チップの製造方法 | |
| TWI505517B (zh) | 光電半導體晶片及光電半導體晶片之製造方法 | |
| US9548433B2 (en) | Light-emitting diode chip | |
| JP5872045B2 (ja) | 発光ダイオードチップ | |
| JP5759004B2 (ja) | オプトエレクトロニクス半導体チップ | |
| US8860063B2 (en) | Light-emitting diode chip | |
| US20060278864A1 (en) | Light-emitting device | |
| US10651337B2 (en) | Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same | |
| KR102268352B1 (ko) | 광전 반도체 칩 | |
| JP6261927B2 (ja) | 半導体発光素子 | |
| CN109075227B (zh) | 光电子半导体芯片 | |
| CN101656283B (zh) | 发光二极管组件及其制造方法 | |
| KR20150052513A (ko) | 발광 소자 및 그 제조 방법 | |
| KR20190060296A (ko) | 자외선 발광소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6139687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |