JP5759004B2 - オプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP5759004B2
JP5759004B2 JP2013528584A JP2013528584A JP5759004B2 JP 5759004 B2 JP5759004 B2 JP 5759004B2 JP 2013528584 A JP2013528584 A JP 2013528584A JP 2013528584 A JP2013528584 A JP 2013528584A JP 5759004 B2 JP5759004 B2 JP 5759004B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
electrical contact
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013528584A
Other languages
English (en)
Other versions
JP2013537369A (ja
Inventor
カール エンゲル
カール エンゲル
マルクス マウテ
マルクス マウテ
アンドレアス ヴァイマル
アンドレアス ヴァイマル
ルッツ ヘッペル
ルッツ ヘッペル
パトリック ローデ
パトリック ローデ
ユルゲン ムースブルガー
ユルゲン ムースブルガー
マルム ノーヴィン フォン
マルム ノーヴィン フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013537369A publication Critical patent/JP2013537369A/ja
Application granted granted Critical
Publication of JP5759004B2 publication Critical patent/JP5759004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

本発明は、オプトエレクトロニクス半導体チップに関する。
関連出願
本特許出願は、独国特許出願第102010045784.1号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
特許文献１には、半導体積層体とキャリア基板との間に第１の電気的接触層および第２の電気的接触層が配置されているオプトエレクトロニクス半導体チップが開示されている。この場合、第１の電気的接触層と第２の電気的接触層は、電気的絶縁層によって互いに絶縁されている。このタイプの半導体チップの場合、活性ゾーンによってキャリアの方向に放出された放射を、キャリア基板とは反対側に位置する放射取り出し領域の方に方向転換する目的で、キャリア基板の側の半導体積層体の面にミラー層を隣接させることができる。
このタイプの半導体チップの場合、水分が半導体チップの縁部から電気的絶縁層を通じてミラー層の領域まで伝わる危険性があり、これによってミラー層が劣化し、結果として放射効率が低下する。
国際公開第2009/106069号
本発明の目的は、水分の浸入に対してミラー層が効果的に保護されると同時に、半導体チップの極めて効率的な電気的接触接続が比較的小さい製造コストで得られる、改良されたオプトエレクトロニクス半導体チップを開示することである。
この目的は、請求項１の特徴を備えたオプトエレクトロニクス半導体チップによって達成される。従属請求項は、本発明の有利な構造形態および発展形態に関する。
一構造形態によると、本オプトエレクトロニクス半導体チップは、第１の導電型の第１の半導体領域と、第２の導電型の第２の半導体領域と、これら第１の半導体領域と第２の半導体領域との間に配置されている活性ゾーンと、を有する半導体積層体、を備えている。
さらに、本オプトエレクトロニクス半導体チップは、キャリア基板を備えており、半導体積層体は、キャリア基板の側の第１の主領域と、反対側に位置する第２の主領域とを有する。第１の電気的接触層および第２の電気的接触層の少なくとも一部分が、キャリア基板と、半導体積層体の第１の主領域との間に配置されており、第２の電気的接触層は、第１の半導体領域および活性ゾーンにおける貫通孔を通じて半導体領域まで延在している。第１の電気的接触層と第２のコンタクト層は、電気的絶縁層によって互いに絶縁されている。
半導体積層体とキャリア基板との間には、ミラー層が配置されている。このミラー層は、特に、第１の主領域において半導体積層体に隣接していることができる。ミラー層は、活性ゾーンによってキャリア基板の方向に放出された放射を、半導体積層体の第２の主領域（放射取り出し領域の役割を果たす）の方に反射することが有利である。
ミラー層は、第１の電気的接触層の部分領域と、電気的絶縁層の部分領域とに隣接しており、キャリア基板の側のミラー層の界面の大部分は、第１の電気的接触層によって覆われている。
電気的絶縁層のうちミラー層に隣接している部分領域は、これらの部分領域がオプトエレクトロニクス半導体チップの周囲の媒体にまったく隣接することがないように、第２の電気的接触層によって覆われていることが有利である。
半導体積層体は切り取り部を有することが好ましく、この切り取り部においては、接続コンタクトを形成する目的で、第１の電気的接触層が露出している。
キャリア基板の側のミラー層の界面の大部分が第１の電気的接触層によって覆われていることによって、ミラー層の大部分が電気的絶縁層から隔てられており、したがって、半導体チップの側面（side flank）から電気的絶縁層に浸入しうる水分に対して保護されている。このようにすることで、ミラー層の劣化が減少し、これは有利である。
電気的絶縁層のうちミラー層に隣接している部分領域が、オプトエレクトロニクス半導体チップの周囲の媒体にまったく隣接することがないように、これらの部分領域が第２の電気的接触層によって覆われていることによって、ミラー層は、電気的絶縁層のうち半導体チップの側面まで延在している部分領域とまったく接触していない。したがって、ミラー層は、第１の電気的接触層および第２の電気的接触層によって密封状態に封止されており、水分の浸入に対して保護されている。
第１の電気的接触層および第２の電気的接触層は、第一の役割として、半導体チップとの電気的接触接続を形成し、第二の役割として、腐食に対してミラー層を保護する。特に、第１の電気的接触層は、半導体積層体における切り取り部に配置されている接続コンタクトを形成している。切り取り部においては、半導体積層体が第１の電気的接触層まで除去されており、したがって、切り取り部において第１の電気的接触層に外部から接触接続することができる。接続コンタクトは、特に、ボンディングワイヤを接続できるボンディングパッドを形成していることができる。
第１の電気的接触層は、金、チタン、クロム、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることが好ましい。これらの材料の特徴として、第一に、良好な導電率を有し、第二に、拡散障壁として適しており、これは有利である。
ミラー層は、銀、アルミニウム、または銀合金あるいはアルミニウム合金を含んでいる、またはこれらの材料からなることが好ましい。銀およびアルミニウムは、その特徴として、可視スペクトル領域における反射率が高い。さらに、これらの材料は、良好な導電率を有し、接触抵抗の小さい金属−半導体間の接触を形成する。この特性は有利であり、なぜなら、ミラー層は半導体積層体に隣接していることが好ましく、それによって第１の半導体領域を第１の電気的接触層に導電接続するためである。
第２の電気的接触層は、ミラー層と同様に、銀、アルミニウム、または銀合金あるいはアルミニウム合金を含んでいる、またはこれらの材料からなることが好ましい。可視スペクトル領域における高い反射率と良好な導電率は、第２の電気的接触層においても有利であり、なぜなら、第２の電気的接触層は、少なくとも一部分が半導体積層体に隣接しており、それによって第２の半導体領域との電気的接触を形成するためである。
電気的絶縁層（第１の電気的接触層と第２の電気的接触層とを互いに絶縁している）は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または酸化アルミニウムを含んでいることが好ましい。
有利な一構造形態においては、第１の電気的接触層は、接続コンタクトに並んで配置されている、半導体積層体の第１の半導体領域の部分領域に、直接隣接している。したがって、この構造形態においては、第１の電気的接触層は、ミラー層を介して半導体積層体に接続されているのみならず、少なくとも一部分が半導体積層体に直接隣接している。特に、第１の電気的接触層は、半導体積層体との接触部であって、接続コンタクトの周囲を囲むように延在する接触部、を形成することができる。第１の電気的接触層が直接隣接している第１の半導体領域の部分領域は、例えば環状に、あるいは長方形または正方形の形で、接続コンタクトを囲んでいることができる。
さらなる有利な構造形態においては、第２の半導体領域の少なくとも１つの部分領域は、第１の半導体領域よりも横方向に突き出している。したがって、半導体積層体の第２の半導体領域は、第１の半導体領域よりも横方向の範囲が大きいことが好ましい。第１の半導体領域よりも横方向に突き出している、第２の半導体領域の少なくとも１つの部分領域は、半導体チップの側面に隣接していることが好ましい。
第２の半導体領域が第１の半導体領域よりも横方向に突き出している領域において、第２の電気的接触層は、少なくとも一部分が、第２の半導体領域に直接隣接していることが好ましい。この構造の利点として、第２の電気的接触層は、自身が第１の半導体領域および活性ゾーンを貫いて第２の半導体領域まで延在している貫通孔においてのみならず、第２の半導体領域が第１の半導体領域よりも横方向に突き出している領域においても、第２の半導体領域との接触を形成している。
特に、第２の電気的接触層は、半導体積層体の第２の領域との接触部であって、周囲を囲むように延在する接触部を形成することができる。この場合、「周囲を囲むように延在する」接触部とは、第１の半導体領域の周囲全体にわたり延在し、第１の半導体領域を例えば環状または長方形状に囲んでいる接触部であるものと理解されたい。
好ましい一構造形態においては、接続コンタクトは、半導体チップの中央よりも外側に配置されている。特に、接続コンタクトの中点（midpoint）は、半導体積層体の少なくとも１つの側面からよりも、半導体積層体の中点から離れた距離にある。接続コンタクトは、半導体チップの角部の近傍に配置されていることが特に有利であり、接続コンタクトの中点は、半導体チップの中点よりも、半導体チップの少なくとも２つの側面に近い距離にあることが有利である。接続コンタクトが半導体積層体の縁部領域に配置されている、または特に好ましくは半導体積層体の角部の近傍に配置されていることによって、半導体チップの中央領域が接続コンタクトの陰にならず、結果として半導体チップの効率が高まり、これは有利である。
好ましい一構造形態においては、接続コンタクトは、半導体積層体の側面または角部に直接隣接しているのではなく、横方向に見て全方向において半導体積層体の一部分によって囲まれている。この構造の利点として、第１の電気的接触層と半導体積層体の第１の領域とを直接接触させることが可能であり、この直接的な接触部は、接続コンタクトの周囲を囲むように延在している。このようにすることで、半導体チップに電流が良好に印加される。
好ましい一実施形態においては、第１の半導体領域がｐ型半導体領域であり、第２の半導体領域がｎ型半導体領域である。したがって、この構造形態においては、ミラー層はｐ型半導体領域に隣接しており、第２の電気的接触層は貫通孔の中をｎ型半導体領域まで延在している。ｐ型半導体領域はキャリア基板の側にあり、ｎ型半導体領域は、半導体積層体の第２の主領域（放射出口領域としての役割を果たす）の側にある。
キャリア基板とは反対側に位置する第２の半導体領域の表面には、接続コンタクトが存在しないことが好ましい。この構造の利点として、半導体積層体における切り取り部の中の接続コンタクトを除いて、半導体積層体の第２の主領域の表面の全領域を通じて放射を取り出すことができる。放射の取り出しをさらに改善する目的で、特に、半導体積層体の第２の主領域に、粗面化部または取り出し構造を設けることができる。
さらなる有利な構造形態においては、本オプトエレクトロニクス半導体チップの半導体積層体は、成長基板を備えていない。この場合、本半導体チップはいわゆる薄膜発光ダイオードチップであり、半導体積層体をエピタキシャル成長させるために使用された成長基板は、半導体積層体をキャリア基板に結合した後に剥離されている。
本半導体チップは、はんだ層によってキャリア基板に結合されていることが好ましい。特に、本半導体チップは、元の成長基板とは反対側に位置する面において、キャリア基板に結合することができる。
以下では、本発明について、例示的な実施形態に基づき、図１〜図３を参照しながらさらに詳しく説明する。
例示的な一実施形態によるオプトエレクトロニクス半導体チップの概略断面図を示している。 図１Ａに示したオプトエレクトロニクス半導体チップの概略平面図を示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 図１Ａおよび図１Ｂに示したオプトエレクトロニクス半導体チップの製造方法を、中間ステップに基づいて概略的に示している。 さらなる例示的な一実施形態によるオプトエレクトロニクス半導体チップの概略断面図を示している。 図３Ａに示したオプトエレクトロニクス半導体チップの概略平面図を示している。
図面において、同じ構成要素または同じ機能の構成要素には、同じ参照数字を付してある。図示した構成要素と、構成要素の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。
図１Ａの断面図および図１Ｂの平面図に示したオプトエレクトロニクス半導体チップ１は、第１の導電型の第１の半導体領域３と、第２の導電型の第２の半導体領域５とを有する半導体積層体２を含んでいる。第１の半導体領域３がｐ型半導体領域であり、第２の半導体領域５がｎ型半導体領域であることが好ましい。第１の半導体領域３と第２の半導体領域５との間に活性ゾーン４が配置されている。
オプトエレクトロニクス半導体チップ１の活性ゾーン４は、特に、放射を放出するのに適している活性ゾーンとすることができる。この場合、オプトエレクトロニクス半導体チップ１は、ルミネセンスダイオード、特に、ＬＥＤである。これに代えて、活性ゾーン４を放射検出層とすることも考えられ、この場合、オプトエレクトロニクス半導体チップ１は検出器部品である。活性ゾーン４は、例えば、ｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造、または多重量子井戸構造として、具体化することができる。
半導体チップ１の半導体積層体２は、ＩＩＩ−Ｖ族化合物半導体材料、特に、ヒ化物化合物半導体材料、窒化物化合物半導体材料、またはリン化物化合物半導体材料をベースとしていることが好ましい。一例として、半導体積層体２は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰ、またはＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓを含んでいることができ、いずれの場合も0≦x≦1、0≦y≦1、x+y≦1である。この場合、ＩＩＩ−Ｖ族化合物半導体材料は、上記の化学式のいずれかに従った数学的に正確な組成を有する必要はない。そうではなく、ＩＩＩ−Ｖ族化合物半導体材料は、１種類または複数のドーパントと、この材料の物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上記の化学式は、結晶格子の本質的な構成成分のみを含んでおり、これらの構成成分は、その一部分を少量のさらなる物質によって置き換えることができる。
半導体チップ１は、結合層２１によってキャリア基板１０に結合されており、結合層２１は、特に、金属または金属合金からなるはんだ層とすることができる。
電気的接触接続を目的として、半導体チップ１は、第１の電気的接触層７および第２の電気的接触層８を有する。第１の電気的接触層７は第１の半導体領域３に導電接続されており、第２の電気的接触層８は第２の半導体領域５に導電接続されている。
第１の電気的接触層７および第２の電気的接触層８の両方は、少なくとも一部分が、半導体積層体２の第１の主領域１１（キャリア基板１０の側にある）とキャリア基板１０との間に配置されている。第１の電気的接触層７と第２の電気的接触層８は、電気的絶縁層９によって互いに電気的に絶縁されている。電気的絶縁層９は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または酸化アルミニウムを含んでいる、またはこれらの材料からなることが好ましい。これに代えて、電気的絶縁層９は、別の酸化物または窒化物を含んでいることもできる。
半導体積層体２の第２の主領域１２（キャリア基板１０とは反対側に位置する）は、オプトエレクトロニクス半導体チップ１の放射取り出し領域としての役割を果たし、第２の主領域１２には電気的接触層が存在しないことが有利である。放射の取り出しを改善する目的で、第２の主領域１２に、放射取り出し構造２３または粗面化部を設けることができる。
オプトエレクトロニクス半導体チップの放射効率を改善する目的で、半導体積層体２とキャリア基板１０との間にミラー層６が配置されている。ミラー層６は、第１の半導体領域３の下流、キャリア基板１０の側の面に配置されており、特に、半導体積層体２の第１の主領域１１に隣接していることができる。第１の半導体領域３とミラー層６との間に、中間層（例えば薄い接着促進層）を配置することも可能である。ミラー層６は、特に、銀、アルミニウム、または、銀あるいはアルミニウムを含有する金属合金を含んでいる。これらの材料は、その特徴として、可視スペクトル領域における反射率が高く、良好な導電率を有する。ミラー層６は、第一の機能として、活性ゾーン４によってキャリア基板１０の方向に放出された放射を放射取り出し領域１２の方に反射する。さらに、ミラー層６は、第１の半導体領域３との電気的接触接続を形成する役割を果たす。特に、ミラー層６は、キャリア基板１０の側の面において第１の電気的接触層７に隣接しており、したがって、第１の電気的接触層７に導電接続されている。
第１の電気的接触層７は、キャリア基板１０の側のミラー層の界面１６の大部分を覆っていることが好ましい。第１の電気的接触層７は、金、チタン、クロム、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることが好ましい。これらの材料は、その特徴として、導電性であり、さらには、化学的に不活性である。このようにすることで、ミラー層６は、第１の電気的接触層７によって覆われている領域において、腐食に対して保護され、これは有利である。
さらに、ミラー層６は、第１の電気的接触層７と第２の電気的接触層８を互いに絶縁している電気的絶縁層９の部分領域１９に隣接している。電気的絶縁層９のうちミラー層６に隣接している部分領域１９は、これらの部分領域がオプトエレクトロニクス半導体チップ１の周囲の媒体にまったく隣接することがないように、第２の電気的接触層８によって覆われていることが有利である。このようにすることで、電気的絶縁層９のうちミラー層６に隣接している部分領域１９は、密封状態に封止されており、したがって特に、水分が半導体チップ１の側面から電気的絶縁層９を通じてミラー層６まで到達することができない。このようにして、水分の影響を受けるミラー層６の腐食が防止される。
半導体積層体２は切り取り部１７を有し、この切り取り部１７においては、半導体積層体２が第１の電気的接触層７まで除去されている。結果として、切り取り部１７の中に配置された外部からアクセス可能な接続コンタクト１４を、第１の電気的接触層７が形成している。接続コンタクト１４は、特に、ボンディングワイヤを接続するように設けられたボンディングパッドとすることができる。切り取り部１７は、エッチング法によって形成することができ、例えば傾斜側面２８を有する。
第２の電気的接触層８には、例えば半導体チップ１の裏面を介して（特に、導電性のキャリア基板１０およびはんだ層２１を介して）、外部から電気的に接続することができる。はんだ層２１と第２の電気的接触層８との間には障壁層２２を配置することができ、障壁層は、特に、はんだ層２１の成分が第２の電気的接触層８の中に拡散すること、またはこの逆の拡散を防止する。
第２の電気的接触層８は、第１の半導体領域３および活性ゾーン４を貫いて延びる貫通孔１８を通じて、第２の半導体領域５に導電接続されている。貫通孔１８の領域においては、活性ゾーン４、第１の半導体領域３、ミラー層６、および第１の電気的接触層７が、電気的絶縁層９によって第２の電気的接触層８から絶縁されている。
第２の半導体領域５の部分領域１５は、第１の半導体領域３よりも横方向に突き出していることが有利である。第２の半導体領域５のうち第１の半導体領域３よりも横方向に突き出している部分領域１５は、半導体チップ１の側面に隣接していることが好ましい。第２の電気的接触層８の少なくとも一部分は、第２の半導体領域５のうち第１の半導体領域３よりも横方向に突き出している部分領域１５において、第２の半導体領域５に直接隣接していることが好ましい。このようにすることで、特に、第２の電気的接触層８が第２の半導体領域５との直接接触部を形成し、この直接接触部は、半導体チップ１の縁部において周囲を囲むように延在している。したがって、第２の電気的接触層８と第２の半導体領域５との間の導電接続は、第一に、貫通孔１８の領域に存在し、第二に、第２の半導体領域５が第１の半導体領域３よりも横方向に突き出している部分領域１５に存在する。このようにすることで、半導体チップ１に電流が特に効率的に印加される。
第２の電気接触層８は、自身が第２の半導体領域５の部分領域１５に直接隣接している領域において、接触層として機能するのみならず、キャリア基板１０の方向に放出された放射の一部を、半導体積層体２の第２の主領域１２（放射出口領域としての役割を果たす）の方に反射する反射層としても機能し、これは有利である。したがって、第２の電気接触層は、高い反射率を有する金属または金属合金、特に、銀、アルミニウム、または、銀あるいはアルミニウムを含有する合金を含んでいることが有利である。
さらには、第１の電気的接触層７の少なくとも一部分が第１の半導体領域３に直接隣接しているならば有利である。この構造は、特に、キャリア基板１０の側の第１の半導体領域３の界面全体をミラー層６が覆うのではなく、第１の半導体領域３の少なくとも１つの部分領域１３にミラー層６が存在しないようにすることによって、達成することができる。ミラー層によって覆われていない第１の半導体領域３の部分領域１３においては、第１の電気的接触層７が第１の半導体領域３に直接隣接している。第１の電気的接触層７に直接隣接している第１の半導体領域３の部分領域１３は、接続コンタクト１４に並んで配置されていることが好ましい。このようにすることで、接続コンタクト１４から第１の半導体領域３に電流が特に効率的に印加される。
第１の電気的接触層７が第１の半導体領域３に直接隣接している部分領域１３は、特に、接続コンタクト１４の周囲を囲むように延在する領域とすることができ、すなわち、部分領域１３は、特に、接続コンタクト１４の周囲に環状または枠状に延在することができる。
接続コンタクト１４は、半導体チップ１の中央よりも外側に配置されていることが好ましい。図１Ｂの平面図において理解できるように、接続コンタクト１４は、半導体チップ１の角部の近傍に配置されていることが好ましい。
接続コンタクト１４は、半導体積層体２の側面２４に直接隣接していないことが有利である。横方向に見たとき、接続コンタクト１４は、全方向において半導体積層体２の一部分によって囲まれていることが好ましい。これによって、第１の半導体領域３に電流が特に効率的に印加されるようにする目的で、第１の電気的接触層７と第１の半導体領域３の部分領域１３との間の接触部を、接続コンタクト１４の周囲に延在するように具体化することが可能である。
以下では、本オプトエレクトロニクス半導体チップの製造方法の例示的な実施形態について、図２Ａ〜図２Ｍを参照しながら説明する。本オプトエレクトロニクス半導体チップの個々の構成要素の上述した有利な構造形態は、以下に説明する本方法にもあてはまり、逆も同様である。
図２Ａに示した本方法の中間ステップにおいては、第１の半導体領域３と、活性ゾーン４と、第２の半導体領域５とを備えた半導体積層体２を、成長基板２０の上に成長させる。この成長は、エピタキシャルに（特に、ＭＯＶＰＥによって）行うことが好ましい。半導体積層体２は、例えば窒化物化合物半導体材料を含んでいることができ、成長基板２０は、サファイア基板とすることができる。第１の半導体領域３がｐ型半導体領域であることが好ましく、第２の半導体領域５がｎ型半導体領域であることが好ましい。
図２Ｂに示した方法ステップにおいては、第２の半導体領域５に、酸化物層２５（例えば酸化ケイ素層）を形成する。酸化物層２５は、後からのフォトリソグラフィ工程およびエッチング工程において第１の半導体領域３を保護する役割を果たす。
図２Ｃに示した中間ステップにおいては、半導体積層体２を、フォトリソグラフィによって（特に、反応性イオンエッチング（ＲＩＥ）によって）パターニングし、この場合、半導体積層体２を、一部の領域において、第２の半導体領域５まで除去し、すなわち、これらの領域においては、第１の半導体領域３および活性ゾーン４が完全に除去される。このようにして一部の領域において露出した第２の半導体領域５の表面には、後から接続コンタクトを形成するための準備処理として、誘導結合型プラズマエッチング（ＩＣＰ）を行うことができる。
図２Ｄに示した方法ステップにおいては、前に形成した酸化物層を、例えば、バッファードフッ酸によるエッチング（ＢＯＥ：Buffered Oxide Etch）によって、再び除去する。さらに、前にパターニングした半導体積層体２に、メタライゼーション２６を形成し、このメタライゼーションは、銀またはアルミニウムを含んでいることが好ましく、完成時の半導体チップにおいてミラー層および第２の電気的接触層の一部を形成する。銀またはアルミニウムを含有しているメタライゼーション２６には、保護層（例えばＰｔ−Ｔｉ−Ｐｔ積層体（図示していない））を形成することが有利である。
図２Ｅに示した方法ステップにおいては、第１の半導体領域３および第２の半導体領域５に対応する個別のコンタクトを形成する目的で、メタライゼーション２６を、例えばフォトリソグラフィによってパターニングする。パターニングの後に第１の半導体領域３の上に配置されているメタライゼーションの部分領域は、完成時の半導体チップにおいてミラー層６を形成する。第２の半導体領域５の上に配置されているメタライゼーションの部分領域８ａは、完成時の半導体チップにおいて第２の電気的接触層の一部を形成する。
図２Ｆに示した中間ステップにおいては、このようにして形成された構造に、電気的絶縁層９を形成する。電気的絶縁層９は、特に、酸化ケイ素層または窒化ケイ素層とすることができる。
図２Ｇに示した中間ステップにおいては、特に、ミラー層６を露出させる目的で、電気的絶縁層９に開口部を形成する。これらの開口部はフォトリソグラフィによって形成することができ、特に、ＢＯＥによるエッチングを行うことができる。これにより、後の方法ステップにおいて、半導体積層体２とは反対側のミラー層６の界面１６に電気的接触層を形成することが可能になる。電気的絶縁層９は、一部の領域において、第１の半導体領域３の部分領域１３まで除去する。
図２Ｈに示した中間ステップにおいては、第１の電気的接触層７を形成し、フォトリソグラフィによってパターニングする。第１の電気的接触層７は、ミラー層６の表面を覆っており、これにより、第一に、第１の半導体領域３との電気的接続を形成しており、第二に、ミラー層６の材料を封止する役割を果たしている。第１の電気的接触層７は、特に、金、チタン、クロム、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、またはこれらの材料からなることができる。第１の電気的接触層７が複数の部分層を備えていることも可能である。一例として、第１の電気的接触層７は、チタン層と、隣接する金層とを備えていることができる。
図２Ｉに示した中間ステップにおいては、前に形成した第１の電気的接触層７を絶縁する目的で、電気的絶縁層９を形成する。
図２Ｊに示した中間ステップにおいては、前に形成した第２の電気的接触層の部分領域８ａを露出させる目的で、電気的絶縁層９に開口部を形成する。このステップは、例えば、ＢＯＥエッチングと組み合わせてフォトリソグラフィによって行うことができる。
図２Ｋに示した中間ステップにおいては、ここまでに形成した層構造全体を、第２の電気的接触層８によって覆う。第２の電気的接触層８は、銀、アルミニウム、または、銀あるいはアルミニウムを含有する合金を含んでいることが好ましい。第２の電気的接触層８は、第２の半導体領域５（特に、ｎ型半導体領域とすることができる）との電気的接触を形成する役割を果たす。第２の半導体領域５との接触を形成する目的で、第２の電気的接触層８は、第一に、第１の半導体領域３および活性ゾーン４を貫いて延びる貫通孔１８において、第２の半導体領域５に隣接している。さらに、第２の電気的接触層８は、半導体チップ１の縁部に沿って延在する、第２の半導体領域５の部分領域１５において、第２の半導体領域５に隣接している。特に、第２の電気的接触層８と第２の半導体領域５との間の接触部（半導体チップ１の縁部近傍に全周にわたり延在する）は、このようにして形成される。このようにすることで、半導体チップ１に電流が特に効率的に印加される。
図２Ｌに示した中間ステップにおいては、半導体チップ１を、成長基板２０とは反対側の面において、はんだ層２１によってキャリア基板１０に結合する。好ましくは銀またはアルミニウムを含有している第２の電気的接触層８を、はんだ層２１の成分の拡散に対して保護する目的で、キャリア基板１０を半導体チップに結合する前に、第２の電気的接触層８に障壁層２２を形成することが好ましい。はんだ層２１は、特に、ＡｕＳｎを含んでいることができる。障壁層２２は、例えば、ＴｉＷＮを含んでいることができる。
キャリア基板１０は、導電性の基板（例えば、シリコンまたはゲルマニウムからなるドープされた半導体ウェハ）であることが好ましい。
図２Ｍに示した中間ステップにおいては、半導体チップ１から成長基板２０を剥離する。この半導体チップ１は、前の図と比較して１８０゜回転した状態で示してあり、なぜなら、この段階では、元の成長基板とは反対側に位置するキャリア基板１０が、半導体チップ１の単一のキャリアとして機能しているためである。成長基板（特にサファイア基板）は、例えばレーザリフトオフ工程によって半導体積層体２から剥離することができる。図２Ｍに示した中間ステップにおいては、成長基板２０が剥離された側の半導体チップ１の主領域１２に、例えばＫＯＨを使用するエッチングによって、放射取り出し構造２３をさらに設ける。これは有利であり、なぜなら、半導体チップ１の第２の主領域１２は、完成時のオプトエレクトロニクス半導体チップ１において放射取り出し領域の役割を果たすためである。
さらなる方法ステップにおいては、図１Ａに示したように、第２の半導体領域５にメサ構造を設け、したがって、半導体チップ１は、特に、第２の半導体領域５における傾斜側面２４を有することができる。さらに、第２の半導体領域５に切り取り部１７を形成し、この切り取り部においては、第２の半導体領域５を第１の電気的接触層７まで除去する。切り取り部１７は、傾斜側面２８を有することができる。メサ構造および切り取り部１７は、湿式化学エッチング工程によって、または乾式エッチングによって形成することができる。切り取り部１７において第１の電気的接触層７が露出していることにより、この領域において第１の電気的接触層７は、外部からアクセス可能な電気接続コンタクト１４を形成しており、このコンタクト１４は、特に、ワイヤ接続を形成するためのボンディングパッドとしての役割を果たすことができる。第２の電気的接触層８を電気的に接続する目的で、好ましくは導電性のキャリア基板１０の裏面に、さらなる電気的接続部を設けることができる。
図１Ａに示したオプトエレクトロニクス半導体チップ１の例示的な実施形態は、以上のようにして製造される。
図３Ａの断面図および図３Ｂの平面図は、オプトエレクトロニクス半導体チップの第２の例示的な実施形態を示しており、図１Ａに示した第１の例示的な実施形態と異なる点として、半導体積層体２における切り取り部１７が、半導体積層体２全体を貫いて第１の電気的接触層７に達している。したがって、接続コンタクト１４は、半導体積層体２の元の表面の高さに位置している。
以下では、図１Ａに示した例示的な実施形態と比較したときの、図３Ａに示した例示的な実施形態の利点について説明する。図１Ａに示した例示的な実施形態においては、第１の電気的接触層７は、電気的絶縁層９のうち接続コンタクト１４の縁部領域に隣接する部分領域に密着する形で成形されており、電気的絶縁層９のうちミラー層６に接触している部分領域１９は、この第１の電気的接触層に密着する形で成形されている。電気的絶縁層９のうち接続コンタクトに隣接する領域によって形成される段の下に、電気的接触層７が十分に形成されていない場合、電気的絶縁層９のこれらの部分領域が、その下方に配置される電気的絶縁層９に接触する危険性があり、その場合、水分が、電気的絶縁層９のうち周囲の媒体に隣接している部分領域を通じてミラー層６に達する危険性がある。
図３Ａに示した例示的な実施形態においては、この危険性が回避され、なぜなら、ミラー層６に接触している電気的絶縁層９の上方には、周囲の媒体に接触するさらなる電気的絶縁層が成形されていないためである。しかしながら、図３Ａに示した例示的な実施形態では、切り取り部１７において露出している活性ゾーン４を保護する目的で、少なくとも切り取り部１７の側面２８に、さらなる電気的絶縁層２７を形成する必要がある。この追加の電気的絶縁層２７は、例えば、キャリア基板１０とは反対側の半導体チップ１の第２の主領域１２全体に、接続コンタクト１４を除いて形成することができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

Claims (15)

  1. オプトエレクトロニクス半導体チップ（１）であって、
    − 第１の導電型の第１の半導体領域（３）と、第２の導電型の第２の半導体領域（５）と、前記第１の半導体領域（３）と前記第２の半導体領域（５）との間に配置されている活性ゾーン（４）と、を有する半導体積層体（２）と、
    − キャリア基板（１０）であって、前記半導体積層体（２）が、前記キャリア基板（１０）の側の第１の主領域（１１）と、反対側に位置する第２の主領域（１２）とを有する、前記キャリア基板（１０）と、
    − 第１の電気的接触層（７）および第２の電気的接触層（８）であって、少なくとも一部分が、前記キャリア基板（１０）と、前記半導体積層体（２）の前記第１の主領域（１１）との間に配置されており、前記第２の電気的接触層（８）が、前記第１の半導体領域（３）および前記活性ゾーン（４）における貫通孔（１８）を通じて前記第２の半導体領域（５）まで延在している、前記第１の電気的接触層（７）および前記第２の電気的接触層（８）と、
    − 前記第１の電気的接触層（７）と前記第２の電気的接触層（８）を互いに電気的に絶縁している電気的絶縁層（９）と、
    − 前記半導体積層体（２）と前記キャリア基板（１０）との間に配置されているミラー層（６）と、
    を備えており、
    − 前記ミラー層（６）が、前記第１の電気的接触層（７）の部分領域と前記電気的絶縁層（９）の部分領域（１９）とに接触しており、前記キャリア基板（１０）の側の前記ミラー層（６）の界面（１６）の大部分が、前記第１の電気的接触層（７）によって覆われており、
    − 前記電気的絶縁層（９）のうち前記ミラー層（６）に接触している前記部分領域（１９）が前記オプトエレクトロニクス半導体チップ（１）の周囲の媒体にまったく接触することがないように、前記部分領域（１９）が前記第２の電気的接触層（８）によって覆われており、
    − 前記半導体積層体（２）が切り取り部（１７）を有し、前記切り取り部（１７）において、接続コンタクト（１４）を形成する目的で前記第１の電気的接触層（７）が露出している、
    オプトエレクトロニクス半導体チップ。
  2. 前記第１の電気的接触層（７）が、金、チタン、クロム、窒化チタン、窒化チタンタングステン、またはニッケルを含んでいる、
    請求項１に記載のオプトエレクトロニクス半導体チップ。
  3. 前記ミラー層（６）が、銀、アルミニウム、または銀合金あるいはアルミニウム合金を含んでいる、
    請求項１または請求項２のいずれかに記載のオプトエレクトロニクス半導体チップ。
  4. 前記第２の電気的接触層（８）が、銀、アルミニウム、または銀合金あるいはアルミニウム合金を含んでいる、
    請求項１から請求項３のいずれかに記載のオプトエレクトロニクス半導体チップ。
  5. 前記電気的絶縁層（９）が、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または酸化アルミニウムを含んでいる、
    請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体チップ。
  6. 前記第１の電気的接触層（７）が、前記第１の半導体領域（３）のうち前記接続コンタクト（１４）に並んで配置されている部分領域（１３）に、直接接触している、
    請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体チップ。
  7. 前記第２の半導体領域（５）の部分領域（１５）が、前記第１の半導体領域（３）よりも横方向に突き出している、
    請求項１から請求項６のいずれかに記載のオプトエレクトロニクス半導体チップ。
  8. 前記第２の半導体領域（５）が前記第１の半導体領域（３）よりも横方向に突き出している前記部分領域（１５）において、前記第２の電気的接触層（８）の少なくとも一部分が、前記第２の半導体領域（５）に直接接触している、
    請求項７に記載のオプトエレクトロニクス半導体チップ。
  9. 前記第２の電気的接触層（８）が、前記半導体積層体（２）の前記第２の半導体領域（５）との接触部として、前記第１の半導体領域（３）の周囲を完全に囲むように延在する接触部、を形成している、
    請求項８に記載のオプトエレクトロニクス半導体チップ。
  10. 前記接続コンタクト（１４）が、前記半導体チップ（１）の中央よりも外側に配置されている、
    請求項１から請求項９のいずれかに記載のオプトエレクトロニクス半導体チップ。
  11. 前記接続コンタクト（１４）が、横方向に見たとき全方向において前記半導体積層体（２）の一部分によって囲まれている、
    請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体チップ。
  12. 前記第１の半導体領域（３）がｐ型半導体領域である、
    請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体チップ。
  13. 前記第２の半導体領域（５）がｎ型半導体領域である、
    請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップ。
  14. 前記半導体積層体（２）が成長基板（２０）を備えていない、
    請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス半導体チップ。
  15. 前記半導体チップ（１）が、はんだ層（２１）によって前記キャリア基板（１０）に結合されている、
    請求項１から請求項１４のいずれかに記載のオプトエレクトロニクス半導体チップ。
JP2013528584A 2010-09-17 2011-08-22 オプトエレクトロニクス半導体チップ Expired - Fee Related JP5759004B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010045784.1 2010-09-17
DE102010045784.1A DE102010045784B4 (de) 2010-09-17 2010-09-17 Optoelektronischer Halbleiterchip
PCT/EP2011/064386 WO2012034828A1 (en) 2010-09-17 2011-08-22 Optoelectronic semiconductor chip

Publications (2)

Publication Number Publication Date
JP2013537369A JP2013537369A (ja) 2013-09-30
JP5759004B2 true JP5759004B2 (ja) 2015-08-05

Family

ID=44509350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013528584A Expired - Fee Related JP5759004B2 (ja) 2010-09-17 2011-08-22 オプトエレクトロニクス半導体チップ

Country Status (8)

Country Link
US (1) US8866175B2 (ja)
EP (1) EP2617068A1 (ja)
JP (1) JP5759004B2 (ja)
KR (1) KR101590235B1 (ja)
CN (1) CN103109382B (ja)
DE (1) DE102010045784B4 (ja)
TW (1) TWI451568B (ja)
WO (1) WO2012034828A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108160A1 (de) * 2012-09-03 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102012108879B4 (de) 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
DE102014101896A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
JP6462274B2 (ja) * 2014-08-21 2019-01-30 株式会社東芝 半導体発光素子
TWI563490B (en) 2015-12-04 2016-12-21 Ind Tech Res Inst Display pixel and display panel
DE102016111113A1 (de) 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
CN113380932A (zh) 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法
WO2022247742A1 (zh) * 2021-05-24 2022-12-01 厦门乾照光电股份有限公司 一种led芯片及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
DE10147886B4 (de) 2001-09-28 2006-07-13 Osram Opto Semiconductors Gmbh Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren
JP2003243705A (ja) * 2002-02-07 2003-08-29 Lumileds Lighting Us Llc 発光半導体の方法及び装置
US7436066B2 (en) 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
JP4453515B2 (ja) * 2004-10-22 2010-04-21 豊田合成株式会社 半導体発光素子
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100872717B1 (ko) * 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
CN101257076B (zh) * 2008-03-27 2011-03-23 鹤山丽得电子实业有限公司 发光二极管的制造方法
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008032236A1 (de) * 2008-06-30 2010-04-01 Eberhard-Karls-Universität Tübingen Isolierung und/oder Identifizierung von Stammzellen mit adipozytärem, chondrozytärem und pankreatischem Differenzierungspotential
KR101165252B1 (ko) 2008-06-30 2012-07-17 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102009010480A1 (de) 2009-02-25 2010-09-02 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemissionsvorrichtung, Verfahren zum Herstellen derselben und Halbleiter-Lichtemissionsvorrichtungs-Baugruppe, die diese verwendet
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP7127503B2 (ja) * 2018-11-14 2022-08-30 株式会社デンソー 送信制御装置、携帯機、車両システム、送信制御方法、制御方法、及び制御プログラム

Also Published As

Publication number Publication date
US20130228819A1 (en) 2013-09-05
JP2013537369A (ja) 2013-09-30
EP2617068A1 (en) 2013-07-24
DE102010045784B4 (de) 2022-01-20
US8866175B2 (en) 2014-10-21
DE102010045784A1 (de) 2012-03-22
KR20130054416A (ko) 2013-05-24
WO2012034828A1 (en) 2012-03-22
CN103109382B (zh) 2016-10-19
TWI451568B (zh) 2014-09-01
CN103109382A (zh) 2013-05-15
TW201230319A (en) 2012-07-16
KR101590235B1 (ko) 2016-01-29

Similar Documents

Publication Publication Date Title
JP5759004B2 (ja) オプトエレクトロニクス半導体チップ
JP5883118B2 (ja) オプトエレクトロニクス半導体チップ
KR101632082B1 (ko) 정전기 방전 보호부를 구비한 복사 방출 반도체칩 및 그 제조 방법
JP5676396B2 (ja) 高光抽出ｌｅｄ用の基板除去方法
CN107924974B (zh) 光电子半导体器件及其制造方法
JP5686900B2 (ja) 発光ダイオードチップおよびその製造方法
CN103384923B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US8367438B2 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
TW201029232A (en) Radiation-emitting semiconductor chip
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
KR102075183B1 (ko) 서로 나란히 배치되는 복수의 활성 영역을 포함한 광전자 반도체 칩
US8860063B2 (en) Light-emitting diode chip
KR20130093075A (ko) 광전자 반도체칩의 제조 방법 및 광전자 반도체칩
KR102268352B1 (ko) 광전 반도체 칩
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
JP4901241B2 (ja) 半導体発光素子及びその製造方法
US20220406757A1 (en) Method for Producing Radiation-Emitting Semiconductor Chips, Radiation-Emitting Semiconductor Chip and Radiation-Emitting Component
US20160372627A1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150604

R150 Certificate of patent or registration of utility model

Ref document number: 5759004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees