CN109075227B - 光电子半导体芯片 - Google Patents

光电子半导体芯片 Download PDF

Info

Publication number
CN109075227B
CN109075227B CN201780023767.8A CN201780023767A CN109075227B CN 109075227 B CN109075227 B CN 109075227B CN 201780023767 A CN201780023767 A CN 201780023767A CN 109075227 B CN109075227 B CN 109075227B
Authority
CN
China
Prior art keywords
metallic layer
mirror
type
region
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780023767.8A
Other languages
English (en)
Other versions
CN109075227A (zh
Inventor
亚历山大·F·普福伊费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN109075227A publication Critical patent/CN109075227A/zh
Application granted granted Critical
Publication of CN109075227B publication Critical patent/CN109075227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

一种光电子半导体芯片(1)，具有：半导体本体(30)，所述半导体本体包括n型传导区域(301)、p型传导区域(302)和设置在n型传导区域(301)和p型传导区域(302)之间的有源区域(303)；第一镜(10)，所述第一镜包含第一金属性的层(101)；和p型金属化部(20)，所述p型金属化部能够形成第二镜并且包含第二金属性的层(201)，其中在光电子半导体芯片(1)运行时，第一镜(10)不处于与p型传导区域(302)相同的电势上，其中在光电子半导体芯片运行时，p型金属化部(20)处于与所述p型传导区域(302)相同的电势上，并且其中第一镜(10)具有至少一个开口，p型金属化部(20)通过所述开口与p型传导区域(302)导电连接。

Description

光电子半导体芯片
技术领域
提出一种光电子半导体芯片。
背景技术
发明内容
要解决的目的还在于，提出一种光电子半导体芯片，所述光电子半导体芯片具有改进的老化性能和/或改进的效率。
光电子半导体芯片例如为发射辐射的光电子半导体芯片。半导体芯片例如能够为发光二极管芯片或激光器芯片。光电子半导体芯片能够在运行中产生光。尤其可行的是，光电子半导体芯片产生UV辐射光谱范围中的光直至红外范围中的光，尤其可见光。替选地可行的是，光电子半导体芯片为探测辐射的半导体芯片，例如为光电二极管。
根据至少一个实施方式，光电子半导体芯片包括半导体本体，所述半导体本体具有n型传导区域、p型传导区域和在n型传导区域和p型传导区域之间的有源区域。半导体本体具有主延伸方向，所述主延伸方向垂直于n型传导区域、p型传导区域和有源区域的堆叠方向伸展。在此，半导体本体例如能够基于氮化物化合物半导体材料、例如AlGaInN或磷化物化合物半导体材料，例如InGaAlP。
基于“氮化物化合物半导体材料”在该上下文中表示，半导体本体或其至少一部分、尤其优选至少有源区域具有氮化物化合物半导体材料、优选AlnGamIn1-n-mN或由其构成，其中0≤n≤1，0≤m≤1并且n+m＜1。在此，所述材料不必强制性地具有根据上式的数学精确的组分。更确切地说，所述材料例如能够具有一种或多种掺杂物质以及附加的组成部分。然而出于简单性，上式仅包含晶格的主要组成部分，即Al、Ga、In、N，即使这些主要组成部分部分地通过少量其他物质替代和/或补充时也如此。
半导体本体的n型传导区域借助至少一种n型掺杂物质、例如借助硅掺杂。在p型传导区域中，半导体本体借助至少一种p型掺杂物质、例如借助镁掺杂。
在p型传导区域和n型传导区域之间设置有有源区域。有源区域例如能够构成为多量子阱结构。在光电子半导体芯片运行时，在有源区域中例如产生电磁辐射。电磁辐射在此通过载流子的复合产生，所述复合在多量子阱结构中进行。替选地在有源区域中能够通过产生载流子对进行电磁辐射的探测。
根据至少一个实施方式，光电子半导体芯片具有第一镜，所述第一镜包含第一金属性的层。第一镜能够包括另一导电金属性的层，所述另一导电金属性的层能够由金属或金属化合物构成或构成为金属性的层堆。第一镜例如具有主延伸平面，所述主延伸平面垂直于半导体本体的生长方向延伸。
第一镜具有对于在光电子半导体芯片运行时产生的电磁辐射而言高的反射率。例如，第一镜的反射率在波长为450nm和/或550nm的情况下至少为75％、尤其至少为85％、例如至少为90％。
根据至少一个实施方式，光电子半导体芯片包括p型金属化部。p型金属化部能够具有对于在光电子半导体芯片运行时产生的电磁辐射而言高的反射率。例如，p型金属化部的反射率在波长为450nm的情况下至少为50％、尤其至少为65％、例如至少为80％。尤其地，p型金属化部能够形成第二镜。例如，p型金属化部能够将在光电子半导体芯片运行时产生的电磁辐射的至少一部分反射。
p型金属化部能够包括导电的第二金属性的层，所述第二金属性的层由金属或金属化合物或金属性的层堆形成。
根据至少一个实施方式，在半导体芯片运行期间，第一镜不处于与p型传导区域相同的电势上。在半导体芯片运行时，p型传导区域置于与n型传导区域不同的电势上。例如，第一镜在运行时与p型传导区域相比具有更小的相对于n型传导区域的电势差。尤其地，第一镜的导电区域、例如第一镜的第一金属性的层和n型传导区域位于相同的电势上。“位于相同的电势上”在该上下文中表示，可能的电势差能够仅归因于第一镜和n型传导区域之间的接触电阻。第一镜因此能够与半导体本体的n型传导区域导电连接。这就是说，第一镜的导电区域于是与半导体本体导电连接。
根据至少一个实施方式，在半导体芯片运行时，p型金属化部位于与p型传导区域相同的电势上。这就是说，导电区域、例如p型金属化部的第二金属性的层与半导体本体的p型传导区域导电连接。尤其地，p型传导区域经由p型金属化部导电接触。“处于相同的电势上”在该上下文中表示，可能的电势差能够仅归因于p型金属化部和p型传导区域之间的接触电阻。
根据至少一个实施方式，第一镜具有至少一个开口，通过所述开口，p型金属化部与p型传导区域导电连接。在此，第一镜中的开口能够是留空部，所述留空部例如横向于或垂直于镜的主延伸平面完全穿透该镜。在第一镜的开口中设置有p型金属化部的一部分。p型金属化部的所述部分能够直接地与p型传导区域电连接和机械连接。替选地，p型金属化部的所述部分能够借助于其他的导电结构、尤其电流扩展层与p型传导区域导电连接。
p型金属化部能够具有如下区域，在所述区域中，p型金属化部基本上平行于第一镜的主延伸平面伸展。附加地，p型金属化部能够具有其他区域，在所述其他区域中，第二镜垂直于或横向于第一镜的主延伸平面伸展。p型金属化部的导电材料通过第一镜的开口进入到所述其他区域中，并且在所述区域中与半导体本体的p型传导区域导电连接。
尤其地，p型传导区域和p型金属化部之间的接触区域反射性地构成。p型金属化部的导电部分不与第一镜的导电部分直接物理接触。第一镜的导电部分和p型金属化部的导电部分例如通过第一镜的第一电介质或与p型金属化部接触的第二电介质彼此分离。这就是说，第一镜的第一电介质能够与p型金属化部直接物理接触。尤其地，第二电介质能够与第一镜的导电部分直接物理接触。
根据至少一个实施方式，光电子半导体芯片包括半导体本体，所述半导体本体具有n型传导区域、p型传导区域和设置在n型传导区域和p型传导区域之间的有源区域。光电子半导体芯片此外包括：第一镜，所述第一镜包含第一金属性的层；和p型金属化部，所述p型金属化部包含第二金属性的层，其中在半导体芯片运行时，第一镜不处于与p型传导区域相同的电势上。在光电子半导体芯片运行时，p型金属化部处于与p型传导区域相同的电势上。第一镜具有至少一个开口，通过所述开口，p型金属化部与p型传导区域导电连接。
此外，在此描述的光电子半导体芯片基于如下考虑。在光电子半导体芯片、例如发光二极管芯片中可行的是，使用镜，所述镜具有金属性的层。有利地，金属性的层尽可能靠近半导体本体设置并且包括有利地对于在半导体芯片中产生的电磁辐射具有高的反射率的材料。所述材料能够是如下材料，所述材料在电场中、尤其在与湿气接触的情况下倾向于形成离子，所述离子又在电场中倾向于迁移。尤其阳离子倾向于迁移从而能够造成分流，所述分流降低组件的效率或导致组件失效。
在此描述的半导体芯片现在还使用如下构思，包括金属性的层的第一镜置于如下电势上，所述电势不对应于p型传导区域的电势。第一镜的第一金属性的层的材料在其位于不同于p型传导区域的电势上时对湿气的敏感度低得多，因为迁移倾向大程度地降低。
有利地，借助于所述布置，能够降低形成阳离子的风险，这引起光电子半导体芯片的改进的可靠性和改进的耐湿性。附加地，由于形成阳离子的风险降低，第一镜能够尤其靠近半导体本体设置，由此在半导体芯片中产生的电磁辐射能够有效地反射并且随后耦合输出。
根据至少一个实施方式，光电子半导体芯片的第一镜位于与n型传导区域相同的势能上。这就是说，在第一镜和n型传导区域之间的可能的势能差仅由第一镜和n型传导区域之间的接触电阻造成。第一镜的导电部分、尤其第一金属层在此能够经由第一过孔与半导体本体的n型传导区域导电连接，并且直接与其物理接触。第一过孔在此至少部分地延伸穿过半导体本体。尤其地，p型传导区域和有源区域由第一过孔穿透。平行于半导体本体的主延伸平面，第一过孔例如能够具有圆形的、卵形的或四边形的轮廓。
半导体本体的n型传导区域能够经由第一镜导电接触和运行。通过将第一金属性的层处于与n型传导区域相同的电势上的方式而有利的是：大程度地降低形成阳离子的风险。
根据至少一个实施方式，第一金属性的层包含下述元素的一种或组合或由其构成：Ag(银)、Al(铝)、Rh(铑)、Au(金)。所述元素能够作为化合物或以元素形式存在于第一金属性的层中。由铑构成的第一金属性的层有利地是尤其惰性的，从而具有高的化学稳定性。优选地，第一金属性的层借助银形成，银有利地对于在可见波长范围中、尤其在蓝光波长范围中的光具有尤其高的反射率。令人惊讶地已经证实的是，银在其处于与n型传导区域相同的电势上时不倾向于形成阳离子，从而存在这种离子迁移的小的风险。
根据至少一个实施方式，第一镜的朝向有源区域的面积份额大于p型金属化部的朝向有源区域的面积份额。第一镜的或p型金属化部的朝向有源区域的面积份额尤其能够平行于有源区域的主延伸平面伸展。此外，第一镜的或p型金属化部的一部分能够穿透有源区域。这就是说，有源区域能够具有开口，第一镜或p型金属化部在所述开口中伸展。
第一镜对于在有源区域中产生的电磁辐射具有尤其高的反射率。因此，在有源区域中产生的电磁辐射有利地尤其有效地借助于第一镜的朝向有源区域的高的面积份额反射。
根据至少一个实施方式，第一镜具有如下反射率，所述反射率大于p型金属化部的反射率。尤其地，第一镜的朝向有源区域的一侧与p型金属化部的朝向有源区域的一侧相比具有更高的反射率。例如，第一金属性的层能够由如下材料形成，所述材料与第二金属性的层的材料相比具有更高的反射率。有利地，借助于第一镜的高的反射率，改进光电子半导体芯片的效率。在此可行的是，第一金属性的层借助如下材料形成，所述材料具有在电场中高的迁移倾向。例如，第一金属性的层在此由银或铝形成。p型金属化部的第二金属性的层于是借助金属、如铑形成，所述金属在电场中迁移的倾向小。
根据至少一个实施方式，第一镜的主延伸平面设置在半导体本体和p型金属化部之间。
换言之，第一镜完全地或大部分地设置在p型金属化部和半导体本体之间。“大部分”在此表示，第一镜的材料的至少50％、优选至少65％、例如至少80％设置在p型金属化部和半导体本体之间。有利地，由于第一镜的主延伸平面、半导体本体和p型金属化部的设置，与p型金属化部相比，产生的光的更大部分射到第一镜上。尤其地，产生的光的至少25％、优选至少30％、例如至少40％射到第一镜上。因为第一镜对于产生的光具有尤其高的反射率，所述布置引起组件的尤其高的效率。
根据至少一个实施方式，第一镜具有开口，并且p型金属化部至少部分地设置在第一镜的开口中。第一镜的开口从朝向半导体本体的一侧沿朝背离半导体本体的一侧的方向完全延伸穿过镜。至少第二金属性的层设置在开口中。第一镜的导电部分在开口的区域中不与p型金属化部的导电部分直接接触。在开口的区域中，在第一镜的导电部分和p型金属化部的导电部分之间沿横向方向设置有电介质，即电绝缘材料。
第一镜中的开口和设置在开口之内的材料例如形成第二过孔，借助于所述第二过孔将p型传导区域和p型金属化部导电连接。第一镜中的开口在第一镜的主延伸平面中例如具有圆形的、卵形的或四边形的轮廓。p型金属化部于是在第一镜的开口之内平行于第一镜的主延伸平面具有圆形的、卵形的或四边形的轮廓，其中横向延伸、例如第二金属性的层的轮廓的半径小于第一金属性的层中的开口的轮廓的横向延伸。通过第一镜中的开口，p型传导区域和第二金属性的层彼此导电连接。
尤其地，在半导体芯片中，第一过孔的数量小于第二过孔的数量。例如，第二过孔的数量是第一过孔的数量的三至五倍大。有利地，产生的电磁辐射在第一镜的开口的区域中射到p型金属化部上。因此，在第二过孔的区域中也反射电磁辐射，由此提高半导体芯片的效率。
根据至少一个实施方式，第一金属性的层在朝向有源区域的一侧上由第一电介质覆盖。第一电介质与第一金属性的层直接物理接触，并且将第一金属性的层在其朝向有源区域的面上至少部分地覆盖，尤其除了与半导体本体的接触面之外完全地覆盖。附加地，第一电介质能够遮盖第一金属性的层的其他侧。
第一电介质为低折射率的材料，所述材料在波长为450nm的情况下具有最高1.5的折射率，所述材料例如为氧化硅(SiO2)。以与全反射的临界角相比更小的角度射到第一电介质上的电磁辐射极其低损耗地反射。仅以与全反射的临界角相比更大的角度射到第一电介质上的电磁辐射射到第一金属性的层上。
替选地，第一电介质能够由折射率不同的多个层形成，使得由不同层形成布拉格镜。在该情况下，例如层中之一包括二氧化硅，并且层中另一层包括二氧化钛。
与此类似地，第二金属性的层在其朝向有源区域的一侧上至少部分地由第二电介质遮盖。第二电介质与第二金属性的层直接物理接触并且将第二金属性的层在其朝向有源区域的面上至少部分地覆盖，尤其除了与半导体本体的接触面之外完全地覆盖。附加地，第二电介质能够遮盖第二金属性的层的其他侧。第二电介质能够为具有低折射率的材料，例如氧化硅(SiO2)。第二电介质能够由折射率不同的不同材料的多层构成，由此形成布拉格镜。
第一电介质能够局部地与第二金属性的层直接物理接触。第二电介质能局部地与第一金属性的层直接物理接触。尤其地，在穿过第一镜或p型金属化部的过孔的区域中，第一镜的导电部分能够与第二电介质、尤其p型金属化部的层直接物理接触。在穿过第一镜或p型金属化部的过孔的区域中，p型金属化部的导电部分能够与第一镜直接物理接触。在该情况下，第一或第二电介质用作为第一和第二金属性的层之间的电绝缘层。
此外，第一和第二电介质能够具有尤其高的密封性。因此，在第一或第二电介质遮盖第一或第二金属性的层的区域中，减小湿气进入至第一或第二金属性的层。尤其第一和/或第二电介质实现：借助在电场中倾向于迁移的材料、例如银(Ag)或铝(Al)形成第一和/或第二金属性的层。
有利地，借助于第一和/或第二电介质，能够将第一镜和/或p型金属化部的反射率提高。如果在金属镜、尤其p型金属化部上游设置有低折射率的电介质，例如氧化硅，那么这在电磁辐射入射角小的情况下引起全反射，并且能够在与位于其下游的金属镜组合的情况下是有利的。第一镜和/或p型金属化部的反射率能够在如下情况下进一步地提高：电介质成形为由不同电介质构成的层堆，以构成布拉格镜。布拉格镜有利地附加地具有对于如下电磁辐射而言的高反射率，所述电磁辐射以小的角度射到第一和/或第二镜上。
根据至少一个实施方式，第一镜沿横向方向超出半导体本体。第一镜基本上平行于半导体本体的主延伸平面伸展。第一镜平行于半导体本体的生长方向至少部分地不由半导体本体遮盖。尤其，第一金属性的层垂直于第一镜的主延伸平面不完全地由半导体本体遮盖。
在第一金属性的层不由半导体本体遮盖的区域中，存在湿气进入至第一金属性的层的提高的风险。有利地，第一金属性的层不倾向于形成阳离子，尤其Ag+离子，使得第一金属性的层也能够设置在不通过半导体本体遮盖的区域中。由此，反射面增大并且光电子半导体芯片的效率改进。例如反射面比半导体本体的平行于半导体本体的主延伸平面的面积大5％至10％。
例如，薄膜LED能够具有至少一个第一接触结构，所述第一接触结构可从光电子半导体芯片的朝向半导体本体的一侧触及。在该情况下，第一金属性的层能够沿横向方向超出半导体本体。因此，借助于第一金属性的层与n型传导区域导电连接的第一接触结构能够直接与第一金属性的层连接。有利地，由于所述布置，不需要其他导电结构来将第一接触结构与第一金属性的层导电连接。
已经得出的是，第一镜的面积份额由于其与n型传导区域的电接触能够被提高。借助银(Ag)形成的镜不必由半导体堆完全遮盖，因为降低形成Ag+离子的风险。这尤其是可行的，因为在半导体芯片运行时，第一镜不位于与p型传导区域相同的电势上。
从第一镜的更大的面积中，得出光电子半导体芯片的更高的反射率，这正面地作用于光电子半导体芯片的效率。
根据至少一个实施方式，p型金属化部至少部分地由与第一镜相同的材料形成。尤其地，第二金属性的层部分地由与第一金属性的层相同的材料形成。第二金属性的层能够包括多种金属性的材料，所述金属性的材料在单独的工艺步骤中沉积。在此，第二金属性的层的金属材料能够在与第一金属性的层的至少一部分相同的工艺步骤中沉积。尤其地，第二金属性的层在第二过孔的区域中设置在第一金属性的层的开口中的部分由与第一金属性的层相同的材料形成。第一镜和p型金属化部的由相同材料形成的金属性的层不彼此导电连接。
例如，第一和第二金属性的层通过留空部彼此分离，所述留空部平行于主延伸平面具有环形的或框架形的轮廓并且用电绝缘材料填充。尤其地，电绝缘材料能够通过第一和/或第二电介质形成。
因为第一金属性的层局部地承担第二金属性的层的功能，所以有利地第一和第二电介质中的留空部的成形在两个分离的工艺步骤中进行。由此，穿过第一和第二电介质的所需要的刻蚀深度减小。在刻蚀工艺的宽高比相同的情况下，因此能够实现沿横向方向具有减小的大小的留空部。根据至少一个实施方式，第一镜和n型传导区域借助于第三过孔导电地彼此连接，其中第三过孔垂直于或横向于半导体本体的主延伸平面完全地穿透半导体本体。第三过孔完全地延伸穿过p型传导区域、n型传导区域和有源区域。在此，第三过孔的端侧完全地借助电绝缘材料遮盖，所述端侧将半导体本体的朝向第一镜的一侧与半导体本体的背离第一镜的一侧连接。导电材料设置在第三过孔中，其中导电材料不与第三过孔的端侧直接物理接触。导电材料将n型传导区域和第一镜彼此导电连接。在此，n型传导区域设置在有源区域的背离第一镜的一侧上。第一镜经由导电材料与n型传导区域的背离第一镜的一侧导电连接。根据至少一个实施方式，p型金属化部具有第四过孔，导电的第一接触结构延伸穿过所述第四过孔。在此，第一接触结构与第一镜导电连接。p金属化部中的第四过孔能够平行于p型金属化部的主延伸平面具有圆形的、卵形的或四边形的轮廓。引导穿过p型金属化部的开口的第一接触结构与第一镜导电连接，使得借助于第一接触结构能够电接触第一金属性的层。这就是说，第一接触结构能够具有向外露出的面，经由所述面能够电接触第一金属性的层。例如，第一接触结构能够由金属、尤其金，或焊料形成。
第一接触结构在第四过孔的区域中在全部横向侧上由电介质包围，使得在第一接触结构和第二金属性的层之间不存在直接物理接触。
尤其地，第四过孔能够实现芯片倒装构造，其中各一个用于n型传导区域的第一接触结构和用于p型传导区域的第二接触结构设置在与发射侧相对置的后侧上。
有利地，第一金属性的层不具有向外露出的面，由此第一金属性的层尤其好地被保护免受环境影响，这又改进半导体芯片的可靠性。
根据至少一个实施方式，有源区域沿横向方向完全由第一镜包围。例如，借助第一金属性的层形成的第一过孔能够沿横向方向完全地包围有源区域。尤其地，第一过孔平行于半导体本体的主延伸平面能够具有网格形的结构。这就是说，第一过孔将半导体芯片的有源区域分成多个子区域，也称作为像素，所述子区域沿横向方向分别完全由第一金属性的层包围。类似于此，p型传导区域也由第一过孔分成多个子区域，所述子区域沿横向方向分别完全由第一金属性的层包围。
例如，借助于第一金属性的层能够电接触n型传导区域，所述n型传导区域又与多个不直接物理接触的有源区域导电连接。各个有源区域的p型传导区域能够单独地接触并且通电，使得有源区域能够彼此分开地运行。半导体本体的第一和第二接触结构的总和比可单独操控的有源区域的总和至少大一。第一和第二接触结构为了操控各个像素而电耦合于操控电路。尤其地，在具有可单独操控的像素的光电子半导体芯片中能够移除生长衬底。有利地，这提高像素间对比度。
如果有源区域沿横向方向完全由第一镜包围，那么有利地减小电磁辐射的沿横向方向离开半导体芯片的份额。另一优点是，借助于第一过孔的网格状的设置，能够实现具有可单独运行的有源区域的像素化的半导体芯片。
根据至少一个实施方式，第一金属性的层从全部侧借助电绝缘材料遮盖。在该情况下，第一镜仅与电绝缘材料直接物理接触。这就是说，第一金属性的层不与n型传导区域或p型传导区域导电连接。
第一金属性的层能够仅与第一和/或第二电介质直接物理接触。这就是说，第一金属性的层的整个外面完全由第一和/或第二电介质覆盖。尤其地，第一金属性的层在朝向有源区域的一侧上仅与第一电介质直接接触并且在朝向有源区域的一侧上与第一和/或第二电介质直接接触。有利地，在该实施方式中，第一金属性的层被尤其好地封装，使得第一镜的金属被保护免受湿气影响。
根据至少一个实施方式，第二金属性的层不具有银。第二金属性的层例如具有铑(Rh)和/或铝(Al)。尤其地，第二金属性的层仅具有如下材料，所述材料是化学惰性的，使得降低形成离子的风险。
p型传导区域和p型金属化部能够在半导体芯片运行期间位于相同的电势上。根据经验，当第二金属性的层包含银时，在半导体芯片运行期间能够形成Ag+离子。Ag+离子倾向于电迁移，由此能够在半导体芯片中出现分流。有利地，当与p型传导区域位于相同电势上的金属材料不具有银时，半导体芯片可相对于湿气鲁棒地且可靠地运行。
附图说明
下面根据实施例和所述的附图详细阐述在此描述的光电子半导体芯片。
图1A、1B、1C、2、3、4、5A、5B和6示出在此描述的光电子半导体芯片的实施例的示意剖面图。
具体实施方式
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件相互间的大小关系不应视作为是符合比例的。更确切地说，各个元件为了更好的可视性和/或为了更好的理解能够夸大地示出。
图1A示出根据第一实施例的在此描述的光电子半导体芯片1的示意剖面图。光电子半导体芯片1包括半导体本体30。半导体本体30包括n型传导区域301、p型传导区域302和有源区域303。当前的n型传导区域301由n型掺杂的氮化物化合物半导体材料形成。当前的p型传导区域302由p型掺杂的氮化物化合物半导体材料形成。在n型传导的和p型传导的区域之间设置有源区域303。有源区域303设计用于，在半导体芯片1的常规运行中，产生在可见的波长范围中的电磁辐射。
此外，光电子半导体芯片1包括第一镜10和p型金属化部20。第一镜10包括第一金属性的层101和第一电介质102。第一镜10的第一金属性的层101例如包含银、铝或铑。尤其地，第一金属性的层101由银构成。第一电介质102设置在第一金属性的层101的朝向有源区域的一侧上。第一电介质102具有对于湿气尤其小的渗透性，并且例如能够由氧化硅、SiO2形成。此外，光电子半导体芯片1包括p型金属化部20，所述p型金属化部包括第二金属性的层201或者由所述层构成。与p型金属化部相邻地设置有第二电介质202，所述第二电介质尤其能够连同p型金属化部一起形成第二镜。
第二金属性的层201例如由铑或铝形成。第二电介质具有对于湿气的尤其小的渗透性，并且例如由氧化硅、氮化硅或氧化铝形成。不仅第一镜10、而且p型金属化部20在制造公差的范围中平行于半导体本体30的主延伸平面延伸。第一镜10设置在p有源区域302的背离有源区域303的一侧上。p型金属化部20设置在第一镜10的背离半导体本体30的一侧上。第一金属性的层101和第二金属性的层201不直接彼此导电连接。第一电介质102能够直接与第二金属性的层201和/或第二电介质202物理接触。第二电介质202能够与第一电介质102和/或与第一金属性的层101直接物理接触。
半导体本体30具有第一过孔61，借助于所述第一过孔，第一金属性的层101与n型传导区域301导电连接。第一过孔61平行于半导体本体30的主延伸平面具有圆形的轮廓。尤其地，第一过孔61在n型传导区域301和第一金属性的层101之间的导电连接由与第一金属性的层101相同的材料形成。附加地，另一导电材料能够设置在第一金属性的层101和n型传导区域301的接触区域中。借助于第一电介质61，第一金属性的层101与半导体本体30的p型传导区域302和有源区域303电绝缘。
此外，p型金属化部20借助于第二过孔62与p型传导区域302导电连接。这就是说，第一镜10具有至少一个开口，通过所述开口，p型金属化部20与半导体本体30的p型传导区域302导电连接。尤其地，p型传导区域302和第二金属性的层201的导电连接能够由第二金属性的层201的材料形成。
在第二金属性的层201和p型传导区域302之间的接触区域中设置有第二电流扩展层432。第二电流扩展层432的特征在于平行于半导体本体30的主延伸平面的高的横向电导率。尤其地，第二电流扩展层432由透明材料、如透明导电氧化物、例如ITO形成，所述透明材料具有对在有源区域303中产生的电磁辐射的尤其小的吸收或反射。第二过孔62沿着第一镜10的主延伸平面例如具有圆形的轮廓。
p型金属化部20与焊料层40直接物理接触。焊料层40在背离第一镜的一侧上完全地覆盖p型金属化部。焊料层40不仅用于第二金属性的层201的电接触，而且也用于第二金属性的层201的封装。尤其地，焊料层40对于湿气具有尤其小的渗透性。在焊料层40的背离p型金属化部20的一侧上设置有载体41。载体41与焊料层40直接物理接触。载体41至少部分地给予光电子半导体芯片其机械稳定性。半导体本体30的p型传导区域302借助于载体41导电接触。这就是说，载体41在半导体芯片1的运行期间基本上位于与p型传导区域302相同的电势上。载体例如能够借助硅、锗或金属形成。
在第一镜10和p型金属化部20之间的区域中能够设置有导电的第一电流扩展层431。尤其地，导电的第一电流扩展层431与第一金属性的层101和第一接触结构421直接物理接触。借助于第一接触结构421，第一金属性的层101能够从外部导电接触。例如，第一接触结构421由金属、尤其金形成。在光电子半导体芯片1运行时，半导体本体30借助于第一接触结构421和焊料层40接触和运行。
在示出的实施方式中，图1A中，第一金属性的层101垂直于其主延伸方向不完全地由半导体本体30遮盖。这就是说，第一金属性的层101沿至少一个横向方向超出半导体本体30。
图1B示出根据第二实施例的在此描述的光电子半导体芯片1的示意剖面图。第二实施例与参见图1A的第一实施例相比示出第一电流扩展层431的替选的实施方案，所述电流扩展层与第一金属性的层101直接接触。在此，第一电流扩展层431设置成，使得半导体本体30沿竖直方向不完全与其重叠。相反地，第一金属性的层101相对于第一实施例具有提高的厚度，这引起第一金属性的层101中的更高的横向电导率。
图1C示出根据第三实施例的在此描述的光电子半导体芯片的示意剖面图。与参见图1B的第二实施例不同地，在第三实施例中在第一接触结构421和第一金属性的层之间不设置第一电流扩展层431。在该情况下，第一金属性的层沿全部横向方向超出半导体本体。
图2示出根据第四实施例的在此描述的光电子半导体芯片1的示意剖面图。第四实施例与第一实施例的区别在于第二过孔62的构造，所述第二过孔将第二金属性的层201和第二电流扩展层432导电地彼此连接，所述第二电流扩展层设置在p型传导区域302上。第一金属性的层101在第二过孔62的区域中具有留空部，所述留空部平行于第一金属性的层101的主延伸方向具有环形的轮廓。留空部垂直于第一金属性的层101的主延伸方向完全地延伸穿过第一金属性的层101。在环形的留空部的中央中设置有导电材料，所述导电材料由与第一金属性的层相同的金属构成。设置在环形的留空部的中央中的材料与第二金属性的层201和第二电流扩展层432直接物理接触。尤其地，设置在环形的留空部的中央中的材料由与第一金属性的层相同的材料形成并且在相同的工艺步骤中沉积。
有利地，借助于环形的留空部，导电材料在自校准工艺中设置在第二过孔62的中央中。这就是说，第二金属性的层202相对于第一金属性的层201在横向方向上的定位精度的公差大于在参见图1A的第一实施方式中。由此简化了半导体芯片的制造工艺。
图3示出根据第五实施例的在此描述的光电子半导体芯片1的示意剖面图。第五实施例示出光电子半导体芯片1，所述光电子半导体芯片包括载体41。在载体41上在主面上设置有第二金属性的层201。第二金属性的层201能够由焊料材料、金、铑、铝或银形成。在第二金属性的层201的背离载体41的一侧上设置有第二电介质202。第二电介质202与第二金属性的层201直接物理接触。
在第二电介质202的背离第二金属性的层201的一侧上设置有第一金属性的层101。第一金属性的层101由铝或银形成。在第一金属性的层101的背离第二电介质202的一侧上设置有第一电介质102。第一电介质102将第一金属性的层101在其背离第二金属性的层201的一侧上遮盖。
第一电介质101例如能够由氧化硅形成。在第一电介质102的背离第一金属性的层101的一侧上设置有半导体本体30。半导体本体30包括n型传导区域301、p型传导区域302和有源区域303。半导体本体30的主延伸平面平行于载体41的主延伸平面伸展。有源区域303设置在n型传导区域301和p型传导区域302之间，其中p型传导区域302与第一电介质102直接物理接触。
半导体本体30具有第三过孔63，所述第三过孔沿竖直方向垂直于半导体本体30的主延伸平面完全延伸穿过半导体本体30。第三过孔63此外沿竖直方向完全地延伸穿过第一电介质102。第三过孔63将第一金属性的层101与半导体本体30的n型传导区域301导电连接。第三过孔63在半导体本体30的主延伸平面中优选具有圆形的轮廓。
第三过孔63的侧面是如下面，所述面将半导体本体30的背离载体41的一侧与半导体本体30的朝向载体41的一侧连接。所述侧面用电绝缘材料覆层。在第三过孔63的区域中设置有导电材料，所述导电材料将第一金属性的层101和n型传导区域301彼此导电连接。在此，导电材料不与第三过孔63的侧面直接物理接触。这就是说，侧面仅与电绝缘材料直接接触。
光电子半导体芯片根据参见图3的第五实施例具有第二过孔62。第二过孔62沿竖直方向完全延伸穿过第一电介质102、第一金属性的层101和第二电介质202。第二过孔62由导电材料形成并且将p型传导区域302与第二金属性的层201导电连接。平行于载体41的主延伸平面，第二过孔62具有圆形的轮廓。第二过孔62的导电材料例如能够包含铑、金、铝或银。尤其，第二过孔62的导电材料能够包括铂、金或铟锡氧化物。
此外，根据第五实施例的光电子半导体芯片具有第一接触结构421。第一接触结构421具有向外露出的表面并且与第一金属性的层101导电连接。在光电子半导体芯片1运行时，将半导体本体经由第一接触结构421和载体41电接触和通电。
附加地，在半导体本体30的不通过第三过孔63形成或不与第二过孔62或第一电介质102直接接触的面上，由第三电介质402遮盖。有利地，第三电介质402保护半导体本体30免受环境影响，如例如湿气影响。
图4示出根据第六实施例的在此描述的光电子半导体芯片1的示意剖面图。光电子半导体芯片1包括载体41，在所述载体的表面上设置有半导体本体30。尤其地，载体41能够为生长衬底，在所述生长衬底上外延生长半导体本体。半导体本体30包括n型传导区域301、p型传导区域302和有源区域303。n型传导区域301设置在载体41的主面上，其中n型传导区域和载体直接物理接触。有源区域303设置在n型传导区域301的背离载体的一侧上，并且p型传导区域302设置在有源区域302的背离n型传导区域301的一侧上。在p型传导区域302的背离有源区域303的一侧上设置有第二电流扩展层432，经由所述第二电流扩展层电接触半导体本体的p型传导区域302。
在半导体本体30的背离载体41的一侧上设置有第一镜10。第一镜10包括第一金属性的层101和第一电介质102。第一金属性的层101与n型传导区域301导电连接。在此，第一金属性的层101与n型传导区域301直接物理接触。在第一过孔61的区域中，在第一金属性的层101和n型传导区域301之间的接触区域中设置有另一导电材料50。另一导电材料50例如为透明导电氧化物，尤其为铟锡氧化物。有利地，另一导电材料降低第一金属性的层101和n型传导区域301之间的接触电阻。
第二电流扩展层432、p型传导区域302和有源区域303由第一过孔61横向于其主延伸方向完全地穿透。第一过孔61的侧面完全由第一电介质102覆盖。第一金属性的层101借助于第一过孔61与n型传导区域301导电连接。将n型传导区域301与第一金属性的层101导电连接的材料是与第一金属性的层101的材料相同的材料。
n型传导区域301沿横向方向超出有源区域303和p型传导区域302。在该情况下，第一金属性的层101和第一电介质102设置在p型传导区域302和有源区域303的侧面上。因此，第一金属性的层101附加地在第一过孔61之外的其他区域中与n型传导区域301导电连接。这就是说，第一镜10沿横向方向超出p型传导区域302和有源区域303。在此，第一金属性的层101的全部朝向有源区域303的侧部由第一电介质102遮盖。尤其地，有源区域303沿横向方向完全由第一镜10包围并且第一金属性的层101处于与n型传导区域301相同的电势上。
在第一镜10的背离半导体本体30的一侧上设置有p型金属化部20。p型金属化部20包括第二金属性的层201。此外，第二电介质202能够设置成与p型金属化部接触。第二电介质202与第一金属性的层101直接物理接触。p型金属化部20的主延伸平面基本上平行于第一镜10的和半导体本体30的主延伸平面伸展。
第一镜10具有第二过孔62，所述第二过孔沿竖直方向完全延伸穿过第一镜10。借助于第二过孔62，第二金属性的层201与第二电流扩展层432导电连接。在第二金属性的层201和第二电流扩展层432之间的导电连接在此能够由与第二金属性的层201相同的材料形成。在第二金属性的层201和第二电流扩展层432之间的导电连接的侧面完全延伸穿过第一电介质102或第二电介质202。p型传导区域302借助于第二金属性的层201导电接触，并且n型传导区域301借助于第一金属性的层101导电接触，使得半导体本体30经由第一金属性的层101和第二金属性的层201能够通电。
第一金属性的层101和第二金属性的层201不直接彼此导电连接。
n型传导区域301的横向电导率能够大于第二电流扩展层432的横向电导率。有利地，有源区域303中的电流密度在运行期间是均匀的。第二过孔62的高的数量能够实现均匀地将电流注入到有源区域303中。尤其地，第二过孔62的数量大于第一过孔61的数量。
在p型金属化部20的背离第一镜的一侧上设置有第三电介质402。第三电介质402遮盖第二电介质202的背离半导体本体30的面。在第三电介质402的背离p型金属化部的一侧上设置有第一接触结构421和第二接触结构422。第三电介质402具有至少一个开口，所述开口完全由第二接触结构422穿透，使得第二接触结构422与第二金属性的层201导电连接。
附加地，光电子半导体芯片1具有第四过孔64，所述第四过孔将第三电介质402、第二电介质202和第二金属性的层201横向于其主主延伸方向完全穿透。通过第四过孔64，第一接触结构421与第一金属性的层101导电连接。第一接触结构421和第一金属性的层101之间的导电连接的侧面完全由第二电介质202和/或第三电介质402覆盖。这就是说，金属性的层201不与过孔64导电连接。
根据在图4中示出的实施方式，第一金属性的层101和第二金属性的层202不具有向外露出的面。这就是说，第一金属性的层101和第二金属性的层201的全部面与半导体本体30、电流扩展层432、电介质102、202、402或过孔61、62、64的导电材料直接接触。第一过孔61、第二过孔62和第四过孔64平行于半导体本体的主延伸平面具有圆形的轮廓。
图5A示出根据第七实施例的在此描述的光电子半导体芯片1的示意剖面图。与在图4中在第六实施例中示出的构造不同，将第一金属性的区域101与n型传导区域301导电连接的第一过孔61平行于半导体本体的主延伸平面具有线形的或网格形的轮廓。
这就是说，光电子半导体芯片1具有至少一个有源区域303，所述有源区域完全由第一过孔61的导电材料沿横向方向包围。完全由第一过孔61沿横向方向包围的有源区域303在此为像素化的光电子半导体芯片1的各个像素。在此，n型传导区域301与有源区域303的多个像素直接接触。p型传导区域302与有源区域303的刚好一个像素直接物理接触。借助于所述设置，有源区域303的各个像素能够从p型传导区域302的一侧起彼此单独地通电。
与在图4中示出的实施方式不同，在图5A中载体41不与半导体本体30直接接触。尤其地，载体41不为生长衬底。第七实施方式具有附加的焊料层40，所述焊料层设置在第一接触结构421和第二接触结构422的背离第三电介质402的一侧上。经由焊料层40，第一接触结构421和第二接触结构422与载体41导电连接。载体41能够具有电结构，经由所述电结构，能够操控和运行光电子半导体芯片1的各个像素。
光电子半导体芯片1在其侧面上具有第一金属性的层101的向外露出的面。所述露出的面在分割像素化的光电子半导体芯片1时形成。
图5B示出根据第八实施例的在此描述的光电子半导体芯片1的示意剖面图。与在图5A中示出的第七实施例不同，在p型金属化部20的背离第一镜10的一侧上不设置第三电介质402。尤其地，第二金属性的层在该实施例中包括反射材料，所述反射材料不倾向于形成离子，例如铑。
直接在第二金属性的层201的背离第一镜10的一侧上设置有第二接触结构422。借助于焊料层40，第二接触结构422与载体41导电连接。在第四过孔64上设置有第一接触结构421。第四过孔64将第一接触结构421与第一金属性的层101导电连接。尤其地，第四过孔64由与第二金属性的层201相同的材料形成。
图6示出根据第九实施例的在此描述的光电子半导体芯片1的示意剖面图。光电子半导体芯片1包括半导体本体30，所述半导体本体由n型传导区域301、p型传导区域302和有源区域303形成。有源区域303垂直于半导体本体30的主延伸平面设置在p型传导区域302和n型传导区域301之间。在p型传导区域302的背离有源区域的一侧上设置有第二电流扩展层432。第二电流扩展层432与p型传导区域302直接接触，并且完全地覆盖p型传导区域302的背离n型传导区域301的一侧。
在n型传导区域301的背离p型传导区域302的一侧上构成用于电接触n型传导区域301的第一接触结构421。在p型传导区域302的背离n型传导区域301的一侧上设置有第一镜10，所述第一镜包括第一金属性的层101和第一电介质102。在第一镜10的背离半导体本体30的一侧上设置有p型金属化部20。p型金属化部20包括第二金属性的层201。尤其地，p型金属化部20除了第二金属性的层201之外能够包括其他金属性的和非金属性的层。与第二金属性的层201接触地能够设置有第二电介质202。第二电介质202完全地覆盖第二金属性的层201的朝向第一金属性的层101的一侧。这就是说，第一金属性的层101和第二金属性的层201不直接物理接触。第一金属性的层101的全部不由第二电介质202覆盖的面借助第一电介质102覆盖，并且与其直接物理接触。
半导体本体30具有至少一个留空部65，所述留空部横向于、尤其垂直于半导体本体30的主延伸平面穿过第二电流扩展层432延伸进入到n型传导区域301中。第一镜10在留空部中能够沿着第二电流扩展层432、p型传导区域和可能沿着n型传导区域的侧面伸展。留空部平行于半导体本体的主延伸平面具有线形的或网格形的轮廓。这就是说，光电子半导体芯片1具有至少一个有缘区域303，所述有源区域沿横向方向完全由第一镜10包围。完全由第一过孔61沿横向方向包围的有缘区域303在此为像素化的光电子半导体芯片1的各个像素。n型传导区域301与有源区域303的多个像素直接接触。p型传导区域302与有源区域303的刚好一个像素直接物理接触。借助于所述布置，有源区域303的各个像素能够从p型传导区域302的一侧起彼此独立地通电。
在留空部65的区域中，第一金属性的层101沿竖直方向完全由第一电介质102的材料或第二电介质202的材料穿透。这就是说，沿横向方向包围有源区域303的像素的第一金属性的层101不与第一金属性的层101的区域直接物理接触，所述第一金属性的层沿横向方向完全包围有源区域的相邻的像素。因此，有源区域303的各个像素能够沿着线性平面机械彼此分离，而第一金属性的层101在分离之后不具有向外露出的面。这就是说，第一金属性的层的全部面要么通过第一电介质102、要么通过第二电介质202覆盖。
此外，第一镜具有第二过孔62，借助于所述第二过孔，金属性的层201与第二电流扩展层432导电连接。第二电流扩展层432和第二金属性的层201之间的导电连接由第二金属性的层201的材料形成。第二过孔62的侧面借助第一电介质102和/或第二电介质202的材料完全覆盖或由其形成。第一金属性的层101在第二过孔的区域中与第二金属性的层202电绝缘。
在第二金属性的层201的背离第一镜10的一侧上设置有焊料层40。焊料层用作为第二金属性的层201的进而p型传导区域302的电接触部，也用于封装第二金属性的层201，以便保护其免受湿气影响。
在焊料层40的背离第二金属性的层201的一侧上设置有载体41。载体用作为进行机械稳定的元件并且能够实现p型传导区域的电接触。在运行中，n型传导区域301经由第一接触结构421电接触，并且p型传导区域302经由载体41电接触。尤其地，借助于载体41，各个像素的p型传导区域302能够彼此分离地接触和通电。
本发明不通过根据实施例进行的描述限制于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使所述特征或所述组合本身未详尽地在实施例中说明时也如此。
本申请要求德国专利申请102016106831.4的优先权，其公开内容在此通过参引并入本文。
附图标记列表
1 半导体本体
10 第一镜
101 第一金属性的层
102 第一电介质
20 p型金属化部
201 第二金属性的层
202 第二电介质
30 半导体本体
301 n型传导区域
302 p型传导区域
303 有源区域
40 焊料层
41 载体
402 第三电介质
421 第一接触结构
422 第二接触结构
431 第一电流扩展层
432 第二电流扩展层
61 第一过孔
62 第二过孔
63 第三过孔
62 第四过孔
65 留空部

Claims (10)

1.一种光电子半导体芯片(1)，所述光电子半导体芯片具有：
-半导体本体(30)，所述半导体本体包括n型传导区域(301)、p型传导区域(302)和设置在所述n型传导区域(301)和所述p型传导区域(302)之间的有源区域(303)，
-第一镜(10)，所述第一镜包含第一金属性的层(101)，和
-p型金属化部(20)，所述p型金属化部包含第二金属性的层(201)，其中
-在所述半导体芯片(1)运行时，所述第一镜(10)不位于与所述p型传导区域(302)相同的电势上，
-在所述半导体芯片运行时，p型金属化部(20)位于与所述p型传导区域(302)相同的电势上，
-所述第一镜(10)具有至少一个开口，所述p型金属化部(20)通过所述开口与所述p型传导区域(302)导电连接，
-其中所述有源区域(303)沿横向方向完全由所述第一镜(10)包围，
-所述第一金属性的层(101)的全部侧由电绝缘材料覆盖，和
-所述第一镜(10)的主延伸平面设置在所述半导体本体(30)和所述p型金属化部(20)的主延伸平面之间。
2.根据权利要求1所述的光电子半导体芯片(1)，
其中所述第一金属性的层(101)位于与所述n型传导区域(301)相同的电势上。
3.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第一金属性的层(101)包含下述元素中的一种或由其构成：Ag、Al、Rh、Au。
4.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第一镜(10)的朝向所述有源区域(303)的面积份额大于所述p型金属化部(20)的朝向所述有源区域(303)的面积份额。
5.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第一镜(10)具有如下反射率，所述反射率大于所述p型金属化部(20)的反射率。
6.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第一镜(10)具有开口，并且所述p型金属化部(20)至少部分地设置在所述第一镜(10)的所述开口中。
7.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第一金属性的层(101)在朝向所述有源区域(303)的一侧上由第一电介质(102)遮盖。
8.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第一镜(10)沿横向方向超出所述半导体本体(30)。
9.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述p型金属化部(20)至少部分地由与所述第一镜(10)相同的材料形成。
10.根据权利要求1或2所述的光电子半导体芯片(1)，
其中所述第二金属性的层(201)不具有银。
CN201780023767.8A 2016-04-13 2017-04-13 光电子半导体芯片 Active CN109075227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016106831.4A DE102016106831A1 (de) 2016-04-13 2016-04-13 Optoelektronischer Halbleiterchip
DE102016106831.4 2016-04-13
PCT/EP2017/059022 WO2017178627A1 (de) 2016-04-13 2017-04-13 Optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
CN109075227A CN109075227A (zh) 2018-12-21
CN109075227B true CN109075227B (zh) 2021-12-10

Family

ID=58549131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023767.8A Active CN109075227B (zh) 2016-04-13 2017-04-13 光电子半导体芯片

Country Status (5)

Country Link
US (1) US10629777B2 (zh)
JP (1) JP2019511844A (zh)
CN (1) CN109075227B (zh)
DE (1) DE102016106831A1 (zh)
WO (1) WO2017178627A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111168A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und einer zweiten stromverteilungsstruktur
DE102018125281A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US20220384395A1 (en) * 2021-05-27 2022-12-01 Meta Platforms Technologies, Llc High reflectivity wide bonding pad electrodes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340514A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd フリップチップ型光半導体素子
CN101868866A (zh) * 2007-12-06 2010-10-20 普瑞光电股份有限公司 改良式发光二极管结构
CN101971371A (zh) * 2008-03-31 2011-02-09 欧司朗光电半导体有限公司 光电子半导体芯片及其制造方法
CN103477452A (zh) * 2011-04-07 2013-12-25 欧司朗光电半导体有限公司 光电子半导体芯片
CN103828073A (zh) * 2011-09-16 2014-05-28 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
CN103928585A (zh) * 2013-01-14 2014-07-16 Lg伊诺特有限公司 发光器件
CN105103288A (zh) * 2013-04-05 2015-11-25 奥斯兰姆奥普托半导体有限责任公司 光电子半导体芯片和光电子模块
CN205092266U (zh) * 2015-09-16 2016-03-16 聚灿光电科技股份有限公司 一种倒装led芯片

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322300B2 (ja) 1997-11-14 2002-09-09 日亜化学工業株式会社 窒化ガリウム系半導体発光素子と受光素子
JP4330476B2 (ja) 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
JP5486759B2 (ja) 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5223102B2 (ja) 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
DE102008024327A1 (de) 2008-05-20 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
JP2009295611A (ja) 2008-06-02 2009-12-17 Sharp Corp 半導体発光素子及びその製造方法
DE102008051050A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Modul mit optoelektronischen Halbleiterelementen
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP5633477B2 (ja) 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
DE102011012924A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
JP5541261B2 (ja) * 2011-03-23 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5652373B2 (ja) 2011-03-24 2015-01-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
DE102011015821B4 (de) 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP2013021175A (ja) 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP5949294B2 (ja) 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP2013065773A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体発光素子
DE102012108763B4 (de) * 2012-09-18 2023-02-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und lichtquelle mit dem optoelektronischen halbleiterchip
JP6087096B2 (ja) 2012-09-26 2017-03-01 シャープ株式会社 半導体発光素子及びその製造方法
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
JP6013931B2 (ja) * 2013-02-08 2016-10-25 株式会社東芝 半導体発光素子
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
KR102075655B1 (ko) * 2013-06-24 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP6191441B2 (ja) * 2013-12-19 2017-09-06 日亜化学工業株式会社 発光素子
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014108373A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015108532A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340514A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd フリップチップ型光半導体素子
CN101868866A (zh) * 2007-12-06 2010-10-20 普瑞光电股份有限公司 改良式发光二极管结构
CN101971371A (zh) * 2008-03-31 2011-02-09 欧司朗光电半导体有限公司 光电子半导体芯片及其制造方法
CN103477452A (zh) * 2011-04-07 2013-12-25 欧司朗光电半导体有限公司 光电子半导体芯片
CN103828073A (zh) * 2011-09-16 2014-05-28 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
CN103928585A (zh) * 2013-01-14 2014-07-16 Lg伊诺特有限公司 发光器件
CN105103288A (zh) * 2013-04-05 2015-11-25 奥斯兰姆奥普托半导体有限责任公司 光电子半导体芯片和光电子模块
CN205092266U (zh) * 2015-09-16 2016-03-16 聚灿光电科技股份有限公司 一种倒装led芯片

Also Published As

Publication number Publication date
DE102016106831A1 (de) 2017-10-19
US10629777B2 (en) 2020-04-21
JP2019511844A (ja) 2019-04-25
US20190165215A1 (en) 2019-05-30
WO2017178627A1 (de) 2017-10-19
CN109075227A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US9590008B2 (en) Radiation-emitting semiconductor chip
US10043958B2 (en) Light emitting diode chip
US9853188B2 (en) Light-emitting diode chip with current spreading layer
US8878227B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US8710512B2 (en) Optoelectronic semiconductor chip comprising a reflective layer
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
US9299897B2 (en) Optoelectronic semiconductor chip having a plurality of active regions arranged alongside one another
US8866175B2 (en) Optoelectronic semiconductor chip
TWI639250B (zh) 具有反射式層序列的發光二極體晶片
CN109075227B (zh) 光电子半导体芯片
JP2019009438A (ja) 赤外線発光ダイオード
US10217792B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US20220406757A1 (en) Method for Producing Radiation-Emitting Semiconductor Chips, Radiation-Emitting Semiconductor Chip and Radiation-Emitting Component
US20220336700A1 (en) Radiation emitting semiconductor chip
US10347792B2 (en) Optoelectronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant