CN101971371A - 光电子半导体芯片及其制造方法 - Google Patents

光电子半导体芯片及其制造方法 Download PDF

Info

Publication number
CN101971371A
CN101971371A CN2009801090483A CN200980109048A CN101971371A CN 101971371 A CN101971371 A CN 101971371A CN 2009801090483 A CN2009801090483 A CN 2009801090483A CN 200980109048 A CN200980109048 A CN 200980109048A CN 101971371 A CN101971371 A CN 101971371A
Authority
CN
China
Prior art keywords
layer
electric connection
connection layer
semiconductor chip
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801090483A
Other languages
English (en)
Other versions
CN101971371B (zh
Inventor
卡尔·恩格尔
卢茨·赫佩尔
帕特里克·罗德
马蒂亚斯·扎巴蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101971371A publication Critical patent/CN101971371A/zh
Application granted granted Critical
Publication of CN101971371B publication Critical patent/CN101971371B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

提出了一种光电子半导体芯片。该半导体芯片具有半导体层序列(2)，其具有在第一导电类型的层(21)和第二导电类型的层(22)之间的设计用于产生辐射的有源层(23)。第一导电类型的层(21)与半导体层序列(2)的前侧(110)相邻。半导体层序列(2)包含至少一个凹处(3)，所述凹处从半导体层序列(2)的与前侧(110)对置的背侧(120)穿过有源层(23)延伸到第一导电类型的层(21)。第一导电类型的层(21)借助第一电连接层(5)穿过所述凹处(3)来电连接，其中第一电连接层(5)至少局部地覆盖半导体层序列(2)的背侧(120)。半导体芯片在所述凹处(3)的范围中包含过渡层(20)，该过渡层具有第一导电类型的层(21)的材料和第一电连接层(5)的材料构成的材料组合物。此外，提出了一种用于制造这种半导体芯片的方法。

Description

光电子半导体芯片及其制造方法
本申请涉及一种光电子半导体芯片和一种用于制造光电子半导体芯片的方法。
本申请的一个任务是提出一种具有改进的电光总效率的光电子半导体芯片。
该任务通过根据所附的权利要求所述的光电子半导体芯片和用于制造光电子半导体芯片的方法来解决。半导体芯片和方法的扩展方案和改进方案分别在从属权利要求中予以说明。权利要求的公开内容在此明确地通过引用结合到说明书中。
提出了一种具有半导体层序列的光电子半导体芯片，其具有在第一导电类型的层和第二导电类型的层之间的、设计用于产生辐射的有源层。
第一导电类型的层例如是n导电的层。于是，第二导电类型的层是p导电的层。可替选地，第一导电类型的层也可以是p导电的层而第二导电类型的层也可以是n导电的层。
有源层优选包含用于产生辐射的pn结、双异质结构、单量子阱结构(SQW，single quantum well)或者多量子阱结构(MQW，multi quantum well)。术语“量子阱结构”在此并未说明关于量子化维度方面的含义。其由此尤其包括量子槽、量子线和量子点以及这些结构的任意组合。对于多量子阱结构的例子在出版物WO 01/39282、US 5,831,277、US 6,172,382 B1和US 5,684,309中进行了描述，其公开内容通过引用结合于此。
第一导电类型的层与半导体层序列的前侧相邻。第二导电类型的层尤其是与半导体层序列的背侧相邻。半导体层序列的背侧与前侧对置地设置。半导体芯片尤其是设计用于从其前侧发射由有源层产生的电磁辐射。
根据至少一个实施形式，半导体层序列包含至少一个凹处，其从半导体层序列的背侧穿过有源层延伸至第一导电类型的层。
凹处于是是一种凹陷，其从背侧朝着前侧方向延伸到半导体层序列中。在一个扩展方案中，凹陷具有盲孔的形式。凹处例如具有中轴，该中轴相对于半导体层序列的主延伸平面垂直或者倾斜地走向。合乎目的地，凹处穿过第二导电类型的层和有源层。凹处尤其是从背侧延伸至第一导电类型的层中并且优选在第一导电类型的层的中间区域中结束。
第一导电类型的层在该实施形式中借助第一电连接层穿过凹处电连接，该第一电连接层至少局部地覆盖半导体层序列的背侧。合乎目的地，第一电连接层在凹处中借助电分离层对有源层和第二导电类型的层电绝缘。
第一电连接层至少局部地覆盖半导体层序列的背侧在此表示：第一电连接层的至少一部分在从前侧到背侧的方向上跟随在半导体层序列之后。然而，不必要的是，整个第一电连接层设置在背侧上。更确切地说，第一电连接层的部分区域从背侧延伸至凹处中直至第一导电类型的层。尤其是，第一电连接层在凹处的区域中与半导体层序列邻接。第一电连接层例如是金属层，即其具有一种金属或者多种金属或者由其构成。其设计用于将工作电流输送给半导体层序列。
如果第一导电类型的层具有中间区域，则该中间区域例如是电流分布层。对此，该中部层例如可以具有提高的掺杂材料浓度。例如，第一导电类型的掺杂材料的浓度在中间层中是在第一导电类型的层的朝着背侧的方向和/或朝着前侧的方向与中间区域邻接的部分区域中的五倍，尤其是10倍。可替选地或者附加地，中间区域可以具有交替的层的超晶格。在该超晶格的情况下，这些层例如具有交替的GaN和AlGaN层，在一个扩展方案中，具有小于或等于10nm的层厚度，优选小于或者等于5nm的层厚度，并且尤其是小于或者等于2nm的层厚度。可以设计的是，交替的层中的各一个层以第一导电类型的掺杂材料掺杂，而另外的层名义上不掺杂。
在该实施形式中，半导体芯片在凹处的区域中包含过渡层，该过渡层具有由第一导电类型的层的材料和第一电连接层的材料构成的材料组合物。尤其是，凹处和过渡层在横向上交叠。
过渡层具有由第一导电类型的层的材料和第一电连接层的材料构成的材料组合物，这在本上下文中尤其是理解为，第一导电类型的层的材料和第一电连接层的材料彼此混合。优选地，过渡层具有在第一导电类型的层的材料和第一电连接层的材料之间的统一的材料组合物(例如以合金的方式)。在此可能的是，第一电连接层的材料的比例在从背侧到前侧的过程中在过渡层的层厚度上连续地或者分级地降低。例如，第一电连接层的材料扩散至第一导电类型的层的材料中。
借助过渡层有利地实现了在第一电连接层和第一导电类型的层之间的特别低的接触电阻。优选地，接触电阻小于或者等于2×10-5Ohm/cm2，例如大约2×10-6Ohm/cm2。低的接触电阻尤其是在半导体芯片以大的工作电流譬如1A或者更大、例如1.4A或更大的工作电流驱动时是有利的。在大的工作电流的情况下，接触电阻可以主导半导体芯片的特性曲线。
在该实施形式的一个扩展方案中，凹处的最大横向伸展大于或者等于10μm。在另一扩展方案中，凹处的最大横向伸展小于或者等于30μm。
在另一扩展方案中，半导体芯片具有多个凹处，它们彼此间具有大于或者等于75μm的横向距离。在另一扩展方案中，横向距离小于或等于125μm。优选地，其具有在75μm到125μm之间的值，其中包括边界。凹处彼此间的横向距离在此是每个两个侧向相继的凹处之间的距离。
在后侧的俯视图中凹处的总面积在一个扩展方案中小于或者等于半导体层序列的背侧主面的百分之五，尤其是小于或者等于百分之二。背侧主面是半导体层序列的上侧的朝着背侧的部分。
因此，凹处的如此小的总面积对于半导体芯片的光学效率是有利的。传统的半导体芯片通常具有如下的电连接面：其覆盖半导体层序列的主面的百分之十或者更大。在此，第一导电类型的层的电连接的面积通过凹处的面积预先给定。有源面上由于第一导电类型的层的电连接引起的损耗由此是特别低的。借助过渡层，尽管有这样小的电连接面仍然可以实现在半导体层序列和第一电连接层之间的比较低的接触电阻。
在另一实施形式中，光电子半导体芯片对第一电连接层可替选地或者附加地具有第二电连接层，该第二电连接层至少局部覆盖半导体层序列的背侧，其中借助所述第一电连接层穿过凹处连接第一导电类型的层。借助第二电连接层电连接第二导电类型的层。
第一电连接层和第二电连接层尤其是借助电分离层彼此电绝缘。在一个优选的扩展方案中，第一电连接层、第二电连接层和电分离层横向地在半导体芯片的背侧上交叠。
在这种扩展方案中，例如半导体芯片的发射光的前侧不含电接触部位如接合垫。可以以此方式降低由有源层在工作中发射的电磁辐射的一部分被电接触部位遮挡和/或吸收的风险。
在该实施形式的一个改进方案中，半导体芯片在半导体层序列的背侧上具有电绝缘镜层。电绝缘镜层具有多个开口，第二导电类型的层穿过这些开口借助第二电连接层电连接。尤其是，于是电绝缘镜层至少局部设置在半导体层序列和第一和/或第二电连接层之间。代替电绝缘镜层，也可以设置有半导电的镜层。
镜层的折射率例如与半导体层序列的如下层的折射率偏差1或者更大：该层在朝着前侧的方向上在镜层之后并且尤其是与其邻接。在一个扩展方案中，镜层包含电介质如SiO2或者氮化硅(SiNx)。在一个改进方案中，电绝缘的镜层包含分布式布拉格反射器(DBR distributed Bragg Reflector)，其包含至少一对具有交替的高和低的折射率的层。布拉格反射器的层例如包含二氧化硅、二氧化钽和/或二氧化钛。
电绝缘的镜层具有(例如由于折射率的改变)特别高的反射系数，使得其将由有源区朝着背侧方向发射的电磁辐射特别高效地向回朝着前侧方向反射。
在一个扩展方案中，电绝缘的镜层包含至少一种低折射率的材料。低折射率的材料在此理解为如下材料：其具有小于或者等于1.38、优选小于或者等于1.25的折射率。
这种低折射率的材料例如具有基体材料，在该基体材料中包含细孔。基体材料例如可以是二氧化硅。细孔尤其是以气体(例如空气)填充。基体材料的折射率例如大于气体的折射率。由于细孔，低折射率的材料的有效折射率降低到基体材料的折射率以下。细孔尤其是具有在纳米范围中的伸展，例如小于或者等于8nm、优选小于或者等于3nm的伸展。
借助低折射率的材料有利地实现了全反射的特别大的临界角。比较陡峭地射到电绝缘镜层上的光束也借助低折射率的材料被全反射。
在一个改进方案中，低折射率的材料还具有小于或者等于3.9、优选小于或者等于2.7的介电常数。例如，具有小于或者等于3.9并且尤其是小于或者等于2.7的介电常数的低折射率的材料在数百纳米以下的范围中的层厚度的情况下仅仅比较少地吸收电磁辐射。优选地，电绝缘的镜层的吸收系数小于或者等于10-3
代替细孔或者除了细孔之外，低折射率的材料也可以包含一种或者多种添加材料。例如，对于二氧化硅而言，氟、氯或者C-H是合适的添加材料。尤其是，这些材料占据硅上的接合部位并且由此防止全部晶体的网络由二氧化硅构建。
带有细孔的低折射率的材料例如可以通过如下方式来制造：借助合适的工艺例如通过加热使这种添加材料又从基体材料中逸出。在二氧化硅的情况下，以此方式例如可以实现具有大约1.14的折射率的低折射率的材料。
在一个扩展方案中，电绝缘镜层覆盖半导体层序列的背侧主面的至少50％。优选地，镜层将射到其上的光的至少96％向回朝着前侧的方向反射。
电绝缘镜层也可以具有小于1的折射率或者(对于预先给定的频率范围)甚至小于0的折射率。这种镜层例如可以借助光子晶体来实现。借助三维光子晶体例如可以实现将有源层发射的电磁辐射与至电绝缘镜层上的入射角度无关地全反射。三维光子晶体的周期对此例如在有源层的发射最大值的波长的四分之一处。
在一个有利的扩展方案中，电绝缘镜层在从前侧至背侧的方向上首先具有低折射率的材料的层，并且随后具有布拉格反射器。借助具有低折射率的材料的层，通过全反射将有源层发射的以比较扁平的角度射到镜层的电磁辐射向回朝着前侧反射。由有源层发射的以陡峭的角度例如垂直地射到镜层上的电磁辐射从具有低折射率的材料的层通过，并且被布拉格反射器向回朝着前侧反射，该布拉格反射器尤其是对于陡峭地入射的电磁辐射具有高的反射系数。
在另一有利的扩展方案中，光电子半导体芯片在第二电连接层和第二导电类型的层之间包含另一过渡层，其具有第二导电类型的层的材料和第二电连接层的材料的材料组合物。
在半导体芯片的一个变形方案中，第二导电类型的层间接地借助第二电连接层电连接。尤其是，第二导电类型的层、必要时另外的过渡层和第二电连接层在该变形方案中并不直接彼此相继。在该变形方案的一个改进方案中，半导体层序列包含隧道结和第一导电类型的另一层，它们朝着背侧以此顺序跟随在第二导电类型的层之后。这种半导体层序列的例子(例如npn半导体层序列)在出版物WO 2007/012327 A1中进行了描述，其公开内容通过引用结合于此。在根据该改进方案的具有另外的过渡层的半导体芯片中，另外的过渡层包含第一导电类型的另外的层的材料，而不是第二导电类型的层的材料。
在半导体芯片的另一扩展方案中，电绝缘镜层的开口具有小于或者等于1μm的最大横向伸展(即例如在圆形孔的情况下为直径或者在矩形孔的情况下为对角线)。侧向相继的开口例如具有小于或者等于5μm的横向距离。
尤其是在第二电连接层和第二导电类型的层之间的为p导电层的另外的过渡层可以以此方式特别均匀地将工作电流注入到p导电的层中。特别有利的是，在两个相邻的开口的距离和开口或者开口的至少之一的最大横向伸展之间的比例小于或者等于10。
在一个扩展方案中，过渡层和/或另外的过渡层具有大于或等于5nm、例如大于或等于10nm的层厚度(其在此尤其是在过渡层的从背侧到前侧的方向上的伸展)。
第一和/或第二电连接层例如具有如下材料的至少之一：Au、Ag、Al、Cr、Cu、Ti、Pt、Ru、NiAu。
在一个扩展方案中，第一和/或第二电连接层具有多层结构。在一个改进方案中，多层结构包含朝着半导体层序列的层，其具有Cr、Ti、Pt、Ru和/或NiAu。多层结构的与半导体层序列背离的层例如可以具有Al、Ag、Au和/或Cu。
借助朝着半导体层序列的层例如可以实现第一或第二电连接层在半导体层序列和/或电绝缘镜层上的特别良好的附着。背离半导体层序列的层例如具有特别良好的导电性和/或特别高的反射系数。
在一个有利的扩展方案中，多层结构的朝着半导体层序列的层是透射光的。例如，其具有NiAu。NiAu尤其是通过在含有氧的气氛中加热而变得透射光。可替选地或者附加地，多层结构的朝着半导体层序列的层也可以由于其层厚度而是透射光的。当多层结构的与半导体层序列背离的层具有特别高的反射系数时，多层结构的透射光的、朝着半导体层序列的层尤其是有利的。
在一个扩展方案中，过渡层包含朝着半导体层序列的层的材料，即Ti、Pt和/或NiAu。可替选地或者附加地，其也可以具有背离半导体层序列的层的材料，即例如Al、Ag和/或Au。多层结构的背离半导体层的层的材料在制造光电子半导体芯片时例如可以穿过朝着半导体层序列的层到达过渡层中。
在另一扩展方案中，光电子半导体芯片是薄膜发光二极管芯片，尤其是其在其背侧上具有支承板。在一个扩展方案中，第一和第二电连接层至少局部地设置在半导体层序列和支承衬底之间。
薄膜发光二极管芯片的特征在于如下特征的至少一个：
-在产生辐射的半导体层序列(该半导体层序列尤其是产生辐射的外延层序列)的朝着支承元件、尤其是朝着支承板的主面上，施加或者构建有反射层，其将半导体层序列中产生的电磁辐射的至少一部分反射回半导体层序列中。反射层的至少一个部分区域例如通过电绝缘镜层和/或通过第一和/或第二电连接层形成；
-薄膜发光二极管芯片具有支承元件，其中该支承元件并不是其上外延地生长有半导体层序列的生长衬底，而是事后固定在半导体层序列上的单独的支承元件；
-半导体层序列具有在20μm或者更小的范围中的、尤其是在10μm或者更小的范围中的厚度；
-半导体层序列没有生长衬底。在此，“没有生长衬底”表示：可能用于生长的生长衬底被从半导体层序列去除或者至少被强烈地薄化。尤其是，其被薄化为使得其本身或者与外延层序列一起单独并非自由支承的。强烈薄化后的生长衬底的所残留的剩余物尤其是不适于生长衬底的功能；以及
-半导体层序列包含至少一个半导体层，其带有至少一个如下的面：该面具有混匀结构，该混匀结构在理想情况下导致光在半导体层序列中的近似各态历经的分布，也就是说，其具有尽可能各态历经的随机散射特性。
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等人于1993年10月18日所著的出版物Appl.Phys.Lett.63(16)，第2174-2176页中进行了描述，其公开内容通过引用结合于此。对于薄膜发光二极管芯片的例子在出版物EP 0905797 A2和WO 02/13281 A1中进行了描述，其公开内容同样通过引用结合于此。
薄膜发光二极管芯片良好地近似于朗伯特表面辐射器并且因此例如良好地适于应用在前灯、例如车辆前灯中。
在一种用于制造光电子半导体芯片的方法中，在一个扩展方案中提供具有凹处的半导体层序列。随后，将第一电连接层沉积到凹处的表面的至少一个部分区域上。可替选地，首先可以将第一电连接层的仅仅一部分沉积到凹处的表面的至少一个部分区域上。例如在具有多层结构的第一电连接层的情况下，可以沉积层的仅仅之一(其在完成的半导体芯片的情况下是朝着半导体层序列的层)。沉积例如可以借助气相淀积方法来进行。
在沉积的同时或者在沉积第一电连接层或者第一电连接层的一部分之后，在该方法中对半导体层序列和第一电连接层或第一电连接层的部分进行加热，使得第一电连接层的材料通过凹处的表面侵入半导体层序列中以形成过渡层。例如，加热是一种烧结工艺。第一电连接层的材料例如可以借助扩散而侵入半导体层序列中。
在一个扩展方案中，第一电连接层的材料是共晶物。共晶物有利地具有特别低的熔点。在该方法的一个扩展方案中，在加热时第一电连接层的材料至少局部熔融。
在一个扩展方案中，半导体层序列和第一电连接层或者电连接层的一部分的加热在大于或者等于350℃、尤其是大于或者等于400℃的温度的情况下进行。温度优选小于或者等于800℃，尤其是小于或者等于500℃。在一个扩展方案中，第一电连接层或者第一电连接层的一部分在氧气或者含氧气的气体混合物中被加热。
在该方法的另一扩展方案中，第二电连接层或者第二电连接层的一部分沉积到半导体层序列上。第二电连接层的沉积可以在第一电连接层沉积的同时、在第一电连接层沉积之前或者在第一电连接层沉积之后进行。
在该扩展方案的一个改进方案中，在沉积第二电连接层之前将设置有开口的电绝缘镜层施加到半导体层序列的背侧上。第二电连接层或者第二电连接层的一部分合乎目的地至少在开口的区域中沉积到半导体层序列上。
随后对半导体层序列和第二电连接层或者第二电连接层的部分进行加热，使得第二电连接层的材料尤其是在电绝缘镜层的开口的区域中侵入到半导体层序列中用以形成过渡层。
对第二电连接层的加热可以在对第一电连接层或者第一电连接层的一部分的加热的同时、之前或者之后进行。温度又优选大于或者等于350℃，尤其是大于或者等于400℃和/或小于或者等于800℃，尤其是小于或等于600℃。加热可以在氧气或者含氧气的气体混合物中进行。
在该方法的一个扩展方案中，第一电连接层或者其一部分被沉积并且加热到第一温度。在此之前或之后对第二电连接层或其一部分进行沉积并且加热到第二温度，其中第二温度与第一温度不同。在该扩展方案中，该方法优选进行为使得首先沉积并加热如下的电连接层：该电连接层被加热到两个温度中更高的温度上。
在该方法的另一扩展方案中，所提供的半导体层序列具有生长衬底，该生长衬底在随后的方法步骤中(即在跟随在加热带有第一和/或第二电连接层的半导体层序列之后的方法步骤中)被去除。在该扩展方案中，可以设计的是，半导体层序列在去除生长衬底之前或者之后固定在支承板上。这例如可以借助共晶接合步骤、焊接连接和/或粘合连接来实现。
在该方法的扩展方案中，第一电连接层和/或第二电连接层在将半导体层序列与支承板连接之前被制造。以此方式可能的是，在制造电连接层时将半导体芯片加热到高于如下温度的温度：在半导体层序列和支承板之间的连接在该温度以下保持稳定，并且该温度对于形成过渡层是必要的。
另外的优点和有利的扩展方案和改进方案从以下结合附图所示的实施例中得到。
其中：
图1示出了根据一个实施例的光电子半导体芯片的示意性横截面，
图2示出了根据一个实施例的电绝缘镜层的示意性横截面，
图3示出了与凹处的总面积和距离有关的、带有多个凹处的光电子半导体芯片的电光总效率，
图4A示出了图1的半导体芯片在平面A-A中的示意性截面，以及
图4B示出了根据图1的半导体本体在平面B-B中的示意性截面。
在附图和实施例中，相同、相似或者作用相同的组成部分设置有相同的附图标记。附图和在附图中所示的元件彼此间的大小关系并不能视为合乎比例的，除非明确说明了尺度。更确切地说，各个元件例如层为了更好的表示和/或更好的理解可以被夸大地示出。
图1示出了通过根据一个实施例的光电子半导体本体的示意性横截面。该半导体本体具有半导体层序列2。例如，半导体层序列2基于III-V化合物半导体材料或者基于II-VI化合物半导体材料。半导体层序列2在此不含生长衬底并且具有5μm到7μm之间的厚度，其中包括边界值。
III/V化合物半导体材料具有来自第三主族的至少一种元素，例如B、Al、Ga、In，以及来自第五主族的至少一种元素，例如N、P、As。尤其是，术语“III/V化合物半导体材料”包括二元、三元或四元化合物的族，其包含来自第三主族的至少一种元素和来自第五主族的至少一种元素，例如是氮化物化合物半导体和磷化物化合物半导体。这种二元、三元或者四元化合物例如还可以具有一种或多种掺杂材料以及附加的组成部分。
相应地，II/VI化合物半导体材料具有来自第二主族的至少一种元素，例如Be、Mg、Ca、Sr和来自第六主族的至少一种元素譬如O、S、Se。尤其是，术语“II/VI化合物半导体材料”包括二元、三元或四元化合物，其包含来自第二主族的至少一种元素和来自第六主族的至少一种元素。这种二元、三元或者四元化合物例如还可以具有一种或多种掺杂材料以及附加的组成部分。例如ZnO、ZnMgO、CdS、ZnCdS、MgBeO属于II/VI化合物半导体材料。
半导体层序列2具有第一导电类型的层21，其在此是n导电的层21。在从前侧110到背侧120的方向上，在n导电的层21之后首先是有源层23并且随后是第二导电类型的层22，在此是p导电的层22。有源层23例如包含用于产生辐射的多量子阱结构。
半导体层序列也可以构建为npn层序列，其中在朝着背侧120的方向上在p导电的层22之后是另外的n导电的层(在该图中未示出)。
在半导体层序列2中，构建有凹陷3，其从半导体层序列2的背侧的主面202穿过p导电的层22和有源层23朝着前侧110的方向延伸。凹陷3也延伸至n导电的层21中并且用其底部面301在n导电的层21的中间区域210中结束。
半导体层序列2的前侧的主面201在此具有结构化部和/或粗化部，其尤其是设计用于改进从半导体层序列2的光耦合输出。优选地，结构化部和/或粗化部导致电磁辐射在半导体层序列2中的近似各态历经的分布。
凹陷3例如具有圆柱体或者椭圆柱体、直角平行六面体、球或者截顶圆锥、棱锥或者截顶棱锥的形状。可替选地，凹陷3也可以构建为沟。优选地，沟在此情况下具有基本上平面的底面。在一个扩展方案中，沟的横截面在从前侧110到后侧120的方向上增大。凹处3的这种形状适于半导体芯片的所有构型。
在凹陷3的表面的一部分上构建有电分离层4。在此，分离层4覆盖侧壁或者凹陷3的环绕的侧壁302。电分离层4电绝缘地构建并且具有例如电介质如SiO2、SiNx或氮氧化硅或者由其构成。
在凹陷中设置有第一电连接层5的部分区域，并且尤其是完全填满凹陷3。n导电的层21借助金属的第一电连接层5电连接。电分离层4使第一电连接层对有源层23和p导电的层22绝缘。
n导电的层21的中间区域210例如是电流扩展层。尤其是，n掺杂材料浓度在中间区域210中比在n导电的层21的、在朝着前侧110的方向和在朝着背侧120的方向上与中间区域210邻接的区域中更大(尤其是大于或者等于5倍、优选大于或者等于10倍)。
可替选地或者附加地，中间区域210可以是电流扩展层，其构建为交替的层的超晶格(在附图中未示出)。例如，超晶格包含交替的GaN层和AlGaN层。超晶格的层例如具有小于或者等于10nm、优选小于或者等于5nm、特别优选小于或者等于2nm的层厚度。例如，层对的一个层、例如AlGaN层n掺杂，而层对的第二层未掺杂或者至少以较低的掺杂材料浓度n掺杂。
在此，电绝缘镜层6与半导体层序列2的背侧的主面202邻接。电绝缘镜层6具有开口60。第二电连接层7至少局部地覆盖电绝缘镜层6并且穿过电绝缘镜层6的开口60延伸至半导体层序列2。在此，其与p导电的层22邻接。
借助第二电连接层7来电连接p导电的层22。以此方式可以借助第一电连接层5和第二电连接层7将工作电流注入到半导体层序列中。
电分离层4在此合乎目的地除了凹陷3的侧面302之外还覆盖第二电连接层7的表面的部分区域。尤其是，其覆盖第二电连接层7的表面的朝着第一电连接层5的部分区域。以此方式，第一和第二电连接层5、7彼此电绝缘。第一电连接层5、第二电连接层7和电分离层4在半导体芯片的背侧120上横向地交叠。
带有电连接层5、7的半导体层序列2借助焊接层或者粘合材料层8固定在支承板9上。固定也可以在没有焊接层或者粘合材料层8的情况下(例如借助共晶接合工艺)来进行。
在此，半导体芯片可以设计为借助第一电连接层从半导体芯片的背侧120来电连接。焊接层或者粘合材料层8和支承板9是导电的并且导电地与第一电连接层连接。
第二电连接层7在此设计用于从半导体芯片的前侧来电连接半导体芯片。对此，其在半导体层序列2的侧面具有电连接区域70。
可替选地，第二电连接层7也可以设计用于从背侧120来电连接和/或第一电连接层5可以(例如借助侧向地设置在半导体层序列2旁边的接触区域)设计为从半导体芯片的前侧110来电连接半导体芯片。
在凹处3的区域中，半导体层序列2具有与第一电连接层邻接的过渡层20。在此，半导体层序列也在电绝缘镜层6的开口60的区域中具有与第二电连接层7邻接的过渡层20’。
过渡层20和另外的过渡层20’分别包含半导体层序列2的材料和相应的与过渡层20或者20’邻接的电连接层的材料。在此，过渡层20包含n导电的层21的中间区域210的材料和第一电连接层的材料。另外的过渡层20’包含p导电的层22的材料和第二电连接层7的材料。
在此，不仅第一而且第二电连接层5、7都具有多层结构。第一电连接层5具有与半导体层序列2以及电分离层4邻接的增附层51，并且第二电连接层7具有与半导体层序列2和电绝缘镜层6邻接的增附层71。
增附层51、71例如具有小于或者等于2nm、优选小于或者等于1nm的厚度。在此，第一或第二电连接层5、7的增附层51、71分别具有大约1nm的层厚度。反射层52或72分别施加到增附层51、71上。
第一和/或第二电连接层5、7的多层结构可以附加地具有分离的电流分布层，其在朝着背侧120的方向上至少局部地在反射层52、72之后。
例如金属Ti、Pt和/或NiAu适于增附层51、71。在此，增附层51、71具有钛。反射层在此具有铝。过渡层20、20’可以包含增附层51或71的材料和/或反射层52或72的材料。
发明人的实验已表明：借助这种电连接层5、7与过渡层20、20’结合实现了特别低的接触电阻。例如，在此半导体芯片的情况下，第一电连接层5相对于半导体层序列的接触电阻率小于或者等于1×10-4Ohm/cm2。例如，其具有2×10-5Ohm/cm2的值。在此，接触电阻由于过渡层20而特别低。在具有相同的电连接层5而不带过渡层20的半导体芯片的情况下，接触电阻例如是带有过渡层20的情况的例如五倍或者更多倍。
在过渡层20或者另外的过渡层20’的区域中，半导体芯片的反射率在其背侧上相对于不带过渡层20、20’的半导体层序列而减小。这样，由于低的接触电阻而提高了半导体芯片的电学效率。而光学效率由于在凹处3和/或开口60的区域中的降低的反射率而降低。例如，在凹处3的区域中的反射率比在被绝缘镜层6覆盖的区域中低了大约百分之二十。
对于良好的反射率有利的是电绝缘镜层6的尽可能大的面积。对于尽可能小的接触电阻，有利的是凹处3和开口60的尽可能大的面积。为了实现尽可能大的电光学总效率(也称作插座效率“wall plug efficiency”)，有利的是优化凹处3的总面积，使得形成特别高的电光学总效率。
图3示出了本发明人对此所进行的仿真的结果。
半导体芯片具有带有多个凹处3的半导体层序列2。这在图4A中以通过平面A-A的示意性截面图示意性地示出。凹处在此具有10μm到30μm之间的直径，其中包括边界值。它们在此设置成均匀的格栅。在格栅的行或者列中彼此相继的凹处3彼此间具有距离D5。该距离在此优选从相邻的凹处3的中部至中部地测量。
图3示出了相对的电光学总效率WP与凹处3的距离D5和总面积F的相关性。凹处3的总面积大致对应于总接触面积(即电学的总连接面积)并且在图3中用F表示。
图3中所示的结果涉及在工作电流为1.4A的情况下的第一电连接层5，该第一电连接层带有由钛构成的、具有1nm的层厚度的增附层51和由铝构成的反射层52。
小于或等于百分之五、尤其是小于或者等于百分之三且大于或者等于百分之一的总接触面积F(例如百分之二的总接触面积F)已证明为特别有利的。在凹处3的距离D5在75μm到125μm之间时，电光学的总效率WP特别高。
图4B示出了半导体芯片在平面B-B(参见图1)中的示意性截面图，该平面通过电绝缘镜层6的开口60。
以第二电连接层7的部分区域填充的开口60在此如格栅中的凹处3一样地设置。
在相邻的开口60的格栅的行或者列中彼此分别具有距离D7。对于距离D7，小于或者等于5μm的值证明为有利的。开口60的直径优选小于或者等于1μm，例如小于或者等于500nm。在此，开口具有大约200纳米的直径。在两个相继的开口60之间的距离D7优选小于或者等于开口60的最大横向伸展的十倍，其中最大横向伸展例如是开口60的直径或者对角线。以此方式减少了由于p导电的层22的比较低的横向导电性而影响注入到有源层23的电流的均匀性。
图2示出了通过用于光电子半导体芯片的电绝缘镜层6的有利的实施例的示意性截面图。根据该实施例，电绝缘镜层6包含朝着前侧110的层，其由低折射率的材料61构成，以及包含朝着背侧120的布拉格反射器62。
低折射率的材料61的层例如是二氧化硅层，其包含填充空气的具有小于或者等于8nm、例如大约3nm的直径的细孔。在不规则成形的细孔的情况下，该直径尤其是完全包含细孔的最小的球的直径。
低折射率的层61具有比半导体层序列2的与其邻接的层(在此为p导电的层22)的折射率更小的折射率。比较扁平地入射到低折射率的层61上的光束10在其上借助全反射朝着前侧110向回反射。借助低折射率的材料实现了全反射的特别大的临界角。
陡峭地射到电绝缘镜层6上使得其在低折射率的层61上并未被全反射的另外的光束10’穿过该层并且被布拉格反射器62反射。布拉格反射器62为此有利地与由有源层23发射的电磁辐射相协调。
借助带有低折射率的层61和布拉格反射器62的电绝缘镜层6，实现了对于扁平地射到镜层上的辐射10以及针对陡峭地射到镜层6上的辐射10’的高反射率。由于借助全反射或者干涉进行了反射，所以吸收特别少量的所入射的电磁辐射，使得镜层6的效率特别高。
在根据图1的实施例的半导体芯片的制造中，例如首先将第二电连接层7沉积到半导体层序列2和电绝缘镜层6上，例如借助气相淀积方法譬如物理或者化学气相淀积工艺(PVD，Physical Vapour Deposition；CVD，Chemical Vapour Deposition)来沉积。
于是，在炉中(优选在保护气氛下)加热带有第二电连接端子7的半导体层序列2，例如加热到600℃的温度。在此，第二电连接层的材料侵入p导电的层22中并且形成另外的过渡层20’。
在一个变形方案中，在加热之前仅沉积第二电连接层7的一部分，例如增附层71。第二电连接层7在此情况下在加热之后制成。
在该变形方案的一个改进方案中，借助光刻掩膜来制造镜层6中的开口60。于是，第二电连接层7的一部分可以沉积到开口60中并且沉积到光刻掩膜上。随后还在加热之前去除光刻掩膜。在此，同时去除第二电连接层7的沉积在光刻掩膜上的材料。
随后，第一电连接层5从半导体芯片的背侧120出发沉积到第二电连接层7上的分离层4上并且沉积在凹处3中。沉积例如同样可以借助气相淀积方法来进行。
随后，又对具有第一和第二电连接层5、7的半导体层序列2加热，例如加热到500℃的温度。在此，第二电连接层5的材料侵入n导电的层21的中间区域210中以形成过渡层20。
在该方法的一个变形方案中，可以进行第一和第二电连接层5、7的加热用于在同一步骤中形成过渡层20、20’。也可以考虑在第二连接层7之前制造第一连接层5。在两个分离的加热步骤的情况下，有利的是，首先进行具有更高温度的加热步骤并且随后进行具有较低温度的加热步骤。
在加热具有多层结构51、52或71、72的连接层5、7的情况下可能的是，反射层52、72的材料例如穿过增附层51或者71并且侵入半导体层序列2中。
这样制造的过渡层20、20’例如具有大于或者等于5nm的层厚度，在一个扩展方案中大于或者等于10nm。
在该方法的一个优选的变形方案中，半导体层序列2在加热步骤期间在其前侧110上具有生长衬底，在该生长衬底上外延地生长半导体层序列2。该生长衬底在第一和第二电连接层5、7的加热之后从半导体层序列2去除。留下的半导体层序列于是优选具有小于或者等于10μm的层厚度。
在去除生长衬底之前或者之后在用于制造根据图1的实施例的半导体芯片的方法中进行半导体芯片2与支承板9的连接。
在一个典型的扩展方案中，支承板9与半导体层序列2例如借助粘合材料或者焊接层8的连接在小于或者等于300℃的温度以下是稳定的。因此重要的是，半导体层序列2与支承板9的连接在加热半导体层序列2和电连接层5、7之后形成过渡层20、20’。为了保证半导体芯片在制造方法期间的稳定性，有利的是，半导体芯片2在加热以制造过渡层20、20’期间还与生长衬底连接。这有利地通过如下方式来实现：不仅n侧的接触而且p侧的接触都从半导体芯片的背侧120来进行。
本发明并未由于参照实施例的描述而局限于此。更确切地说，本发明包括任何新的特征以及特征的任意组合，尤其是包含在权利要求中的特征的任意组合，即使该特征或者组合本身并未明确地在权利要求或者实施例中予以说明。
本专利申请要求德国专利申请10 2008 016 524.7和10 2008 032 318.7的优先权，其公开内容通过引用结合于此。

Claims (15)

1.一种光电子半导体芯片，具有：
半导体层序列(2)，其具有在第一导电类型的层(21)和第二导电类型的层(22)之间的、设计用于产生辐射的有源层(23)，其中
-第一导电类型的层(21)与半导体层序列(2)的前侧(110)相邻，
-半导体层序列(2)包含至少一个凹处(3)，所述凹处从半导体层序列(2)的与前侧(110)对置的背侧(120)穿过有源层(23)延伸到第一导电类型的层(21)，
-借助第一电连接层(5)穿过所述凹处(3)来电连接第一导电类型的层(21)，其中第一电连接层(5)至少局部地覆盖半导体层序列(2)的背侧(120)，以及
-半导体芯片在所述凹处(3)的区域中包含过渡层(20)，该过渡层具有第一导电类型的层(21)的材料和第一电连接层(5)的材料构成的材料组合物。
2.根据权利要求1所述的光电子半导体芯片，其中光电子半导体芯片具有多个凹处(3)，所述凹处彼此间具有大于或者等于75μm且小于或者等于125μm的横向距离(D5)。
3.根据权利要求1或2所述的光电子半导体芯片，其中在背侧(120)的俯视图中，凹处(3)的总面积(F)小于或者等于半导体层序列(2)的面积的5％，尤其是小于或者等于2％。
4.根据权利要求1至3之一所述的光电子半导体芯片，该光电子半导体芯片在半导体层序列(2)的背侧(120)上具有电绝缘镜层(6)并且具有第二电连接层(7)，其中
-第二电连接层(7)至少局部覆盖半导体层序列(2)的背侧(120)并且借助电分离层(4)与第一电连接层(5)电绝缘，
-第一电连接层(5)、第二电连接层(7)和电分离层(4)横向交叠，
-绝缘镜层(6)具有多个开口(60)，并且
-第二导电类型的层(22)穿过开口(60)借助第二电连接层(7)电连接。
5.根据权利要求4所述的光电子半导体芯片，该光电子半导体芯片在第二电连接层(7)和第二导电类型的层(22)之间包含另外的过渡层(20’)，所述另外的过渡层具有第二导电类型的层(22)的材料和第二电连接层(7)的材料的材料组合物。
6.根据权利要求4或5所述的光电子半导体芯片，其中开口(60)彼此间具有小于或者等于5μm的横向距离(D7)。
7.根据权利要求4至6之一所述的光电子半导体芯片，其中在两个相邻的开口(60)的距离(D7)和开口(60)的最大横向伸展之间的比值小于或者等于10。
8.根据上述权利要求之一所述的光电子半导体芯片，其中所述过渡层(20)和/或所述另外的过渡层(20’)具有大于或者等于5nm的层厚度。
9.根据上述权利要求之一所述的光电子半导体芯片，其中第一电连接层和/或第二电连接层(5，7)具有以下材料的至少一种：Au、Ag、Al、Cr、Cu、Ti、Pt、Ru、NiAu。
10.根据权利要求9所述的光电子半导体芯片，其中第一电连接层和/或第二电连接层(5，7)具有多层结构，该多层结构带有朝着半导体层序列的层(71)和背离半导体层序列的层(72)，其中朝着半导体层序列的层(71)具有Cr、Ti、Pt、Ru和/或NiAu，并且背离半导体层序列的层(72)具有Al、Ag、Au和/或Cu。
11.根据上述权利要求之一所述的光电子半导体芯片，该光电子半导体芯片不含生长衬底并且具有不同于生长衬底的支承板(9)。
12.一种用于制造根据上述权利要求之一所述的光电子半导体芯片的方法，具有如下步骤：
-提供具有凹处(3)的半导体层序列(2)，
-将第一电连接层(5)或者第一电连接层(5)的一部分沉积到凹处(3)的表面的至少一个部分区域上，
-将半导体层序列(2)和第一电连接层(5)或者第一电连接层(5)的一部分加热，使得第一电连接层(5)的材料通过凹处(3)的表面侵入半导体层序列(2)中以形成过渡层(20)。
13.根据权利要求12所述的方法，其中将第一电连接层(5)或者该电连接层的一部分加热到大于或者等于350℃并且尤其是小于或者等于800℃的温度。
14.根据权利要求11或12所述的用于制造根据上述权利要求4至10之一所述的光电子半导体芯片的方法，具有另外的步骤：
-将设置有开口(60)的电绝缘镜层(6)施加到半导体层序列(2)的背侧(120)上，
-至少在开口(60)的区域中将第二电连接层(7)或者第二电连接层的一部分沉积到半导体层序列(2)上，
-将半导体层序列(2)和第二电连接层(7)或者第二电连接层的一部分加热，使得第二电连接层(7)的材料在开口(60)的区域中侵入半导体层序列(2)以便形成另外的过渡层(20’)。
15.根据权利要求12至14之一所述的方法，其中所提供的半导体层序列具有生长衬底，该生长衬底在随后的方法步骤中被去除，并且其中在去除生长衬底之前或者之后将半导体层序列(2)固定在支承板(9)上。
CN2009801090483A 2008-03-31 2009-03-13 光电子半导体芯片及其制造方法 Expired - Fee Related CN101971371B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008016524 2008-03-31
DE102008016524.7 2008-03-31
DE102008032318.7 2008-07-09
DE102008032318A DE102008032318A1 (de) 2008-03-31 2008-07-09 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
PCT/DE2009/000354 WO2009121319A1 (de) 2008-03-31 2009-03-13 Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen

Publications (2)

Publication Number Publication Date
CN101971371A true CN101971371A (zh) 2011-02-09
CN101971371B CN101971371B (zh) 2013-12-04

Family

ID=41011271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801090483A Expired - Fee Related CN101971371B (zh) 2008-03-31 2009-03-13 光电子半导体芯片及其制造方法

Country Status (8)

Country Link
US (1) US8928052B2 (zh)
EP (1) EP2260516B1 (zh)
JP (1) JP5715943B2 (zh)
KR (1) KR101677300B1 (zh)
CN (1) CN101971371B (zh)
DE (1) DE102008032318A1 (zh)
TW (1) TWI518938B (zh)
WO (1) WO2009121319A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751431A (zh) * 2011-04-18 2012-10-24 北京地调科技发展有限公司 Led芯片及其制备方法
CN102779916A (zh) * 2011-05-10 2012-11-14 隆达电子股份有限公司 半导体发光结构
CN103477452A (zh) * 2011-04-07 2013-12-25 欧司朗光电半导体有限公司 光电子半导体芯片
CN107516703A (zh) * 2011-08-31 2017-12-26 奥斯兰姆奥普托半导体有限责任公司 发光二极管芯片
CN108630793A (zh) * 2018-04-26 2018-10-09 厦门市三安光电科技有限公司 一种发光二极管
CN109075227A (zh) * 2016-04-13 2018-12-21 欧司朗光电半导体有限公司 光电子半导体芯片
CN110998877A (zh) * 2017-07-13 2020-04-10 欧司朗Oled股份有限公司 光电子器件和用于制造光电子器件的方法
CN113257966A (zh) * 2021-04-13 2021-08-13 深圳市思坦科技有限公司 Led芯片结构、其制备方法以及显示模组

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
JP5246199B2 (ja) * 2010-03-31 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101150861B1 (ko) * 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
US8410515B2 (en) * 2010-08-31 2013-04-02 Micron Technology, Inc. Solid state lighting devices with point contacts and associated methods of manufacturing
DE102010045784B4 (de) * 2010-09-17 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102010046792A1 (de) 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101761386B1 (ko) * 2010-10-06 2017-07-25 엘지이노텍 주식회사 발광 소자
KR101730152B1 (ko) * 2010-10-06 2017-04-25 엘지이노텍 주식회사 발광 소자
DE102010048162A1 (de) * 2010-10-11 2012-04-12 Osram Opto Semiconductors Gmbh Konversionsbauteil
KR101622309B1 (ko) * 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
DE102011003684A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP2012208449A (ja) * 2011-03-30 2012-10-25 Sony Corp 液晶表示装置、及び液晶表示装置の製造方法
JP5830166B2 (ja) 2011-05-25 2015-12-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
JP5740350B2 (ja) * 2012-05-31 2015-06-24 株式会社東芝 半導体発光素子
DE102012106364B4 (de) * 2012-07-16 2021-09-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102056618B1 (ko) * 2013-02-01 2019-12-17 삼성전자주식회사 반도체 발광소자
JP6287317B2 (ja) 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP6023660B2 (ja) * 2013-05-30 2016-11-09 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP5788046B2 (ja) * 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
CN106165128B (zh) 2014-04-07 2018-11-09 Lg 伊诺特有限公司 发光元件和照明系统
KR102164098B1 (ko) * 2014-09-22 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
DE102014114194B4 (de) 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR102189133B1 (ko) * 2014-10-17 2020-12-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
DE102014115740A1 (de) 2014-10-29 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2016174062A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体発光素子およびその製造方法
JP6010169B2 (ja) * 2015-03-31 2016-10-19 株式会社東芝 半導体発光素子
JP6728949B2 (ja) * 2015-05-28 2020-07-22 日亜化学工業株式会社 発光素子及びその製造方法
DE102015111130B9 (de) * 2015-07-09 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement
DE102015112538B4 (de) 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102425318B1 (ko) * 2015-08-19 2022-07-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
WO2017090903A1 (ko) * 2015-11-27 2017-06-01 주식회사 썬다이오드코리아 매립된 p형 컨택층을 포함하는 발광다이오드
JP6692155B2 (ja) * 2015-12-15 2020-05-13 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
JP7022997B2 (ja) * 2016-06-24 2022-02-21 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
KR102552889B1 (ko) * 2016-08-31 2023-07-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
US11348908B2 (en) * 2016-08-17 2022-05-31 The Regents Of The University Of California Contact architectures for tunnel junction devices
DE102016118241A1 (de) * 2016-09-27 2018-03-29 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer elektrischen Kontaktierung einer Halbleiterschicht und Halbleiterbauelement mit elektrischer Kontaktierung
KR102588170B1 (ko) * 2016-11-16 2023-10-13 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자
US9985072B1 (en) * 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with dual damascene grid design having absorption enhancement structure
DE102017107918A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Halbleiterchip
FR3077160B1 (fr) 2018-01-19 2022-01-21 Commissariat Energie Atomique Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
DE102018119622A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018120073B4 (de) 2018-08-17 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und blitzlicht
JP6909983B2 (ja) * 2018-11-29 2021-07-28 日亜化学工業株式会社 発光素子

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124126A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd オ−ミツク接触の形成方法
JP3358901B2 (ja) * 1995-01-09 2002-12-24 株式会社日立製作所 化合物半導体装置の製造方法
DE69637304T2 (de) * 1995-03-17 2008-08-07 Toyoda Gosei Co., Ltd. Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
JP3499385B2 (ja) 1996-11-02 2004-02-23 豊田合成株式会社 ３族窒化物半導体の電極形成方法
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
EP1017113B1 (en) 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
EP2169733B1 (de) 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10147886B4 (de) * 2001-09-28 2006-07-13 Osram Opto Semiconductors Gmbh Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
TWI220578B (en) 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
TWI223460B (en) 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
KR100585919B1 (ko) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 질화갈륨계 ⅲ­ⅴ족 화합물 반도체 소자 및 그 제조방법
WO2005091388A1 (en) * 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. Nitride based led with a p-type injection region
KR100576870B1 (ko) 2004-08-11 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP2007005591A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 半導体発光素子
JP5067158B2 (ja) * 2005-07-08 2012-11-07 日本電気株式会社 電極構造、半導体素子、およびそれらの製造方法
DE102005035722B9 (de) 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP4752394B2 (ja) 2005-08-23 2011-08-17 日本電気株式会社 ｎ型窒化物半導体の電極及びｎ型窒化物半導体の電極の形成方法
DE102006023685A1 (de) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7994514B2 (en) 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
DE102007003282B4 (de) 2007-01-23 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102007019775A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102008021403A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102008005332A1 (de) 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer dielektrischen Schichtstruktur
DE102009007625A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen Halbleiterchip

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477452A (zh) * 2011-04-07 2013-12-25 欧司朗光电半导体有限公司 光电子半导体芯片
CN103477452B (zh) * 2011-04-07 2016-06-29 欧司朗光电半导体有限公司 光电子半导体芯片
US9741912B2 (en) 2011-04-07 2017-08-22 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
CN102751431A (zh) * 2011-04-18 2012-10-24 北京地调科技发展有限公司 Led芯片及其制备方法
CN102779916A (zh) * 2011-05-10 2012-11-14 隆达电子股份有限公司 半导体发光结构
CN107516703A (zh) * 2011-08-31 2017-12-26 奥斯兰姆奥普托半导体有限责任公司 发光二极管芯片
CN107516703B (zh) * 2011-08-31 2019-06-14 奥斯兰姆奥普托半导体有限责任公司 发光二极管芯片
CN109075227B (zh) * 2016-04-13 2021-12-10 欧司朗光电半导体有限公司 光电子半导体芯片
CN109075227A (zh) * 2016-04-13 2018-12-21 欧司朗光电半导体有限公司 光电子半导体芯片
CN110998877A (zh) * 2017-07-13 2020-04-10 欧司朗Oled股份有限公司 光电子器件和用于制造光电子器件的方法
CN110998877B (zh) * 2017-07-13 2023-08-15 欧司朗Oled股份有限公司 光电子器件和用于制造光电子器件的方法
CN108630793A (zh) * 2018-04-26 2018-10-09 厦门市三安光电科技有限公司 一种发光二极管
CN113257966A (zh) * 2021-04-13 2021-08-13 深圳市思坦科技有限公司 Led芯片结构、其制备方法以及显示模组

Also Published As

Publication number Publication date
JP5715943B2 (ja) 2015-05-13
JP2011517064A (ja) 2011-05-26
KR20100134593A (ko) 2010-12-23
EP2260516A1 (de) 2010-12-15
CN101971371B (zh) 2013-12-04
DE102008032318A1 (de) 2009-10-01
TW200950161A (en) 2009-12-01
US8928052B2 (en) 2015-01-06
WO2009121319A1 (de) 2009-10-08
EP2260516B1 (de) 2016-05-11
US20110049555A1 (en) 2011-03-03
KR101677300B1 (ko) 2016-11-17
TWI518938B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
CN101971371B (zh) 光电子半导体芯片及其制造方法
CN100403560C (zh) 倒装芯片氮化物半导体发光二极管
CN102176502B (zh) 光电子半导体本体及其制造方法
RU2566383C1 (ru) Нитридный полупроводниковый элемент и способ его изготовления
CN101720513B (zh) 光电子器件和用于制造多个光电子器件的方法
CN1252838C (zh) 具有辐射外延层序列的发光二极管芯片及其制造方法
US7692203B2 (en) Semiconductor light emitting device
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
CN101308899B (zh) 半导体发光元件
US20190148585A1 (en) Light emitting diode with reflective part for uva and blue wavelengths
US8877529B2 (en) Radiation-emitting body and method for producing a radiation-emitting body
CN100546060C (zh) 一种倒梯形微结构高亮度发光二极管及其制作方法
US20090173961A1 (en) Led Semiconductor Body and Use of an Led Semiconductor body
CN101675539A (zh) 半导体芯片和用于制造半导体芯片的方法
KR20050115078A (ko) 플립칩용 질화물 반도체 발광소자
CN101809771B (zh) 具有镜层的薄膜发光二极管及其制造方法
US20080099776A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP4718110B2 (ja) ビーム放射型半導体素子
KR101111750B1 (ko) 반도체 발광 소자
US10784405B2 (en) Semiconductor light emitting device
JP2009252860A (ja) 半導体発光素子
KR20190133382A (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
KR101205437B1 (ko) 반도체 발광 소자
JP2022526386A (ja) 三次元ｌｅｄベースの発光型ディスプレイスクリーンを製造する方法
CN103390712A (zh) 发光二极管结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

Termination date: 20200313

CF01 Termination of patent right due to non-payment of annual fee