JP6728949B2 - 発光素子及びその製造方法 - Google Patents

Description

発光素子及びその製造方法に関する。

発光層及びｐ型半導体層からｎ型半導体層の一部が露出してなる発光素子が知られている（特許文献１参照）。露出するｎ型半導体層の一部（露出部）上にはｎ電極が設けられ、ｐ型半導体層上にはｐ電極が設けられる。ｐ電極上には絶縁層を介してｐ側接合電極が設けられ、ｐ側接合電極はｎ電極が設けられていない部分を通るｐ配線によりｐ電極に接続される。

特開２０１１−０６６３０４号公報

上記従来の発光素子によると、各露出部の一部領域がｎ電極に覆われることなく露出したままの状態となるため、発光層で生じた光が当該領域から漏れ出てしまう虞がある。また、露出部を高密度に形成して各露出部上にこれらを互いに接続するｎ電極を設けると、ｎ電極が設けられていない領域が小さくなり、当該領域を介してｐ側接合電極をｐ電極に接続することが困難となる虞もある。

上記の課題は、例えば、次の手段により解決することができる。すなわち、ｎ型半導体層上に活性層とｐ型半導体層がこの順に設けられてなる発光部と、前記活性層及び前記ｐ型半導体層から前記ｎ型半導体層の一部が露出してなる複数の露出部と、前記露出部から連続する前記活性層の側面と前記ｐ型半導体層の側面とを少なくとも覆う絶縁膜と、前記ｐ型半導体層に電気的に接続されるｐ電極と、前記ｐ電極と同一面側に設けられ、前記ｎ型半導体層に電気的に接続されるｎ電極と、を備えた発光素子であって、前記ｎ電極は、前記露出部上において前記露出部を覆うよう前記露出部から前記絶縁膜上に乗り上げる複数の覆部と、前記覆部より幅が小さく、隣接する覆部を互いに接続する複数の接続部と、を有することを特徴とする発光素子である。

上記の発光素子によれば、光取り出し効率に優れるとともに、露出部が高密度に形成された発光素子を提供することができる。

実施形態１に係る発光素子の模式的平面図である。 図１Ａ中のＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態２に係る発光素子の模式的平面図である。 図２Ａ中のＢ−Ｂ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図３Ａ中のＣ−Ｃ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図４Ａ中のＤ−Ｄ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図５Ａ中のＥ−Ｅ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図６Ａ中のＦ−Ｆ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図７Ａ中のＧ−Ｇ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図８Ａ中のＨ−Ｈ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 ｎ電極の形成方法の一例を図８Ｂに示す断面において説明する図である。 ｎ電極の形成方法の一例を図８Ｂに示す断面において説明する図である。 ｎ電極の形成方法の一例を図８Ｂに示す断面において説明する図である。 ｎ電極の形成方法の一例を図８Ｂに示す断面において説明する図である。 ｎ電極の形成方法の一例を図８Ｂに示す断面において説明する図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図９Ａ中のＩ−Ｉ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施形態１に係る発光素子の製造方法を説明する模式的平面図である。 図１０Ａ中のＪ−Ｊ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。 実施例１に係る発光素子の出力と比較例１に係る発光素子の出力を比較する棒グラフである。 実施例１に係る発光素子のｎ電極の形状を示す模式的平面図である。 実施例１に係る発光素子の上側絶縁膜の形状を示す模式的平面図である。 実施例１に係る発光素子のｐ側接合電極及びｎ側接合電極の形状を示す模式的平面図である。

［実施形態１に係る発光素子１］
図１Ａは実施形態１に係る発光素子の模式的平面図であり、図１Ｂは図１Ａ中のＡ−Ａ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。図１Ａにおいては、理解を容易にするため、露出部Ｘ、覆部４２、及び接続部４４を破線で透過的に示している。図１Ａ、図１Ｂに示すように、実施形態１に係る発光素子１は、ｎ型半導体層１２上に活性層１４とｐ型半導体層１６がこの順に設けられてなる発光部１０と、活性層１４及びｐ型半導体層１６からｎ型半導体層１２の一部が露出してなる複数の露出部Ｘと、露出部Ｘから連続する活性層１４の側面とｐ型半導体層１６の側面とを少なくとも覆う絶縁膜２０と、ｐ型半導体層１６に電気的に接続されるｐ電極３０と、ｐ電極３０と同一面側に設けられ、ｎ型半導体層１２に電気的に接続されるｎ電極４０と、を備えた発光素子であって、ｎ電極４０は、露出部Ｘ上において露出部Ｘを覆うよう露出部Ｘから絶縁膜２０上に乗り上げる複数の覆部４２と、覆部４２より幅が小さく、隣接する覆部４２を互いに接続する複数の接続部４４と、を有する発光素子である。以下、順に説明する。

（発光部１０）
発光部１０はｎ型半導体層１２と活性層（発光層）１４とｐ型半導体層１６とを有している。ｎ型半導体層１２は例えばサファイア基板などの透光性基板９０上に設けられ、活性層１４はｎ型半導体層１２上に設けられる。また、ｐ型半導体層１６は活性層１４上に設けられる。発光素子１ではｎ型半導体層１２側（透光性基板９０側）から光が取り出される。すなわち、ｎ型半導体層１２側（透光性基板９０側）が光取り出し面側となる。

ｎ型半導体層１２、活性層（発光層）１４、及びｐ型半導体層１６には、例えば、窒化物半導体を用いることができる。具体的に説明すると、ｎ型半導体層１２には例えばｎ型不純物（例：Ｓｉ、Ｇｅ）が含有されたＧａＮやＡｌＧａＮ、ＩｎＧａＮなどを用いることができる。また、活性層１４には例えばＧａＮやＩｎＧａＮなどを用いることができる。また、ｐ型半導体層１６には例えばｐ型不純物（例：Ｍｇ、Ｚｎ）が含有されたＧａＮやＡｌＧａＮ、ＩｎＧａＮなどを用いることができる。活性層１４は量子井戸構造を有することが好ましい。ｎ型半導体層１２、活性層（発光層）１４、及びｐ型半導体層１６は、単層構造でもよいし多層構造でもよい。なお、発光部１０はｎ型不純物もｐ型不純物も含有しないアンドープの層を有してもよい。

（露出部Ｘ）
露出部Ｘは、エッチングなどの方法により、活性層１４及びｐ型半導体層１６からｎ型半導体層１２の一部が露出することにより形成される。露出部Ｘの平面視形状は円形などのように丸みを帯びたものであることが好ましい。露出部Ｘの幅ＷＸ（円形の場合は直径）は例えば４．５μｍ以上とすることができる。

（絶縁膜２０）
絶縁膜２０は例えば第１絶縁膜２２と第２絶縁膜２４とからなる。絶縁膜２０は露出部Ｘから連続する活性層１４の側面とｐ型半導体層１６の側面とを少なくとも覆っており、これにより、活性層１４の側面とｐ型半導体層１６の側面からｎ型半導体層１２を介することなくｎ電極４０に向けて直接的に電流が流れることが防止される。なお、ｎ型半導体層１２の側面は絶縁膜２０により覆われていてもよいし覆われていなくてもよい。覆われない場合は、ｎ型半導体層１２の露出部Ｘからｎ電極４０に向けて電流が流れ得ることに加えて、ｎ型半導体層１２の側面からｎ電極４０に向けて電流が流れ得ることになる。絶縁膜２０は、露出部Ｘから連続する活性層１４の側面とｐ型半導体層１６の側面を覆っている限り、他の領域（例：第１ｐ電極３２の上面の一部及び側面の一部、第２ｐ電極３４の上面の一部及び側面の一部）をさらに覆っていてもよい。なお、絶縁膜２０は、活性層１４の側面とｐ型半導体層１６の側面からｎ型半導体層１２を介することなくｎ電極４０に向けて直接的に電流が流れることが防止される限り、様々な態様で構成することができる。例えば、絶縁膜２０は第２絶縁膜２４を有していなくてもよい。また、絶縁膜２０は、例えば、第１ｐ電極３２の側面の一部と第２ｐ電極３４の上面の一部及び側面の一部が、ｐ型半導体層１６の側面あるいは第１ｐ電極３２の上面の一部から延伸する第１絶縁膜２２により覆われるよう構成することもできる。

絶縁膜２０には例えばＳｉＯ_２やＳｉＮなどを用いることができる。絶縁膜２０は単層構造であってもよいし多層構造であってもよい。多層構造の一例としては、例えば、分布ブラッグ反射（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ：ＤＢＲ）膜などを挙げることができる。なお、第１ｐ電極３２としてＩＴＯ等の透明電極を用いる場合には、光取り出し効率を向上させるべく、誘電体多層膜（ＤＢＲ膜）等のような発光部１０の発光に対する反射率が高い膜を第１絶縁膜２２として用いることが好ましい。この場合、第２絶縁膜２４は、ＤＢＲ膜などの多層構造であってもよいが、例えばＳｉＯ_２やＳｉＮなどからなる単層構造であってもよい。

（ｐ電極３０）
ｐ電極３０は、例えば、ｐ型半導体層１６に電気的に接続される第１ｐ電極３２と、第１ｐ電極３２に電気的に接続される第２ｐ電極３４と、からなる。ｐ電極３０にはＩＴＯやＡｇなどを用いることが好ましく、例えば、第１ｐ電極３２にはＩＴＯ／Ｎｉ／Ａｇ、ＩＴＯ／Ｔｉ／Ａｇ、Ａｇなどを用いることができる。第１ｐ電極３２はｐ型半導体層１６上に配置され、第２ｐ電極３４は第１ｐ電極３２上に配置される。なお、本実施形態では、ｎ電極４０が第１ｐ電極３２上と第２ｐ電極３４上との双方に乗り上げるよう設けられるが、ｎ電極４０は、第２ｐ電極３４上に乗り上げないよう、すなわち、その一部が第１ｐ電極３２と第２ｐ電極３４の間に配置されるよう設けることもできる。この場合は、第１ｐ電極３２を形成した後、第２ｐ電極３４を形成する前に、ｎ電極４０を形成すればよい。

（ｎ電極４０）
ｎ電極４０は、ｐ電極３０と同一面側に設けられ、ｎ型半導体層１２に電気的に接続される。ｎ電極４０は、露出部Ｘ上において露出部Ｘを覆うよう露出部Ｘから絶縁膜２０上に乗り上げる複数の覆部４２と、覆部４２より幅が小さく、隣接する覆部４２を互いに接続する複数の接続部４４と、を有している。このように、露出部Ｘから絶縁膜２０上に乗り上げる複数の覆部４２を設け、平面視で、各覆部４２が露出部Ｘ上において各露出部Ｘを覆うものとすれば、露出部Ｘの一部領域（ｎ電極４０に覆われることなく露出したままの状態となる領域）から漏れ出てしまった光や、活性層１４の側面もしくはｐ型半導体層１６の側面から漏れ出てしまった光を、覆部４２により反射してｎ型半導体層１２側から取り出すことができる。また、隣接する覆部４２を互いに接続する複数の接続部４４を設け、各接続部４４の幅Ｗ４４を覆部４２の幅Ｗ４２よりも小さくすれば（すなわち覆部４２の幅Ｗ４２＞接続部４４の幅Ｗ４４）、露出部Ｘが高密度に形成される発光素子において、ｎ電極４０が設けられていない領域Ｓ（本実施形態では接続部４４に囲まれた領域）を十分な面積で確保し、当該領域Ｓを介してｐ電極３０をｐ側接合電極６０や接合部材などに対し良好に接続することができる。なお、接続部４４の幅Ｗ４４とは覆部４２を繋ぐ方向に対して垂直な方向における接続部４４の長さを指す。例えば図１Ａで説明すると、覆部４２を左右方向において繋ぐ接続部４４の幅Ｗ４４とは接続部４４の上下方向の長さを指し、覆部４２を上下方向において繋ぐ接続部４４の幅Ｗ４４とは接続部４４の左右方向の長さを指す。

図１Ｂに示すように、絶縁膜２０はｐ型半導体層１６上に乗り上げていることが好ましく、覆部４２は絶縁膜２０を介してｐ型半導体層１６上に乗り上げていることが好ましい。このようにすれば、露出部Ｘの一部領域等から漏れ出てしまった光をより確実に覆部４２により反射して、ｎ型半導体層１２側から取り出すことができる。なお、前述のとおり、ｎ電極４０は第１ｐ電極３２上と第２ｐ電極３４上の双方に乗り上げるよう設けることもできるし、第２ｐ電極３４上に乗り上げないよう、すなわち、その一部が第１ｐ電極３２と第２ｐ電極３４の間に配置されるよう設けることもできる。

図１Ａに示すように、露出部Ｘ及び覆部４２は行列状に配置されており、接続部４４は行方向と列方向とにおいて隣接する覆部４２を互いに接続することが好ましい。このようにすれば、たとえ接続部４４の一部が断線したとしてもｎ電極４０に対して電流を供給し続けることができるため、露出部Ｘがさらに高密度に形成される発光素子において、接続部４４の幅Ｗ４４をさらに小さくしてｎ電極４０が設けられていない領域Ｓ（本実施形態では接続部４４に囲まれた領域）を十分な面積で確保し、当該領域Ｓを介してｐ電極３０をｐ側接合電極６０や接合部材などに対し良好に接続することができる。

露出部Ｘ及び覆部４２が行列状に配置される場合、露出部Ｘ及び覆部４２は行方向と列方向とにおいて一定の間隔で配置されることが好ましい。このようにすれば、ｎ電極４０全体に電流を分散させやすくなるため、抵抗が低減する。なお、露出部Ｘ及び覆部４２のすべてを行方向と列方向とにおいて一定の間隔で配置すれば、複数ある覆部４２のうちのどの覆部４２から電流を流してもｎ電極４０の全面に電流を容易に行き渡らせることができるため、ｎ側接合電極７０の設計の自由度を高めることができる。

露出部Ｘは、覆部４２により実質的に完全に覆われていることが好ましく、厳密に完全に覆われていることがさらに好ましい。具体的には、図１Ａに示すように、露出部Ｘ及び覆部４２は平面視形状が円形状であり、覆部４２の直径（本実施形態では幅Ｗ４２）は露出部Ｘの直径（本実施形態では幅ＷＸ）よりも大きいこと（すなわち、覆部４２の直径＞露出部Ｘの直径）が好ましい。このようにすれば、露出部Ｘの一部領域（ｎ電極４０に覆われることなく露出したままの状態となる領域）から漏れ出てしまった光を覆部４２によってより効果的に反射することができる。

ｎ電極４０（覆部４２及び接続部４４）は発光部１０からの光に対する反射率が９０％以上の材料を用いて構成されていることが好ましく、具体的にはＡｌを含む構造やＡｇを含む構造などを用いて構成されていることが好ましい。Ａｌを含む構造は、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ−Ｃｕ合金、Ｔｉ／Ａｌ−Ｓｉ−Ｃｕ合金、ＴｉＳｉ_２／Ａｌなどであり、Ａｇを含む構造は例えばＴｉ／Ａｇなどである。特に、ｎ電極４０の発光部１０側の面の反射率がこのように高反射率になるように構成されていることが好ましい。なお、覆部４２にこのような高反射率の材料を用いつつ、接続部４４にそれよりも反射率の低い材料を用いることもできるが、覆部４２と接続部４４とに同じ材料（高反射材料）を用いてｎ電極４０（すなわち覆部４２及び接続部４４）を一括で形成すれば、製造時の工程数を減らすことができる。

（上側絶縁膜５０、ｐ側接合電極６０、ｎ側接合電極７０）
ｐ電極３０及びｎ電極４０上には上側絶縁膜（第３絶縁膜）５０を配置することができる。また上側絶縁膜５０上にはｐ側接合電極６０やｎ側接合電極７０を配置することができる。ｐ側接合電極６０やｎ側接合電極７０は開口部Ｐ１を介してｐ電極３０及びｎ電極４０にそれぞれ接続される。ｐ側接合電極６０上やｎ側接合電極７０上にはバンプやハンダ等の接合部材が設けられ、ｐ側接合電極６０やｎ側接合電極７０は接合部材を介して外部電極に接続される。ｐ側接合電極６０やｎ側接合電極７０の最表面は接合部材と良好に接触する材料、例えばＡｕ等の材料からなることが好ましい。なお、ｐ側接合電極６０やｎ側接合電極７０は省略することもできる。この場合、ｐ電極３０上やｎ電極４０上には接合部材が直接設けられ、ｐ電極３０やｎ電極４０は接合部材を介して外部電極に接続される。したがって、ｐ電極３０及びｎ電極４０の最表面はＡｕ等の接合部材と良好に接触する材料で構成することが好ましい。もっとも、一般に、バンプ等の接合部材を数μｍ程度の幅で設けこれをｐ電極３０やｎ電極４０に接合させることは困難であるため、露出部Ｘを高密度化した発光素子にはｐ側接合電極６０やｎ側接合電極７０を設けることが好ましい。上側絶縁膜５０には例えばＳｉＯ_２やＳｉＮなどを用いることができる。上側絶縁膜５０はＤＢＲ膜でなくてよく、例えばＳｉＯ_２又はＳｉＮなどの単層から構成することができる。

以上説明したとおり、実施形態１に係る発光素子１によれば、露出部Ｘの一部領域（ｎ電極４０に覆われることなく露出したままの状態となる領域）から漏れ出てしまった光や活性層１４の側面もしくはｐ型半導体層１６の側面から漏れ出てしまった光を覆部４２により反射してｎ型半導体層１２側から取り出すことができる。したがって、光取り出し効率に優れる発光素子を提供することができる。また、実施形態１に係る発光素子１によれば、露出部Ｘが高密度に形成される発光素子において、ｎ電極４０が設けられていない領域Ｓを十分な面積で確保し、当該領域Ｓを介してｐ電極３０をｐ側接合電極６０や接合部材などに対して良好に接続することができる。なお、露出部Ｘを高密度に形成すれば、露出部Ｘ上の覆部４２や露出部Ｘ間上の接続部４４を高密度に形成することが可能となり、発光部１０に対し均一な電流を流すことが可能となる。したがって、発光分布の均一化及び順電圧（Ｖｆ）の低下などが図られた発光素子を提供できるようになる。

なお、発光素子１の光取り出し効率の向上は、発光部１０の側面を高反射率の絶縁膜で被覆することによっても図ることができると考えられるが、絶縁膜の材料によっては、発光部１０の側面に絶縁膜を所望の反射率で形成することは難しい場合がある。例えば、ＤＢＲ膜は、多数の誘電体膜によって構成するので絶縁膜として適しているが、所望の反射率を得るためには反射する光の波長に応じて最適な膜厚の層を多数積層する必要があり、最適な膜厚からずれると反射率は低下する。また、発光部１０の側面が傾斜面である場合は一定の膜厚で成膜することが難しく、ＤＢＲ膜を形成しても十分な反射率を得ることが難しいことがある。したがって、絶縁膜それ自体によっては、活性層１４の側面もしくはｐ型半導体層１６の側面から漏れ出てしまった光を効果的に反射してｎ型半導体層１２側から取り出すことが難しい場合があり得るが、本実施形態によれば、そのような漏れ出てしまった光を覆部４２によって反射してｎ型半導体層１２側から効果的に取り出すことができる。よって、本実施形態は絶縁膜として高反射率の膜を用いる場合であっても効果的に適用することができる。

［実施形態２に係る発光素子２］
図２Ａは実施形態２に係る発光素子２の模式的平面図であり、図２Ｂは図２ＡのＢ−Ｂ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。図２Ａにおいては、理解を容易にするため、ｎ電極４０、開口部Ｐ１、及び開口部Ｐ２を破線で透過的に示している。図２Ａ、図２Ｂに示すように、実施形態２に係る発光素子２は、上側絶縁膜（第３絶縁膜）５０が覆部４２上と接続部４４上とにまたがる開口部Ｐ２を有する点で、実施形態１に係る発光素子１と相違する。開口部Ｐ２の開口面積は個々の開口部Ｐ１の開口面積より大きい。実施形態２によれば、ｎ電極４０とｎ側接合電極７０の接触面積を大きくとることができるため、順方向電圧（Ｖｆ）を低減することができる。なお、開口部Ｐ２の開口形状は例えば図２Ａに示したように線状にすることができるが、特に限定されるものではない。

［具体例］
以上説明した実施形態１、２に係る発光素子１、２によれば、例えば、露出部Ｘの配置密度が９個／ｍｍ^２以上、さらには８１個／ｍｍ^２以上である発光素子を提供することができる。また、露出部Ｘの配置密度は、例えば、３９６９個／ｍｍ^２以下、さらには１０５６個／ｍｍ^２以下とすることができる。このように露出部Ｘが高密度に形成されることによって、前述のとおり、発光分布の均一化及び順電圧（Ｖｆ）の低下などが図られた発光素子を提供することができる。また、このように露出部Ｘを高密度で配置することにより、ｐ側接合電極６０及びｎ側接合電極７０の位置や形状を任意のものとしやすいという利点がある。これにより、例えば、既存の発光素子用の実装基板の配線パターンに実装可能な位置及び形状でｐ側接合電極６０及びｎ側接合電極７０を設けることができる。なお、覆部４２の外縁と露出部Ｘの外縁との間隔は例えば２μｍ以上７μｍ以下であるが、覆部４２にＡｇが含まれる場合は５μｍ以上であることが好ましい。覆部４２の幅（直径）Ｗ４２は例えば１０μｍ以上３０μｍ以下であり、好ましくは２４μｍ以上３０μｍ以下である。覆部４２同士の最小間隔は例えば１０μｍ以上１６μｍ以下である。接続部４４の幅は例えば５μｍ以上２０μｍ以下であり、好ましくは８μｍ以上２０μｍ以下である。

［実施形態１に係る発光素子１の製造方法］
図３Ａから図１０Ａは実施形態１に係る発光素子の製造方法を説明する模式的平面図である。また、図３Ｂから図１０Ｂは、それぞれ、図３Ａから図１０Ａ中のＣ−Ｃ線からＪ−Ｊ線に沿って階段状に切断した断面を矢印方向から見た組み合わせ断面図である。以下、図面を参照しつつ説明する。

（第１工程）
まず、図３Ａ、図３Ｂに示すように、透光性基板９０上に、ｎ型半導体層１２、活性層１４、及びｐ型半導体層１６をこの順に形成する。

（第２工程）
次に、図４Ａ、図４Ｂに示すように、ｐ型半導体層１６上に、ｐ型半導体層１６に電気的に接続される第１ｐ電極３２を形成した後、活性層１４及びｐ型半導体層１６からｎ型半導体層１２の一部領域（露出部Ｘ）を露出させる。具体的には、まず、ｐ側半導体層１６の全面に第１ｐ電極３２を形成した後、第１ｐ電極３２の一部領域にレジストを形成する。その後、レジストが形成されていない領域に位置する第１ｐ電極３２とその下方に位置するｐ型半導体層１６及び活性層１４とをエッチングにより除去し、ｎ型半導体層１２の一部領域（露出部Ｘ）を露出させる。レジストは露出部Ｘの露出後に除去する。

（第３工程）
次に、図５Ａ、図５Ｂに示すように、露出部Ｘから連続する活性層１４の側面とｐ型半導体層１６の側面を第１絶縁膜２２で被覆する。第１絶縁膜２２は、露出部Ｘ上に開口部Ｐ３を有しており、さらに、第１ｐ電極３２上に開口部Ｐ４を有している。開口部Ｐ３、Ｐ４の形状は例えば平面視において円形である。第１ｐ電極３２上の開口部Ｐ４は、図５Ａに示すように島状に独立させてもよいし、１つに繋げてもよい。第１ｐ電極３２上の開口部Ｐ４の幅は、複数の島状に独立する形状を有する場合、露出部Ｘ上の開口部Ｐ３の幅よりも大きいことが好ましい。

（第４工程）
次に、図６Ａ、図６Ｂに示すように、第１ｐ電極３２上に第２ｐ電極３４を形成する。第２ｐ電極３４は第１絶縁膜２２上の開口部Ｐ３を介して第１ｐ電極３２に接続される。なお、前述のとおり、実施形態１ではｐ電極３０が第１ｐ電極３２と第２ｐ電極３４とからなる。

（第５工程）
次に、図７Ａ、図７Ｂに示すように、第２ｐ電極３４の上面及び側面を覆うように第２絶縁膜２４を形成する。第２絶縁膜２４は、露出部Ｘ（ｎ型半導体層１２の表面）の上に開口部Ｐ５を有する。第２絶縁膜２４の開口部Ｐ５の幅は、第１絶縁膜２２の露出部Ｘ上の開口部Ｐ３の幅よりも小さくてもよいし、同じでもよいし、大きくてもよい。絶縁膜２０（第１絶縁膜２２及び第２絶縁膜２４）からｎ型半導体層１２が露出する面積を大きくするためには、第２絶縁膜２４の開口部Ｐ５の幅が第１絶縁膜２２の露出部Ｘ上の開口部Ｐ３の幅よりも大きいことが好ましい。なお、前述のとおり、実施形態１では絶縁膜２０が第１絶縁膜２２と第２絶縁膜２４とからなる。

（第６工程）
次に、図８Ａ、図８Ｂに示すように、露出部Ｘ上に、ｎ型半導体層１２に電気的に接続されるｎ電極４０を形成する。具体的に説明すると、ｎ電極４０は、露出部Ｘから絶縁膜２０上に乗り上げるように設けられる覆部４２と、隣接する覆部４２を互いに接続する接続部４４と、を有している。ｎ電極４０はｐ電極３０と同一面側に設けられる。覆部４２は露出部Ｘ上において露出部Ｘを覆っており、また接続部４４の幅Ｗ４４は覆部４２の幅Ｗ４２よりも小さい（Ｗ４２＞Ｗ４４）。ｎ電極４０は例えば次のように形成することができる。まず、図８Ｃに示すように、ウエハの全面（つまり、露出部Ｘの上と第２絶縁膜２４の上）にｎ電極４０（第１ｎ電極）を形成する。ｎ電極４０（第１ｎ電極）は露出部Ｘに接触している。ｎ電極４０（第１ｎ電極）は、レジストを用いずに形成する。ｎ電極４０（第１ｎ電極）の厚みは、露出部Ｘの上において少なくともｐ型半導体層１６の上面よりも高い位置にｎ電極４０（第１ｎ電極）の上面が位置する程度とする。次いで、図８Ｄに示すように、形成したｎ電極４０（第１ｎ電極）を平坦化し、すなわちｎ電極４０（第１ｎ電極）以外の部材の最上面（例えば第２絶縁膜２４の最上面）よりも高い位置にあるｎ電極４０（第１ｎ電極）を除去する。これにより、露出部Ｘ上にｎ電極４０（第１ｎ電極）を残す。平坦化は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により行うことが好ましい。ＣＭＰであれば、部材によって除去速度が異なるため、ｎ電極４０を優先的に除去し、他の部材の除去量を抑えることが可能である。次いで、図８Ｅに示すように、レジストＦを形成する。次いで、図８Ｆに示すように、露出部Ｘ上のｎ電極４０（第１ｎ電極）が互いに繋がるように、ウエハの全面にさらにｎ電極４０（第２ｎ電極）を形成する。次いで、図８Ｇに示すように、リフトオフによりレジストＦを除去することにより、ｎ電極４０（第２ｎ電極）は、露出部Ｘ上において露出部Ｘを覆う複数の覆部と、覆部より幅が小さく、隣接する覆部を互いに接続する複数の接続部と、を有する形状となる。これにより、ｎ電極４０が完成する。このようにすれば、露出部Ｘから露出するｎ型半導体層１２の一部領域にｎ電極４０を良好に接触させることができる。なお、ウエハの全面にｎ電極４０（第１ｎ電極）を形成するに際しては、露出部Ｘ上のｎ電極４０（第１ｎ電極）の上面が、ｎ電極４０（第１ｎ電極）以外の部材の最上面（例えば第２絶縁膜２４の最上面）よりも高くなるように形成することが好ましい。これにより、平坦化後のｎ電極４０（第１ｎ電極）の表面を略平面とすることができるので、第２ｎ電極を形成しやすい。また、ウエハの全面にｎ電極４０（第１ｎ電極）を形成するに際しては、露出部Ｘを単層構造のｎ電極４０（第１ｎ電極）で埋めることが好ましい。露出部Ｘを積層構造の第１ｎ電極で埋めると、平坦化時に第１ｎ電極の積層断面が露出することになり、層と層の間に隙間が形成される虞があるからである。露出部Ｘから露出するｎ型半導体層１２と単層でオーミック接触可能な第１ｎ電極の材料としては、Ａｌ−Ｓｉ−Ｃｕ合金が挙げられる。なお、Ａｌ−Ｓｉ−Ｃｕ合金であれば、レジストＦの除去後にｎ電極４０を熱処理せずとも、露出部Ｘから露出するｎ型半導体層１２の一部領域にｎ電極４０を良好にオーミック接触させることができるという利点もある。

（第７工程）
次に、図９Ａ、図９Ｂに示すように、ｎ電極４０上と第２ｐ電極３４上に上側絶縁膜（第３絶縁膜）５０を形成する。そして、ｎ電極４０上と第２ｐ電極３４上に形成した上側絶縁膜（第３絶縁膜）５０の一部をエッチングなどにより除去し、ｎ電極４０の一部領域と第２ｐ電極３４の一部領域を露出させる。これにより、上側絶縁膜（第３絶縁膜）５０が、ｎ電極４０上の開口部Ｐ６と第２ｐ電極３４上の開口部Ｐ７を有する形状となる。開口部Ｐ６、Ｐ７の幅は異なっていてもよいし同じであってもよい。また、開口部Ｐ６、Ｐ７は島状に独立していてもよいし、１つに繋がっていてもよい。ただし、短絡を避けるためには、ｎ電極４０上の開口部Ｐ６と第２ｐ電極３４上の開口部Ｐ７は離間されていること（繋がっていないこと）が好ましい。図９Ａに示す例では、開口部Ｐ６、Ｐ７の幅が同じであり、すべての開口部Ｐ６、Ｐ７が島状に独立している。また、開口部Ｐ６の一部がｎ側接合電極７０の端よりも外側に配置されていると、すなわち平面視においてｎ電極４０の一部がｎ側接合電極７０から露出していると、ハンダ等の接合部材によってｎ側接合電極７０を外部電極（例えば実装基板の配線パターン）に接続する際に、露出したｎ電極４０を起点として接合部材のブリッジが起こり、ｐ電極側と繋がる虞がある。このため、図９Ａ及び図９Ｂに示すように、開口部Ｐ６はｎ側接合電極７０の端から離間した位置に配置されることが好ましい。同様の理由から、開口部Ｐ７もｐ側接合電極６０の端から離間した位置に配置されることが好ましい。

（第８工程）
次に、図１０Ａ、図１０Ｂに示すように、露出させたｎ電極４０の一部領域と第２ｐ電極３４の一部領域とにｎ側接合電極７０とｐ側接合電極６０とをそれぞれ形成する。

次に、実施例１に係る発光素子について説明する。実施例１に係る発光素子は実施形態１に係る発光素子１の一例である。実施例１に係る発光素子では、覆部４２の幅Ｗ４２（直径）が１８μｍであり、覆部４２の外縁が露出部Ｘの外縁から７μｍ離れており、覆部４２同士の最小間隔が１２μｍであり、接続部４４の幅Ｗ４４が１０μｍである。実施例１に係る発光素子は、外形が１４００μｍ×１４００μｍの略正方形であり、露出部Ｘは１１５６個ある。実施例１に係る発光素子では、発光波長が約４５５ｎｍとなるように、ｎ型半導体層１２、活性層１４、及びｐ型半導体層１６を含む発光部１０を設計した。図１２Ａ〜図１２Ｃに、実施例１に係る発光素子の各部材の形状を模式的平面図で示す。図１２Ａに示すように、ｎ電極４０は発光素子のほぼ全面に亘って網目状に張り巡らされている。その上には、図１２Ｂに示すように、ｐ電極３０上の開口部Ｐ１とｎ電極４０上の開口部Ｐ２を有する上側絶縁膜（第３絶縁膜）５０が設けられている。そしてさらにその上には、図１２Ｃに示すように、開口部Ｐ１、Ｐ２を介して各電極３０、４０と接続されるｐ側接合電極６０及びｎ側接合電極７０が設けられている。

［比較例１］
比較例１に係る発光素子は、ｎ電極４０が覆部４２を有しない以外は実施例１に係る発光素子と同様とする。つまり、比較例１に係る発光素子は、ｎ電極４０が接続部４４のみで構成され、接続部４４が露出部Ｘ上まで延びた形状を有するものとする。接続部４４の幅Ｗ４４は露出部Ｘの幅ＷＸよりも狭いため、平面視において各部材を透過して見た場合には、接続部４４の外側に露出部Ｘの一部が位置する。

［比較］
図１１は実施例１に係る発光素子の出力と比較例１に係る発光素子の出力を比較する棒グラフである。縦軸は１．５Ａの電流を流したときの出力を示す。具体的には、実施例１、比較例１ともに、３つのサンプルを使って出力の測定を行い、３つのサンプルの出力の平均値を発光波長が４４５ｎｍであるとした場合の値に換算して縦軸にプロットしている。なお、棒グラフに一部重なる縦線は、ばらつきの範囲を示す。図１１に示すグラフから明らかなように、実施例１に係る発光素子によれば、比較例１に係る発光素子より出力の平均値が２．５％程度増大する。

以上、実施形態及び実施例について説明したが、これらの説明は特許請求の範囲に記載された構成を何ら限定するものではない。

１、２ 発光素子
１０ 発光部
１２ ｎ型半導体層
１４ 活性層
１６ ｐ型半導体層
２２ 第１絶縁膜（絶縁膜）
２４ 第２絶縁膜（絶縁膜）
３２ 第１ｐ電極（ｐ電極）
３４ 第２ｐ電極（ｐ電極）
４０ ｎ電極
４２ 覆部
４４ 接続部
５０ 第３絶縁膜（上側絶縁膜）
６０ ｐ側接合電極
７０ ｎ側接合電極
９０ 透光性基板
Ｆ レジスト
Ｘ 露出部
Ｐ１からＰ７ 開口部
Ｗ４２ 覆部の幅
Ｗ４４ 接続部の幅
ＷＸ 露出部の幅

Claims (10)

1. ｎ型半導体層上に活性層とｐ型半導体層がこの順に設けられてなる発光部と、
   前記活性層及び前記ｐ型半導体層から前記ｎ型半導体層の一部が露出してなり、配置密度が８１個／ｍｍ ^２ 以上である複数の露出部と、
   前記露出部から連続する前記活性層の側面と前記ｐ型半導体層の側面とを少なくとも覆い、前記ｐ型半導体層上に乗り上げている絶縁膜と、
   前記ｐ型半導体層に電気的に接続されるｐ電極と、
   前記ｐ電極と同一面側に設けられ、前記ｎ型半導体層に電気的に接続されるｎ電極と、を備えた発光素子であって、
   前記ｐ電極は、前記ｐ型半導体層の全面に形成される第１ｐ電極を有し、
   前記ｎ電極は、前記露出部上において前記露出部を覆うよう前記露出部から前記絶縁膜上に乗り上げ、前記絶縁膜を介して前記ｐ型半導体層上に乗り上げる複数の覆部と、前記覆部より幅が小さく、隣接する前記覆部を互いに接続する複数の接続部と、を有することを特徴とする発光素子。
2. 前記ｐ電極は、前記第１ｐ電極に電気的に接続される第２ｐ電極を有する請求項１に記載の発光素子。
3. 前記露出部及び前記覆部は行列状に配置されており、
   前記接続部は行方向と列方向とにおいて隣接する前記覆部を互いに接続する、
   ことを特徴とする請求項１又は請求項２に記載の発光素子。
4. 前記露出部及び前記覆部が行方向と列方向とにおいて一定の間隔で配置されることを特徴とする請求項３に記載の発光素子。
5. 前記ｎ電極上に配置される上側絶縁膜と、
   前記上側絶縁膜上に配置されるｎ側接合電極と、を備え、
   前記上側絶縁膜は前記覆部上と前記接続部上とにまたがる開口部を有し、
   前記ｎ側接合電極は前記開口部を介して前記ｎ電極に接続される、
   ことを特徴とする請求項１〜４のいずれか１項に記載の発光素子。
6. 前記ｐ電極と接続されるｐ側接合電極を備え、
   前記上側絶縁膜は、前記ｐ電極上にも配置され、前記ｐ電極上に開口部を有し、
   前記ｐ側接合電極は前記ｐ電極上の開口部を介して前記ｐ電極に接続され、
   前記ｎ電極上の開口部と前記ｐ電極上の開口部は離間される、
   ことを特徴とする請求項５に記載の発光素子。
7. 前記ｎ電極上の開口部は、前記ｎ側接合電極の端から離間した位置に配置される、
   ことを特徴とする請求項５又は６に記載の発光素子。
8. 前記露出部及び前記覆部は平面視形状が円形であり、
   前記覆部の直径は前記露出部の直径よりも大きい、
   ことを特徴とする請求項１〜７のいずれか１項に記載の発光素子。
9. ｎ型半導体層上に活性層とｐ型半導体層をこの順に形成する工程と、
   前記ｐ型半導体層に電気的に接続される第１ｐ電極を形成する工程と、
   前記活性層及び前記ｐ型半導体層から前記ｎ型半導体層の一部を露出させることにより複数の露出部を形成する工程と、
   前記露出部から連続する前記活性層の側面と前記ｐ型半導体層の側面とを少なくとも覆う第１絶縁膜を形成する工程と、
   前記第１ｐ電極上に第２ｐ電極を形成する工程と、
   前記第２ｐ電極の上面及び側面を覆うように第２絶縁膜を形成する工程と、
   前記第１ｐ電極及び前記第２ｐ電極と同一面側に、前記ｎ型半導体層に電気的に接続されるｎ電極を形成する工程と、を備えた発光素子の製造方法であって、
   前記ｎ電極を形成する工程において、
   レジストを用いずに、前記露出部に接触し、前記露出部の上において少なくとも前記ｐ型半導体層の上面よりも高い位置に上面が位置する第１ｎ電極を形成し、
   前記露出部の上に前記第１ｎ電極が残るように、前記第２絶縁膜の最上面よりも高い位置にある前記第１ｎ電極を除去して、前記第２絶縁膜の高さと同じ高さとなるまで前記第１ｎ電極を平坦化し、
   レジストを用いて、前記第１ｎ電極と接触し、前記露出部を覆う複数の覆部と、前記覆部より幅が小さく、隣接する前記覆部を互いに接続する複数の接続部と、を有する第２ｎ電極を形成することにより、前記ｎ電極を形成することを特徴とする発光素子の製造方法。
10. 前記第１ｐ電極を形成する工程において、前記ｐ型半導体層の全面に前記第１ｐ電極を形成し、
    前記露出部を形成する工程において、前記第１ｐ電極の一部領域にレジストを形成し、その後、前記レジストが形成されていない領域に位置する前記第１ｐ電極とその下方に位置する前記ｐ型半導体層及び前記活性層とをエッチングにより除去する、
    請求項９に記載の発光素子の製造方法。

Images